KR0172522B1 - 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 - Google Patents

미세 패턴 형성을 위한 레지스트 패턴 형성 방법 Download PDF

Info

Publication number
KR0172522B1
KR0172522B1 KR1019950062112A KR19950062112A KR0172522B1 KR 0172522 B1 KR0172522 B1 KR 0172522B1 KR 1019950062112 A KR1019950062112 A KR 1019950062112A KR 19950062112 A KR19950062112 A KR 19950062112A KR 0172522 B1 KR0172522 B1 KR 0172522B1
Authority
KR
South Korea
Prior art keywords
resist
forming
pattern
spacer
resist pattern
Prior art date
Application number
KR1019950062112A
Other languages
English (en)
Other versions
KR970051905A (ko
Inventor
류달래
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950062112A priority Critical patent/KR0172522B1/ko
Publication of KR970051905A publication Critical patent/KR970051905A/ko
Application granted granted Critical
Publication of KR0172522B1 publication Critical patent/KR0172522B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 평탄화된 제1레지스트를 도포하고 하드베이크 하는 단계; 해상도 및 촛점 여유도가 충분한 두께의 제2레지스트로 패턴을 형성하고 하드베이크 하는 단계; 상기 제2레지스트 패턴 측벽에 상기 레지스트와 식각선택비를 갖는 박막으로 스페이서를 형성하는 단계; 및 상기 스페이서를 식각장벽으로 상기 제2레지스트 및 제1레지스트를 건식식각하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법에 관한 것으로, 종래와 동일한 장치를 가지고도 종래의 단층 레지스트를 이용한 방법의 해상한계를 넘어서는 미세패턴을 쉽게 형성할 수 있으므로 차세대 소자개발을 앞당길 수 있고, 생산에 적용시 공정능력 향상으로 수율 향상이 기대된다.

Description

미세 패턴 형성을 위한 레지스트 패턴 형성 방법
제1a도 내지 제1f도는 본 발명의 일실시예에 따른 레지스트 패턴 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
101 : 하층 박막층 102 : 제1레지스트
103 : HMDS 104 : 제2레지스트
104a : 제2레지스트 패턴 105 : 스페이서용 박막층
105a : 스페이서
본 발명은 반도체 소자 제조공정중 미세 패턴 형성이 필요한 공정에서의 레지스트 패턴 형성 방법에 관한 것이다.
일반적으로, 단층 레지스트 공정으로는 광의 회절로 인하여 공정능력에 한계가 있으며, 리소그라피 공정으로 형성 가능한 패턴의 한계(해상도) 및 초점 여유도(DOF:Depth of Focus)는 레이레이식(Rayleigh's Equation) R=k1·λ(NA), DOF= k2·λ/(NA)2에 의해 결정된다.
여기서 R은 해상도 (Resolution), λ는 노광파장, NA는 노광장비의 렌즈 개구수를 의미하며, k1,k2는 공정관련 상수로서 공정능력에 따라 변하는 값이다. 이중 노광파장 및 렌즈 개구수는 사용장비에 의해 결정되므로 동일장비에서 공정능력을 향상시키기 위해서는 k1 값은 작게, k2 값은 크게 하는 방법을 강구하여야 한다.
리소그라피 공정에서 동일한 레지스트를 사용할 경우 사용 레지스트의 두께가 얇아지면 상기의 조건 즉, k1은 작아지고 k2는 커지는 효과를 가져오지만 식각공정시 레지스트도 식각 되기 때문에 레지스트가 식각장벽 역할을 수행하기 위해서는 일정두께 이상이 요구되기 때문에 레지스트 두께 조절로 공정능력을 향상시키는 방법에는 한계가 있다.
따라서, 본 발명은 리소그라피 공정시 두층의 레지스트를 사용하여 윗쪽의 얇은 레지스트 층에만 이미지 형성기능을 부여함으로써 공정능력(해상도 및 촛점 여유도)를 향상시키고, 또 여기에 스페이서(Specer)를 사용함으로써 식각장벽 역할 뿐 아니라 더욱 향상된 해상도를 이룰 수 있는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 평탄화된 제1 페지스트를 도포하고 하드베이크 하는 단계; 해상도 및 촛점 여유도가 충분한 두께의 제2레지스트로 패턴을 형성하고 하드베이크 하는 단계; 상기 제2레지스트 패턴 측벽에 상기 레지스트와 식각선택비를 갖는 박막으로 스페이서를 형성하는 단계; 및 상기 스페이서를 식각장벽으로 상기 제2레지스트 및 제1레지스트를 건식식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부 도면 제1a도 내지 제1f도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1a도 내지 제1f도는 본 발명의 일실시예에 따른 레지스트 패턴 형성 공정도이다.
먼저, 제1a도에 도시된 바와 같이 단차가 심한 하층 박막층(101)위에 제1레지스트(102) 1μm이상 두껍게 도포하여 평탄화를 이룬 다음, 평탄화된 제1레지스트(102)를 이후에 형성될 제2레지스트 도포 및 제2레지스트 패턴 형성시 제2레지스트를 효과적으로 보호할 목적으로 약150℃~300℃, 좀더 정확하게도 250℃ 정도의 온도에서 하드 베이크(hard bake)하고,이 위에 상기와 동일한 목적으로 HMDS(Hexamethy1-Disilazane)(103)로 표면처리 한다.
이어서, 제 1b도와 같이 제2레지스트(104)를 약 3000~5000Å 정도로 얇게 도포한다.
이어서, 제1c도는 얇은 제2레지스트(104)를 노광 및 현상하여 제2레지스트 패턴(104a)을 형성한 상태로서, 제2레지스트의 두께가 매우 얇고, 또 평탄화 정도가 아주 우수하므로 해상도 및 촛점 여유도에서 종래의 두꺼운 단층 레지스트의 경우보다 훨씬 향상되므로 종래방법의 해상 한계를 넘는 아주 미세한 패턴(104a)을 형성할 수 있다.
이어서, 제1d도와 같이 약 150℃~300℃, 좀더 정확하게도 250℃ 정도의 온도에서 제2레지스트 패턴(104a)를 하드 베이크(hard bake)하고, 이 위에 저온 화학기상증착법(CVD: Chemical Vapor Deposition)으로 장벽용으로 사용할, 레지스트와 식각 선택비가 우수한 스페이서용 박막층(105)을 약 1500~3000Å, 좀더 정확하게는 약 2000Å 정도의 두께로 도포한다. 이어서, 제1e도에 도시된 바와 같이 상기 스페이서용 박막층(105)을 전면식각(Blanket Etch)하여 스페이서(105a)를 형성한다.
이어서, 제1f도와 같이 스페이서(105a)를 식각장벽으로하여 건식현상(Dry Development)방법으로 제2레지스트 패턴 (104a) 및 제1레지스트(102)를 식각하면 최종적으로 원하는 선폭과 간격 모두 미세한 초미세 패턴을 형성할 수 있다.
상술한 바와 같은 본 발명을 반도체 소자 제조공정중 사진 및 식각공정에 적용하면 종래와 동일한 장치를 가지고도 종래의 단층 레지스트를 이용한 방법의 해상한계를 넘어서는 미세패턴을 쉽게 형성할 수 있으므로 차세대 소자개발을 앞당길 수 있고, 생산에 적용시 공정능력 향상으로 수율 향상이 기대된다.

Claims (6)

  1. 평탄화된 제1레지스트를 도포하고 하드베이크 하는 단계; 해상도 및 촛점 여유도가 충분한 두께의 제2레지스트로 패턴을 형성하고 하드베이크 하는 단계; 상기 제2레지스트 패턴 측벽에 상기 레지스트와 식각선택비를 갖는 박막으로 스페이서를 형성하는 단계; 및 상기 스페이서를 식각장벽으로 상기 제2레지스트 및 제1레지스트르 건식식각하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  2. 제2항에 있어서; 상기 제1레지스트의 두께를 1㎛ 이상 두껍게 형성하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  3. 제1항에 있어서; 상기 제2레지스트의 두께를 3000Å 내지 5000Å으로 형성하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  4. 제1항에 있어서; 상기 스페이서용 박막을 1500Å 내지 3000Å으로 형성하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
  5. 제1항에 있어서; 상기 제1, 제2레지스트의 하드베이크 온도는 150℃ 내지 300℃인 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  6. 제1항에 있어서; 상기 제1레지스트의 표면을 HMDS로 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
KR1019950062112A 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 KR0172522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950062112A KR0172522B1 (ko) 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950062112A KR0172522B1 (ko) 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR970051905A KR970051905A (ko) 1997-07-29
KR0172522B1 true KR0172522B1 (ko) 1999-03-30

Family

ID=19446119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950062112A KR0172522B1 (ko) 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR0172522B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054909A (ko) * 1997-12-26 1999-07-15 김영환 이중 감광막을 이용한 미세 감광막패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054909A (ko) * 1997-12-26 1999-07-15 김영환 이중 감광막을 이용한 미세 감광막패턴 형성방법

Also Published As

Publication number Publication date
KR970051905A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
KR100223329B1 (ko) 반도체 소자의 미세 패턴 제조방법
KR100310257B1 (ko) 반도체소자의 미세 패턴의 제조방법
KR0128827B1 (ko) 위상반전마스크 제조방법
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
KR0127662B1 (ko) 반도체 소자의 위상반전 마스크 제조방법
KR0172522B1 (ko) 미세 패턴 형성을 위한 레지스트 패턴 형성 방법
KR0165399B1 (ko) 미세패턴 형성방법
CN111640657B (zh) 半导体器件及其形成方法
US5658695A (en) Method for fabricating phase shift mask comprising the use of a second photoshield layer as a sidewall
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
JPH03240231A (ja) コンタクトホール用マスクパターン形成方法
KR0172300B1 (ko) 미세 선폭을 갖는 전도막 형성방법
KR0147492B1 (ko) 미세패턴 형성을 위한 레지스트 패턴 형성 방법
KR100324814B1 (ko) 반도체소자의미세패턴제조방법
KR100226738B1 (ko) 마스크의 제조 방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
KR100350762B1 (ko) 미세 패턴 형성 방법
JPH04291345A (ja) パターン形成方法
KR100399924B1 (ko) 반도체소자의패턴형성방법
KR0135053B1 (ko) 미세형상 형성방법
KR970009826B1 (ko) 하프톤(Half-Tone)형 위상반전마스크 형성방법
KR960014962B1 (ko) 위상반전마스크의 제조방법
KR100524811B1 (ko) 반도체장치의미세패턴형성방법
KR0155864B1 (ko) 반도체 장치의 배선 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee