JPH0621235A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0621235A
JPH0621235A JP17435992A JP17435992A JPH0621235A JP H0621235 A JPH0621235 A JP H0621235A JP 17435992 A JP17435992 A JP 17435992A JP 17435992 A JP17435992 A JP 17435992A JP H0621235 A JPH0621235 A JP H0621235A
Authority
JP
Japan
Prior art keywords
metal wiring
hole
metal
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17435992A
Other languages
English (en)
Other versions
JP2817752B2 (ja
Inventor
Tadahiro Miwatari
忠浩 見渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4174359A priority Critical patent/JP2817752B2/ja
Publication of JPH0621235A publication Critical patent/JPH0621235A/ja
Application granted granted Critical
Publication of JP2817752B2 publication Critical patent/JP2817752B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 多層金属配線の配線間接続孔の抵抗低減化。 【構成】 第１金属配線層１と、第２金属配線層２と絶
縁膜３に選択的に形成された接続孔４において、接続孔
４の下部に接する第１金属配線層の表面が凹形になっ
て、埋め込み金属５との接触面積を増加させ接触抵抗を
低減させた半導体装置。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】図３は、従来の半導体装置の１例を示す
断面図である。シリコン基板７上に、酸化シリコン膜６
が形成されており、この酸化シリコン膜６上に第１金属
配線層１がパターニングされている。さらに、第１金属
配線層１及び酸化シリコン膜６の上に、絶縁膜３が形成
されている。第１金属配線層１の上方の絶縁膜３が選択
的に除去されて接続孔４が形成され、この接続孔４を埋
める埋め込み金属５と絶縁膜３上に第２金属配線層２が
パターニングされている。
【０００３】図３に示す様に、接続孔４は、埋め込み金
属５が良好に埋め込まれるために、順テーパーにエッチ
ングして形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置において、図４に示すように、装置の集
積度を上げるために接続孔の面積を小さくしようとした
場合、接続孔面積と接続孔抵抗は、反比例の関係にある
ため、接続孔抵抗が増大し、半導体装置の特性を劣化さ
せるという問題点があった。特に、接続孔は順テーパー
に形成されるため、絶縁膜３の膜厚を厚くして層間容量
を低減させようとした場合第１金属配線層１と埋め込み
金属５の接触面積が小さくなり接続孔抵抗が著しく増大
した。
【０００５】そこで、本発明の技術的課題は、上記欠点
に鑑み、多層金属配線の配線間接続孔の抵抗低減化を図
った半導体装置を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、第１の
金属配線層と、該第１の金属配線層を覆う絶縁膜と、該
絶縁膜上に搭載される第２の金属配線層と、前記絶縁膜
に穿設され、前記第１および第２の金属配線層とを互い
に連通する接続孔と、該接続孔に埋設され、前記第１お
よび第２の金属配線層とを互いに電気的に接続する埋設
金属部とを有する半導体装置において、前記第１の金属
配線層に凹部を設け、該凹部に前記接続孔の下端を配し
てなることを特徴とする半導体装置が得られる。
【０００７】すなわち、本発明の半導体装置は、第１の
金属配線層と絶縁膜を介して上層に形成した第２の金属
配線層と第１の金属配線層と第２の金属配線層を電気的
に接続するために絶縁膜に形成した接続孔と接続孔を完
全に埋め込む埋め込み金属を有し、第１の金属配線層の
表面を接続孔下部において凹状に形成し、埋め込み金属
と第１の金属配線層の接触面積を大きくしている。
【０００８】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【０００９】図１は本発明の第１の実施例を示す半導体
チップの断面図である。従来例と同様に、シリコン基板
７上に膜厚が約１μｍの酸化シリコン膜６を形成し、さ
らに第１金属配線層を約５００ｎｍのアルミニウム膜で
形成しパターニングする。
【００１０】次に、絶縁膜３を１μｍの膜厚で形成し平
坦化する。第１金属配線層１の上部には、選択的に接続
孔４をエッチングで形成する。この時接続孔４の下部の
第１金属配線層が凹状になる様にエッチングする。
【００１１】次に、例えばＣＶＤ法で形成したタングス
テンなどの埋め込み金属５で接続孔を完全に埋め込み、
エッチバックした後最後に、第２の金属配線層２を膜厚
１．０μｍで形成しパターニングする。第１金属配線層
１を凹状に形成する方法としては、接続孔形成時に、第
１金属配線層の表面をエッチングする他に第１金属配線
層をパターニングする際形成する方法がある。
【００１２】つまり、第１金属配線パターニングと同時
に凹部形成パターン８を０．５μｍ□以下で例えばフォ
トレジストで形成し、通常反応性イオンエッチングでエ
ッチングすれば、反応性エッチングガスの供給が少ない
ため、凹部形成パターン部だけエッチング速度が遅くな
り第１金属配線層を残存させることができる。
【００１３】第１金属配線層をパターニング時に凹部を
形成する方法は、接続孔形成時に凹部を形成する方法に
比較して容易に安定に形成できる利点がある。
【００１４】
【発明の効果】以上説明したように、本発明は、選択的
に形成された接続孔の下部の第１金属配線を凹状に形成
するため、第１金属配線と埋め込み金属の接触面積を増
加させることができる。
【００１５】本発明によれば、半導体装置の高集積化、
及び配線層間容量の低容量化による高性能化を接続孔の
抵抗を増大させずに実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体チップの断
面図。
【図２】第２の実施例の凹部形成パターンを示す断面
図。
【図３】従来例を示す半導体チップの断面図。
【図４】接続孔抵抗の接続孔面積依存性を示す相関図。
【符号の説明】
１ 第１金属配線層 ２ 第２金属配線層 ３ 絶縁膜 ４ 接続孔 ５ 埋め込み金属 ６ 酸化シリコン膜 ７ シリコン基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 第１の金属配線層と、該第１の金属配線
    層を覆う絶縁膜と、該絶縁膜上に搭載される第２の金属
    配線層と、前記絶縁膜に穿設され、前記第１および第２
    の金属配線層とを互いに連通する接続孔と、該接続孔に
    埋設され、前記第１および第２の金属配線層とを互いに
    電気的に接続する埋設金属部とを有する半導体装置にお
    いて、 前記第１の金属配線層に凹部を設け、該凹部に前記接続
    孔の下端を配してなることを特徴とする半導体装置。
JP4174359A 1992-07-01 1992-07-01 半導体装置の製造方法 Expired - Lifetime JP2817752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4174359A JP2817752B2 (ja) 1992-07-01 1992-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4174359A JP2817752B2 (ja) 1992-07-01 1992-07-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0621235A true JPH0621235A (ja) 1994-01-28
JP2817752B2 JP2817752B2 (ja) 1998-10-30

Family

ID=15977251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4174359A Expired - Lifetime JP2817752B2 (ja) 1992-07-01 1992-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2817752B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248805B1 (ko) * 1996-12-30 2000-03-15 김영환 반도체 소자의 금속배선 형성방법
KR20030029029A (ko) * 2001-10-04 2003-04-11 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치 및 그 제조 방법
JP2007019555A (ja) * 2006-10-16 2007-01-25 Renesas Technology Corp 半導体集積回路装置の製造方法
CN111613726A (zh) * 2020-06-28 2020-09-01 上海华虹宏力半导体制造有限公司 薄膜金属电阻及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS495283A (ja) * 1972-04-28 1974-01-17
JPS63137941U (ja) * 1987-03-04 1988-09-12

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS495283A (ja) * 1972-04-28 1974-01-17
JPS63137941U (ja) * 1987-03-04 1988-09-12

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248805B1 (ko) * 1996-12-30 2000-03-15 김영환 반도체 소자의 금속배선 형성방법
KR20030029029A (ko) * 2001-10-04 2003-04-11 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치 및 그 제조 방법
JP2007019555A (ja) * 2006-10-16 2007-01-25 Renesas Technology Corp 半導体集積回路装置の製造方法
CN111613726A (zh) * 2020-06-28 2020-09-01 上海华虹宏力半导体制造有限公司 薄膜金属电阻及其制造方法

Also Published As

Publication number Publication date
JP2817752B2 (ja) 1998-10-30

Similar Documents

Publication Publication Date Title
US6323117B1 (en) Grooved wiring structure in semiconductor device and method for forming the same
US7067928B2 (en) Method of forming a bonding pad structure
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
JP3074713B2 (ja) 半導体装置の製造方法
JP3102382B2 (ja) 半導体装置およびその製造方法
JPH0621235A (ja) 半導体装置
KR100295054B1 (ko) 다층금속배선을갖는반도체소자및그제조방법
JPH11162980A (ja) 半導体装置およびその製造方法
JPH04355951A (ja) 半導体装置及びその製造方法
JP3040500B2 (ja) 半導体装置の製造方法
JPH06204345A (ja) 半導体装置
KR100252914B1 (ko) 반도체 소자의 구조 및 제조 방법
KR100301045B1 (ko) 반도체소자의다층배선형성방법
JPS63226041A (ja) 半導体集積回路装置の製造方法
JPH05343531A (ja) 半導体装置及びその製造方法
JPS63237443A (ja) 半導体装置
KR0167291B1 (ko) 반도체소자의 전극배선
JPH0595048A (ja) 半導体集積回路装置の製造方法
JPH09232421A (ja) 半導体装置
JPH03116852A (ja) 半導体装置
KR20000000882A (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPH04369853A (ja) 半導体装置
JPH0936222A (ja) 半導体装置及びその製造方法
JPH0779137B2 (ja) 半導体装置
JPH06125012A (ja) 半導体装置の配線構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980722