JP2508831B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2508831B2 JP2508831B2 JP1003449A JP344989A JP2508831B2 JP 2508831 B2 JP2508831 B2 JP 2508831B2 JP 1003449 A JP1003449 A JP 1003449A JP 344989 A JP344989 A JP 344989A JP 2508831 B2 JP2508831 B2 JP 2508831B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- aluminum
- semiconductor device
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造の半導体装置に利用され、特
に、微細多層配線を可能にする半導体装置に関する。
に、微細多層配線を可能にする半導体装置に関する。
本発明は多層配線を有する半導体装置において、 下層配線と上層配線との接続用導電体膜が、前記下層
配線の上面と、その上面に連なる一部側面部分とを露出
して形成された層間接続孔に接続用導電体を埋めさらに
間隙を第二の絶縁膜で埋めて形成された配線間接続部を
設けることにより、 配線間接続部における下層配線の幅を大きくする必要
をなくし、高集積化を図ったものである。
配線の上面と、その上面に連なる一部側面部分とを露出
して形成された層間接続孔に接続用導電体を埋めさらに
間隙を第二の絶縁膜で埋めて形成された配線間接続部を
設けることにより、 配線間接続部における下層配線の幅を大きくする必要
をなくし、高集積化を図ったものである。
従来、この種の半導体装置は、第４図（ａ）および
（ｂ）に示すような配線構造を有していた。同図におい
て、１はシリコン基板、２はシリコン酸化膜、３は第一
アルミ配線、４はバイアスECR（Electron Cyclotron Re
sonance）プラズマCVD法等により形成されたシリコン酸
化膜、７は第二アルミ配線、および８は層間接続孔であ
る。
（ｂ）に示すような配線構造を有していた。同図におい
て、１はシリコン基板、２はシリコン酸化膜、３は第一
アルミ配線、４はバイアスECR（Electron Cyclotron Re
sonance）プラズマCVD法等により形成されたシリコン酸
化膜、７は第二アルミ配線、および８は層間接続孔であ
る。
本従来例においては、第一アルミ配線３と第二アルミ
配線７との配線間接続部において、第一アルミ配線３の
幅が大きくなっている。このため、例えば、第一アルミ
配線幅を1.0μｍ、配線間隔を1.0μｍ、層間接続孔８を
1.0μｍ、層間接続孔８と第一アルミ配線３との余裕を
0.5μｍとすると、第一アルミ配線ピッチは2.5μｍとな
る。
配線７との配線間接続部において、第一アルミ配線３の
幅が大きくなっている。このため、例えば、第一アルミ
配線幅を1.0μｍ、配線間隔を1.0μｍ、層間接続孔８を
1.0μｍ、層間接続孔８と第一アルミ配線３との余裕を
0.5μｍとすると、第一アルミ配線ピッチは2.5μｍとな
る。
前述した従来の半導体装置は、層間接続孔が下層配線
に対してずれて外抜きにならないように、層間接続孔の
開孔される下層配線部分において、目合せ余裕を考慮し
配線幅を大きくしていた。このことは、層間接続孔の設
置された部分では、設置されない部分に比べて配線ピッ
チが大きくなることを意味し、特に、半導体集積回路の
高集積化に対する主な阻害要因となる欠点があった。
に対してずれて外抜きにならないように、層間接続孔の
開孔される下層配線部分において、目合せ余裕を考慮し
配線幅を大きくしていた。このことは、層間接続孔の設
置された部分では、設置されない部分に比べて配線ピッ
チが大きくなることを意味し、特に、半導体集積回路の
高集積化に対する主な阻害要因となる欠点があった。
本発明の目的は、前記の欠点を除去することにより、
下層配線の配線ピッチを大きくすることなく層間接続が
でき、高集積化を図ることができる半導体装置を提供す
ることにある。
下層配線の配線ピッチを大きくすることなく層間接続が
でき、高集積化を図ることができる半導体装置を提供す
ることにある。
本発明は、半導体基板上の一主面上にそれぞれ絶縁膜
を挟んで形成された複数層の配線を有する半導体装置に
おいて、下層配線の上面およびそれに連なる一部側面部
分を露出し前記絶縁膜の一部に形成された層間接続孔
に、前記下層配線の露出箇所を覆って形成され上層配線
と接続された接続用導電体膜が埋め込まれ前記層間接続
孔と前記接続用導体膜との間隙を第二の絶縁膜で充填し
た配線間接続部を有することを特徴とする。
を挟んで形成された複数層の配線を有する半導体装置に
おいて、下層配線の上面およびそれに連なる一部側面部
分を露出し前記絶縁膜の一部に形成された層間接続孔
に、前記下層配線の露出箇所を覆って形成され上層配線
と接続された接続用導電体膜が埋め込まれ前記層間接続
孔と前記接続用導体膜との間隙を第二の絶縁膜で充填し
た配線間接続部を有することを特徴とする。
接続用導電体膜、例えばタングステン膜は、下層配線
の上面とそれに連なる一部側面部分を露出して形成され
た層間接続孔を埋め、さらにこの層間接続孔の接続用導
体膜との間隙を第二の絶縁膜で充填した配線間接続部が
形成され、前記側面部分と前記下層配線の上面との間に
は層間絶縁膜が介在する構成となる。
の上面とそれに連なる一部側面部分を露出して形成され
た層間接続孔を埋め、さらにこの層間接続孔の接続用導
体膜との間隙を第二の絶縁膜で充填した配線間接続部が
形成され、前記側面部分と前記下層配線の上面との間に
は層間絶縁膜が介在する構成となる。
従って、層間接続孔は前記下層配線の幅よりも大すな
わち外抜きとなり、目合せのずれを考慮した十分な大き
さに設定できる。しかも、前記下層配線の幅はそのまま
でよいことになり、結果として配線ピッチを小さくし高
集積化を図ることが可能となる。また隣接配線との距離
が大きくなり、容量カップリングを小さくでき、さらに
隙間を埋めることで平坦性が増す利点がある。
わち外抜きとなり、目合せのずれを考慮した十分な大き
さに設定できる。しかも、前記下層配線の幅はそのまま
でよいことになり、結果として配線ピッチを小さくし高
集積化を図ることが可能となる。また隣接配線との距離
が大きくなり、容量カップリングを小さくでき、さらに
隙間を埋めることで平坦性が増す利点がある。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）は本発明の一実施例を示す平面図および
第１図（ｂ）はそのＡ−Ａ′断面図である。
第１図（ｂ）はそのＡ−Ａ′断面図である。
本実施例は、シリコン基板１上の一主面上にそれぞれ
絶縁膜としてのシリコン酸化膜２および４を挟んで形成
された二層の配線としての第一アルミ配線３と、第二ア
ルミ配線７とを有する半導体装置において、 第一アルミ配線３の上面およびそれに連なる一部側面
部分を露出してシリコン酸化膜４に形成された層間接続
孔８に第一アルミ配線３の露出箇所を覆って形成され第
二アルミ配線７と接続された接続用導電体膜としてのタ
ングステン膜５が埋め込まれた配線間接続部を有してい
る。
絶縁膜としてのシリコン酸化膜２および４を挟んで形成
された二層の配線としての第一アルミ配線３と、第二ア
ルミ配線７とを有する半導体装置において、 第一アルミ配線３の上面およびそれに連なる一部側面
部分を露出してシリコン酸化膜４に形成された層間接続
孔８に第一アルミ配線３の露出箇所を覆って形成され第
二アルミ配線７と接続された接続用導電体膜としてのタ
ングステン膜５が埋め込まれた配線間接続部を有してい
る。
第１図（ａ）および（ｂ）において、６はタングステ
ン膜５と層間接続孔８との間隙を充填して形成されたシ
リカ塗布酸化膜で、層間接続孔形成時の目合せずれによ
り生じる間隙により生じる凹部を埋め、第二アルミ配線
７が形成される面の平坦化を図るためのものであり、材
料はシリカに限らず、間隙を埋めて絶縁物を形成できる
ものであればよい。
ン膜５と層間接続孔８との間隙を充填して形成されたシ
リカ塗布酸化膜で、層間接続孔形成時の目合せずれによ
り生じる間隙により生じる凹部を埋め、第二アルミ配線
７が形成される面の平坦化を図るためのものであり、材
料はシリカに限らず、間隙を埋めて絶縁物を形成できる
ものであればよい。
本発明の特徴は、第１図（ａ）および（ｂ）におい
て、層間接続孔８の大きさを下層の第一アルミ配線３の
幅よりも大きく設定し、それを埋め込んで、接続用導電
体膜としてのタングステン膜５を設け、さらに層間接続
孔８の隙間をシリカ塗布酸化膜６で埋め込んだことにあ
る。
て、層間接続孔８の大きさを下層の第一アルミ配線３の
幅よりも大きく設定し、それを埋め込んで、接続用導電
体膜としてのタングステン膜５を設け、さらに層間接続
孔８の隙間をシリカ塗布酸化膜６で埋め込んだことにあ
る。
次に、本実施例の製造方法について、第２図（ａ）お
よび（ｂ）ならびに第３図（ａ）および（ｂ）に示す主
要工程における平面図およびそのＡ−Ａ′断面図を参照
して説明する。
よび（ｂ）ならびに第３図（ａ）および（ｂ）に示す主
要工程における平面図およびそのＡ−Ａ′断面図を参照
して説明する。
最初、第２図（ａ）および（ｂ）に示すように、シリ
コン基板１上のシリコン酸化膜２上に膜厚0.5μｍ程度
のアルミニュウムを被着パタン化し、第一アルミ配線３
を形成する。
コン基板１上のシリコン酸化膜２上に膜厚0.5μｍ程度
のアルミニュウムを被着パタン化し、第一アルミ配線３
を形成する。
次に、第３図（ａ）および（ｂ）に示すように、第一
アルミ配線３上にバイアスECRプラズマCVD法によるシリ
コン酸化膜４を膜厚0.9μｍ程度形成後、第一アルミ配
線３の上面および一部側面を選択的に露出させ、タング
ステン選択CVD法により膜厚0.4μｍ程度のタングステン
膜５を形成する。そしてタングステン膜５とシリコン酸
化膜５との間隙をエッチバック法によりシリカを塗布し
熱処理によりシリカ塗布酸化膜６で充填する。
アルミ配線３上にバイアスECRプラズマCVD法によるシリ
コン酸化膜４を膜厚0.9μｍ程度形成後、第一アルミ配
線３の上面および一部側面を選択的に露出させ、タング
ステン選択CVD法により膜厚0.4μｍ程度のタングステン
膜５を形成する。そしてタングステン膜５とシリコン酸
化膜５との間隙をエッチバック法によりシリカを塗布し
熱処理によりシリカ塗布酸化膜６で充填する。
最後に、第１図（ａ）および（ｂ）に示すように、膜
厚1.0μｍ程度のアルミニュウムを被着パタン化しタン
グステン膜５と電気的に接続される第二アルミ配線７を
形成する。
厚1.0μｍ程度のアルミニュウムを被着パタン化しタン
グステン膜５と電気的に接続される第二アルミ配線７を
形成する。
本実施例において、第一アルミ配線幅を1.0μｍ、配
線間隔を1.0μｍ、層間接続孔８を1.0μｍ×2.0μｍと
すると、第一アルミ配線ピッチは2.0μｍとなる。なお
本実施例では第一配線および第二配線の配線材としてア
ルミニュウムを用いたが、アルミニュウムの代わりにタ
ングステン等の高融点金属を用いることもできる。この
場合は配線の耐マイグレーション性が非常に向上する利
点がある。また、配線材料として高導電性の多結晶シリ
コン等の他の導電体材料を用いる場合も同様である。
線間隔を1.0μｍ、層間接続孔８を1.0μｍ×2.0μｍと
すると、第一アルミ配線ピッチは2.0μｍとなる。なお
本実施例では第一配線および第二配線の配線材としてア
ルミニュウムを用いたが、アルミニュウムの代わりにタ
ングステン等の高融点金属を用いることもできる。この
場合は配線の耐マイグレーション性が非常に向上する利
点がある。また、配線材料として高導電性の多結晶シリ
コン等の他の導電体材料を用いる場合も同様である。
以上説明したように、本発明は、層間接続孔の大きさ
を下層配線の幅よりも大きくすなわち外抜きできるよう
にすることにより、微細多層配線を実現でき、高集積化
を図ることができる効果がある。また、接続孔の隙間を
絶縁膜で埋め込むことで平坦性が増し、生産性を上げる
ことができる。さらに、隣接配線との距離を大きくでき
るため、容量カップリングを小さくできる利点がある。
を下層配線の幅よりも大きくすなわち外抜きできるよう
にすることにより、微細多層配線を実現でき、高集積化
を図ることができる効果がある。また、接続孔の隙間を
絶縁膜で埋め込むことで平坦性が増し、生産性を上げる
ことができる。さらに、隣接配線との距離を大きくでき
るため、容量カップリングを小さくできる利点がある。
第１図（ａ）および（ｂ）は本発明の一実施例を示す平
面図およびそのＡ−Ａ′断面図。 第２図（ａ）および（ｂ）はその主要製造工程における
平面図およびそのＡ−Ａ′断面図。 第３図（ａ）および（ｂ）はその主要製造工程における
平面図およびそのＡ−Ａ′断面図。 第４図（ａ）および（ｂ）は従来例を示す平面図および
そのＢ−Ｂ′断面図。 １…シリコン基板、２、４…シリコン酸化膜、３…第一
アルミ配線、５…タングステン膜、６…シリカ塗布酸化
膜、７…第二アルミ配線、８…層間接続孔。
面図およびそのＡ−Ａ′断面図。 第２図（ａ）および（ｂ）はその主要製造工程における
平面図およびそのＡ−Ａ′断面図。 第３図（ａ）および（ｂ）はその主要製造工程における
平面図およびそのＡ−Ａ′断面図。 第４図（ａ）および（ｂ）は従来例を示す平面図および
そのＢ−Ｂ′断面図。 １…シリコン基板、２、４…シリコン酸化膜、３…第一
アルミ配線、５…タングステン膜、６…シリカ塗布酸化
膜、７…第二アルミ配線、８…層間接続孔。
Claims (1)
- 【請求項１】半導体基板上の一主面上にそれぞれ絶縁膜
を挟んで形成された複数層の配線を有する半導体装置に
おいて、 下層配線の上面およびそれに連なる一部側面部分を露出
し前記絶縁膜の一部に形成された層間接続孔に、前記下
層配線の露出箇所を覆って形成され上層配線と接続され
た接続用導電体膜が埋め込まれ前記層間接続孔と前記接
続用導体膜との間隙を第二の絶縁膜で充填した配線間接
続部 を有することを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003449A JP2508831B2 (ja) | 1989-01-09 | 1989-01-09 | 半導体装置 |
| US07/725,942 US5233223A (en) | 1989-01-09 | 1991-06-27 | Semiconductor device having a plurality of conductive layers interconnected via a tungsten plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003449A JP2508831B2 (ja) | 1989-01-09 | 1989-01-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02183536A JPH02183536A (ja) | 1990-07-18 |
| JP2508831B2 true JP2508831B2 (ja) | 1996-06-19 |
Family
ID=11557644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1003449A Expired - Lifetime JP2508831B2 (ja) | 1989-01-09 | 1989-01-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508831B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2515408B2 (ja) * | 1989-10-31 | 1996-07-10 | 株式会社東芝 | バイポ−ラ型半導体装置 |
| JP3109478B2 (ja) | 1998-05-27 | 2000-11-13 | 日本電気株式会社 | 半導体装置 |
| JP2004296665A (ja) | 2003-03-26 | 2004-10-21 | Seiko Epson Corp | 半導体装置、電気光学装置、および電子機器 |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137456A (ja) * | 1986-11-29 | 1988-06-09 | Nec Corp | 半導体集積回路の製造方法 |
| JPS63269546A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-01-09 JP JP1003449A patent/JP2508831B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02183536A (ja) | 1990-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109478B2 (ja) | 半導体装置 | |
| JP2647188B2 (ja) | 半導体装置の製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| US5955788A (en) | Semiconductor device having multilevel wiring with improved planarity | |
| US5233223A (en) | Semiconductor device having a plurality of conductive layers interconnected via a tungsten plug | |
| JPS63240045A (ja) | 半導体装置 | |
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP3107005B2 (ja) | 半導体集積回路装置 | |
| JPS6148779B2 (ja) | ||
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH07106514A (ja) | 半導体集積回路装置 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6239823B2 (ja) | ||
| JPS63274159A (ja) | 半導体装置およびその製造方法 | |
| JP3256977B2 (ja) | 半導体装置 | |
| JPH04239751A (ja) | 半導体集積回路の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPS6146051A (ja) | 配線方法 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPH0542139B2 (ja) | ||
| JPH0358424A (ja) | 配線接続孔の形成方法 | |
| JPH0945765A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH06163721A (ja) | 半導体装置 |