JP2000156377A - レジストパターン及びその形成方法並びに配線パターンの形成方法 - Google Patents

レジストパターン及びその形成方法並びに配線パターンの形成方法

Info

Publication number
JP2000156377A
JP2000156377A JP32989598A JP32989598A JP2000156377A JP 2000156377 A JP2000156377 A JP 2000156377A JP 32989598 A JP32989598 A JP 32989598A JP 32989598 A JP32989598 A JP 32989598A JP 2000156377 A JP2000156377 A JP 2000156377A
Authority
JP
Japan
Prior art keywords
resist
pattern
resist pattern
substrate
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32989598A
Other languages
English (en)
Inventor
Yuji Toyoda
祐二 豊田
Yoshihiro Koshido
義弘 越戸
Masayuki Hasegawa
正幸 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP32989598A priority Critical patent/JP2000156377A/ja
Priority to CA002288458A priority patent/CA2288458A1/en
Priority to US09/433,891 priority patent/US6340635B1/en
Priority to EP99122487A priority patent/EP1005066A3/en
Priority to KR10-1999-0050579A priority patent/KR100432794B1/ko
Priority to NO995665A priority patent/NO995665L/no
Priority to CN99124871A priority patent/CN1254944A/zh
Publication of JP2000156377A publication Critical patent/JP2000156377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 熱や応力によるレジストパターンの変形を抑
制し、所望の寸法、形状および精度を有する微細な配線
パターンを形成することができる配線パターンの形成方
法を提供する。 【解決手段】 ガラス基板１上に感光性化学増幅型ネガ
型レジスト２を回転塗布する。ついで、フォトマスク３
を用いて基板１上に成膜されたレジスト２に露光した。
フォトマスク３は、レジスト２を除去しようとする領域
に形成した解像限界以上の線幅のパターン３ａと、解像
限界以下の線幅のパターン３ｂとからなる。露光後、ア
ルカリ性現像液で現像すると、解像限界以下のＬ／Ｓの
パターン３ｂにより露光された領域は、基板１に達しな
い深さの狭い溝５によって断面櫛歯状に形成される。こ
の後、レジストパターン４の上にＴｉ／Ｃｕ膜６を成膜
し、リフトオフにより微細配線パターン７を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はレジストパターン及
びその形成方法並びに配線パターンの形成方法に関す
る。特に、形状や寸法、精度等の安定したレジストパタ
ーンを形成するための技術に関する。さらに、そのレジ
ストパターンを用いてメッキやリフトオフ法により微細
配線パターンを形成する方法に関する。
【０００２】
【従来の技術】膜厚が１μｍを越えるような厚膜の微細
配線を形成する方法としては、図９（ａ）〜（ｇ）に示
すようなセミアディティブ（メッキ）法、図１０（ａ）
〜（ｆ）に示すようなリフトオフ法などがある。
【０００３】前者のセミアディティブ法について説明す
る。この方法では、基板３１の上に金属材料からなる給
電膜３２を形成した後［図９（ａ）］、給電膜３２の上
にポジ型レジスト３３を塗布する［図９（ｂ）］。つい
で、フォトマスク３４の開口３４ａを通してレジスト３
３に紫外線を露光し［図９（ｃ）］、さらに現像処理を
行なう［図９（ｄ）］。レジスト３３は紫外線を照射さ
れた領域が可溶性となるので、紫外線を照射された領域
が現像によって溶解し、断面矩形のレジストパターン３
５が得られる。
【０００４】この後、給電膜３２に電圧を印加して電解
メッキを行なうと、レジストパターン３５から露出して
いる給電膜３２上にメッキ金属が析出し［図９
（ｅ）］、メッキ被膜３６が形成される。メッキ終了
後、レジストパターン３５を剥離させ［図９（ｆ）］、
メッキ被膜３６から露出している給電膜３２をエッチン
グにより除去すると、基板３１の上に所望の配線パター
ン３７が得られる［図９（ｇ）］。
【０００５】つぎに、後者のリフトオフ法について説明
する。この方法では、図１０（ａ）のような基板４１の
表面にネガ型レジスト４２を塗布し［図１０（ｂ）］、
フォトマスク４３の開口４３ａを通してレジスト４２に
紫外線を露光し［図１０（ｃ）］、さらに現像処理を行
なう［図１０（ｄ）］。レジスト４２は紫外線を照射さ
れた領域が不溶性となるので、紫外線を照射された領域
が現像後も残り、断面逆テーパー状のレジストパターン
４４が得られる。
【０００６】ついで、蒸着等の方法により、レジストパ
ターン４４の上から基板４１全体に電極材料４５を堆積
させ［図１０（ｅ）］、レジストパターン４４と共にレ
ジストパターン４４の上に堆積している電極材料４５を
剥離させると、基板４１上には所望の配線パターン４６
が得られる［図１０（ｆ）］。
【０００７】
【発明が解決しようとする課題】しかしながら、セミア
ディティブ法でもリフトオフ法でも、その工程から分か
るように、所望の配線膜厚よりも厚みの大きなレジスト
パターンを必要とするため、かなり厚膜のレジストパタ
ーンを形成する必要があった。しかも、そのレジストパ
ターンの断面形状としては、セミアディティブ法では矩
形とする必要があり、リフトオフ法では逆テーパー形に
することが要求される。
【０００８】また、セミアディティブ法とリフトオフ法
のいずれも、レジストパターンを形成した後に配線材料
を成膜して配線パターンを形成するのが特徴であり、そ
のためレジストパターンの寸法、形状および精度は配線
パターンの寸法、形状および精度に反映される。そのた
め、所望の寸法、形状および精度を十分に満足した微細
配線パターンを得るには、そのレジストパターン形状を
配線材料の成膜が完了するまで維持できることが重要で
ある。
【０００９】しかし、従来のレジストパターン形成方法
では、形成するレジスト膜厚が大きくなると、 フォトリソグラフィ工程におけるベーク時のデガス
（ガス放出）によるレジストパターンの体積収縮、 配線材料成膜時の温度上昇に伴うデガスで配線材料
の飛来粒子がガス粒子に衝突することによる配線材料の
成膜不良、 配線材料の応力、 等の影響が現われる。その影響でレジストが弛んだり変
形したりし、理想のレジスト形状を維持できなくなり、
その結果として、配線材料を成膜した時に所望の微細配
線パターンを得られないという問題点があった。
【００１０】本発明は上述の技術的問題点を解決するた
めになされたものであり、その目的とするところは、熱
や応力によるレジストパターンの変形を抑制し、所望の
寸法、形状および精度を有する微細な配線パターンを形
成することができる配線パターンの形成方法を提供する
ことにある。
【００１１】
【発明の開示】請求項１に記載のレジストパターンは、
裏面に貫通しない複数の凹部を表面に形成されているこ
とを特徴としている。
【００１２】このレジストパターンにあっては、裏面に
貫通しない複数の凹部を表面に形成されているから、レ
ジストパターンの体積を通常よりも小さくし、かつ表面
積を大きくすることができる。このようにレジストパタ
ーンに凹部を形成することにより、レジストパターンの
体積を小さくすることができるので、レジストパターン
のベーク時におけるデガス量を小さくしてレジストパタ
ーンの体積収縮を小さくすることができる。また、レジ
ストパターンの断面を櫛歯状にすることで、配線パター
ンから加わる応力を小さくすることができ、レジストパ
ターンの応力による変形を軽減することができる。
【００１３】さらに、レジストパターンの表面積が大き
くなっているために、レジストパターンのベーク時にレ
ジストパターンから充分にガス放出させることができ、
成膜時におけるガス放出量を少なくでき、レジストパタ
ーンから放出されたガス粒子によって配線材料の飛来粒
子が散乱させられにくくなって着膜が妨げられない。そ
の結果、レジストパターンの体積収縮等によるレジスト
パターンの変形を抑制でき、また配線材料の成膜工程が
レジストパターンからのガス放出によって妨げられるこ
とがなく、精密で良好な配線パターンを形成することが
可能になる。なお、この凹部は裏面に貫通していないか
ら、配線パターンのパターン形状に影響を与えるもので
はない。
【００１４】特に、膜厚が２μｍ以上の厚膜のレジスト
で体積収縮や変形が起きやすいので、膜厚が２μｍ以上
のレジストに対して請求項１のような構造を用いると顕
著な効果が得られる。
【００１５】請求項３に記載のレジストパターンの形成
方法は、解像限界以下の線幅のパターンを有するフォト
マスクによってレジストに露光しついで現像することに
より、レジストパターンの表面に、裏面に貫通しない凹
部を形成することを特徴としている。
【００１６】このレジストパターンの形成方法では、解
像限界以下の線幅のパターンを有するフォトマスクを用
いるだけで、レジストパターンの表面に、裏面に貫通し
ない凹部を常法により形成することができる。よって、
従来の露光装置等をそのまま用いることができ、請求項
１に記載したようなレジストパターンを簡単かつ安価に
形成することができる。
【００１７】請求項４に記載の配線パターンの形成方法
は、メッキ下地用の給電膜の上にレジストを塗布し、解
像限界以下の線幅のパターンを有するフォトマスクによ
ってレジストに露光しついで現像することにより、レジ
ストパターンの表面に、裏面に貫通しない溝状の凹部を
形成し、レジストパターンから露出した給電膜にメッキ
金属を析出させた後、レジストパターンを剥離させ、つ
いでメッキ金属から露出した給電膜を選択的に除去する
ことを特徴としている。
【００１８】この方法は、いわゆるセミアディティブ法
による配線パターンの形成方法であって、この方法に請
求項２の方法を適用すると、レジストパターンの体積を
小さくし、かつ表面積を大きくすることができ、レジス
トパターンのベーク時の体積収縮を小さくでき、所望の
レジストパターン形状を得ることができる。その結果、
所望の微細配線パターンを形成することが可能となる。
【００１９】請求項５に記載の配線パターンの形成方法
は、基板の上にレジストを塗布し、解像限界以下の線幅
のパターンを有するフォトマスクによってレジストに露
光しついで現像することにより、レジストパターンの表
面に、裏面に貫通しない溝状の凹部を形成し、レジスト
パターン及び基板の上に金属材料を堆積させた後、レジ
ストを基板から剥離させることによりレジストの上の金
属材料を除去することを特徴としている。
【００２０】この方法は、いわゆるリフトオフ法による
配線パターンの形成方法であって、この方法に請求項２
の方法を適用すると、レジストパターンの体積を通常よ
りも小さくし、かつ表面積を大きくすることができ、金
属材料を堆積させる際の温度上昇に伴うデガス量を少な
くし、レジストパターンの体積収縮や変形を大幅に抑制
することができる。また、レジストパターンの表面に凹
凸を形成することで金属材料の応力の方向を分散し、レ
ジストパターンの端部に加わる応力を大幅に減少させる
ことができる。これらにより金属材料を成膜することに
よるレジストパターンの変形を防止できる。さらに、成
膜後もレジストパターン形状を維持できるので、リフト
オフによる所望の配線パターン形成が可能となり、レジ
ストパターンの形状や寸法、精度などがねらい通りに作
製できる。
【００２１】
【発明の実施の形態】（第１の実施形態）図１（ａ）〜
（ｆ）は本発明の一実施形態による配線パターンの形成
方法を示す工程図である。図１を参照してこの実施形態
を説明する。まず、図１（ａ）に示すようなガラス基板
１上に感光性の化学増幅型ネガ型レジスト２を、膜厚が
５μｍになるように回転塗布し、ホットプレート上で９
０℃、９０秒のプリベークを行った［図１（ｂ）］。
【００２２】ついで、フォトマスク３を用いて基板１上
に成膜されたレジスト２に紫外線（ｉ線）を露光した
［図１（ｃ）］。このとき露光量は、通常よりも露光量
が過多となるようにする。ここで用いたフォトマスク３
は、図２に示すように（図２ではフォトマスクの遮光パ
ターン３ａ、３ｂの領域に斜線を施している）、レジス
ト２を除去しようとする領域に形成した解像限界以上の
線幅（５〜２００μｍ）の遮光パターン３ａと、後述の
溝５を形成するための解像限界以下の線幅（１.５μ
ｍ）の遮光パターン３ｂとを有している。また、露光に
は１／５縮小投影露光装置（ステップ＆リピート方式）
を用い、露光量は８０ｍＪ／ｃｍ2とした。
【００２３】この基板１を１１０℃のホットプレート上
に置き、６０秒のＰＥＢ（Post Exposure Bake）を行っ
た後、アルカリ性現像液で現像し、水洗した後、Ｎ2ブ
ローで乾燥させて基板１上にレジストパターン４を得た
［図１（ｄ）］。このとき基板１上のレジストパターン
４は、「完全にレジスト２が解像された領域」４ａ（前
記遮光パターン３ａに対応）、「全くレジスト２が解像
されていない領域」４ｂ（フォトマスク３の透光部３ｃ
に対応）、「完全に解像されてはいないがレジスト２が
部分的に溶けている領域」４ｃ（前記遮光パターン３ｂ
に対応）の３種類の状態からなっている。
【００２４】この完全にレジスト２が解像され除去され
ている領域４ａは、フォトマスク３の解像限界以上の線
幅の遮光パターン３ａによって紫外線が完全に遮断され
た領域である。全くレジスト２が解像されていない領域
４ｂは、フォトマスク３の透光部３ｃから露光された領
域である。完全に解像されていないがレジスト２が部分
的に溶けている領域４ｃは、解像限界以下の線幅の遮光
パターン３ｂによって紫外線が遮断された領域であっ
て、基板１に達しない深さの狭い溝５によって櫛歯状に
形成され、表面が波状になっている。さらに、レジスト
パターン４の端部は逆テーパー形状となっている。
【００２５】そして、この基板１上に上層Ｃｕ、下層Ｔ
ｉからなるＴｉ／Ｃｕ膜６を蒸着により成膜した［図１
（ｅ）］後、基板１をアセトンに浸漬し、リフトオフに
よりレジストパターン４と共にレジストパターン４上の
Ｔｉ／Ｃｕ膜６を剥離させ、所望の微細配線パターン７
を得た［図１（ｆ）］。なお、蒸着中の加熱はせず、膜
厚はＴｉ：５０ｎｍ、Ｃｕ：４μｍとした。
【００２６】この実施態様のようにして、本来の露光領
域に解像限界以下の線幅の遮光パターン３ｂを形成した
うえで紫外線を照射してレジストを部分的に溶解させ、
露光領域が断面櫛歯状となるようにすれば、レジストパ
ターン４の体積を通常よりも小さくすることができるの
で、Ｔｉ／Ｃｕ成膜時の温度上昇に伴ってレジストパタ
ーン４から放出されるガス量を少なくすることができ
る。この結果、デガスによるレジストパターン４の体積
収縮や変形を大幅に抑制することができる。
【００２７】また、Ｔｉ／Ｃｕ成膜時のデガス量が少な
くなると、ＣｕやＴｉの成膜粒子がガス粒子に衝突して
着膜性が損われることがなく、精度よく配線パターンを
得ることができる。
【００２８】さらに、レジストパターン４の断面を櫛歯
状にすることでＴｉ／Ｃｕ膜の応力（モーメント）が小
さくなり、レジストパターン４の端部に加わる応力を大
幅に減少させることができる。これらによりＴｉ／Ｃｕ
成膜によるレジストパターン４の変形を防止できる。さ
らに、成膜後もレジストパターン形状を維持できるの
で、リフトオフによる所望の配線パターン形成が可能と
なり、レジストパターン４の形状や寸法、精度などがね
らい通りに作製できる。
【００２９】なお、この実施態様において用いるレジス
トは化学増幅型ネガ型レジストに限ったものではなく、
リフトオフできる形状を実現できるものであればどのよ
うな種類のものでもよく、露光方式も縮小投影露光に限
らず、所望の解像度が得られる手法であればどのような
露光方式であっても同様の効果が得られる。成膜方法も
蒸着法に限らず、リフトオフが可能な手法でさえあれ
ば、その方式は問わない。また基板材料、配線材料もこ
の限りではなく、その他の多種多様な材料に適用でき
る。
【００３０】（第２の実施形態）図３は本発明の別な実
施形態による配線パターンの形成方法を示す工程図であ
る。この実施形態は、メッキ法（セミアディティブ法）
により微細配線を形成する場合である。まず、図３
（ａ）に示すように、スパッタリング法により、サファ
イア基板１１上に上層Ａｕ（膜厚２００ｎｍ）、下層Ｔ
ｉ（膜厚５０ｎｍ）からなるメッキ下地用の給電膜（Ｔ
ｉ／Ａｕ膜）１２を成膜し、さらに給電膜１２の上に感
光性のポジ型レジスト１３を膜厚が７μｍになるように
回転塗布し、ホットプレート上で１００℃、９０秒のプ
リベークを行った［図３（ｂ）］。
【００３１】ついで、この基板１１の上に成膜されたポ
ジ型レジスト１３をフォトマスク１４を用いて露光した
［図３（ｃ）］。このときの露光量は、通常量程度、あ
るいは通常よりもやや露光量不足とする。ここで用いた
フォトマスク１４も、図４に示すように（図４でもフォ
トマスク１４の遮光パターン１４ｃの領域に斜線を施し
ている）、レジスト１３を除去しようとする領域に形成
した解像限界以上の線幅（１０〜４００μｍ）の透光パ
ターン１４ａと、解像限界以下の線幅（１μｍ）の透光
パターン１４ｂとを有している。また、露光には等倍投
影露光装置（ミラープロジェクション方式）を用い、露
光量は２３０ｍＪ／ｃｍ2とした。
【００３２】この基板をアルカリ性現像液で現像してレ
ジスト１３の露光領域を溶解除去させてレジストパター
ン１５を形成した［図３（ｄ）］。ついで、この基板１
１を水洗し、さらにＮ2ブローで乾燥させた。このと
き、解像限界以下の線幅の透光パターン１４ｂによって
露光された領域では不十分に溶解するので、レジストパ
ターン１５の表面には、図３（ｄ）に示すような波形の
凹凸（又は溝）１５ａが存在している。
【００３３】そして、この基板１１を１２０℃のホット
プレート上で１０分間べ一クした後、電解メッキにより
膜厚５μｍのＡｕを析出させ、Ａｕからなるメッキ被膜
１６を成膜した［図３（ｅ）］。その後、基板１１を有
機溶剤に浸漬してレジストパターン１５を剥離させ［図
３（ｆ）］、イオンミリングによりメッキ被膜１６から
露出した領域の給電膜１２をエッチング除去し、所望の
微細配線パターン１７を得た［図３（ｇ）］。
【００３４】この実施態様のようにして本来の非露光領
域にも解像限界以下の線幅の透光パターン１４ｂを形成
したうえで紫外線を照射してレジストを部分的に溶解さ
せ、非露光領域の表面が波状となるようにすれば、レジ
ストパターン１５の体積を小さくし、かつ表面積を大き
くすることができるので、レジストパターン１５のベー
ク時の体積収縮を小さくでき、また配線パターン成膜時
のデガス量も少なくできる。この結果、所望のレジスト
パターン形状を得ることができ、所望の微細配線パター
ン１７を精度よく形成することが可能となる。
【００３５】なお、この実施態様においても、用いるレ
ジストはポジ型レジストに限ったものではなく、所望の
メッキ膜形状を実現できるものであれぱどのような種類
のものでもよく、露光方式も縮小投影露光に限らず、所
望の解像度が得られる手法であればどのような露光方式
であっても同様の効果が得られる。また成膜法も電解メ
ッキ法に限らず、無電解メッキ法であってもよい。また
基板材料、配線材料もこの限りではなく、メッキプロセ
スに使用できる材料であればどのような材料を用いても
よい。
【００３６】（マスクパターン）マスクに形成する解像
限界以下の遮光パターン、または透光パターンは、どの
ような形状であってもよい。図５（ａ）（ｂ）〜図９
（ａ）（ｂ）はそれぞれフォトマスクに形成された解像
限界以下の線幅の透光パターンと、そのフォトマスクに
よって形成されたレジストパターンの断面を示してい
る。すなわち、図５（ａ）（ｂ）は解像限界以下の線幅
の直線状の透光パターン２１ａを有するフォトマスク２
１を用いて露光現像されたレジストパターン２２の断面
を示している。図６（ａ）（ｂ）は解像限界以下の線幅
の格子状のパターン２３ａを用いて露光現像されたレジ
ストパターン２４の断面を示している。図７（ａ）
（ｂ）は解像限界以下の線幅のドット形のパターン２５
ａを有するフォトマスク２５を用いて露光現像されたレ
ジストパターン２６を示している。図８（ａ）（ｂ）は
解像限界以下の線幅の同心円形のパターン２７ａを有す
るフォトマスク２７を用いて露光現像されたレジストパ
ターン２８を示している。さらには、解像限界以下の線
幅の曲線状や多角形、楕円形などのパターンでもよい。
あるいは、これらを組み合わせて実現できる形状でもよ
い。
【図面の簡単な説明】
【図１】本発明の一実施形態による配線パターンの形成
方法を示す工程図である。
【図２】同上の工程で用いたフォトマスクを示す図であ
る。
【図３】本発明の別な実施形態による配線パターンの形
成方法を示す工程図である。
【図４】同上の工程で用いたフォトマスクを示す図であ
る。
【図５】（ａ）はフォトマスクの一例を示す平面図、
（ｂ）は当該フォトマスクにより露光現像されたレジス
トパターンの断面図である。
【図６】（ａ）は別なフォトマスクを示す平面図、
（ｂ）は当該フォトマスクにより露光現像されたレジス
トパターンの断面図である。
【図７】（ａ）はさらに別なフォトマスクを示す平面
図、（ｂ）は当該フォトマスクにより露光現像されたレ
ジストパターンの断面図である。
【図８】（ａ）はさらに別なフォトマスクを示す平面
図、（ｂ）は当該フォトマスクにより露光現像されたレ
ジストパターンの断面図である。
【図９】（ａ）〜（ｇ）は、セミアディティブ（メッ
キ）法による配線パターンの形成方法を示す工程図であ
る。
【図１０】（ａ）〜（ｆ）は、リフトオフ法による配線
パターンの形成方法を示す工程図である。
【符号の説明】
１ ガラス基板 ２ 化学増幅型ポジ型レジスト ３ フォトマスク ３ａ 解像限界以上の遮光パターン ３ｂ 解像限界以下の遮光パターン ４ レジストパターン ５ レジストパターンの溝 ７ 微細配線パターン １１ サファイア基板 １２ 下地給電膜 １３ 感光性ポジ型レジスト １４ フォトマスク １５ レジストパターン １６ メッキ被膜 １７ 微細配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 正幸 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 2H025 AA00 AB16 DA40 FA03 FA17 FA44 FA48 4M104 AA10 BB14 DD34 DD37 DD52 DD53 DD62 DD65 DD68 FF13 HH14 HH20 5F033 HH11 HH13 HH18 MM29 PP19 PP27 QQ01 QQ09 QQ19 QQ38 QQ41 RR27 XX19

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 裏面に貫通しない複数の凹部を表面に形
    成されていることを特徴とするレジストパターン。
  2. 【請求項２】 前記レジストは膜厚が２μｍ以上である
    ことを特徴とする、請求項１に記載のレジストパター
    ン。
  3. 【請求項３】 解像限界以下の線幅のパターンを有する
    フォトマスクによってレジストに露光しついで現像する
    ことにより、レジストパターンの表面に、裏面に貫通し
    ない凹部を形成することを特徴とするレジストパターン
    の形成方法。
  4. 【請求項４】 メッキ下地用の給電膜の上にレジストを
    塗布し、解像限界以下の線幅のパターンを有するフォト
    マスクによってレジストに露光しついで現像することに
    より、レジストパターンの表面に、裏面に貫通しない溝
    状の凹部を形成し、レジストパターンから露出した給電
    膜にメッキ金属を析出させた後、レジストパターンを剥
    離させ、ついでメッキ金属から露出した給電膜を選択的
    に除去することを特徴とする配線パターンの形成方法。
  5. 【請求項５】 基板の上にレジストを塗布し、解像限界
    以下の線幅のパターンを有するフォトマスクによってレ
    ジストに露光しついで現像することにより、レジストパ
    ターンの表面に、裏面に貫通しない溝状の凹部を形成
    し、レジストパターン及び基板の上に金属材料を堆積さ
    せた後、レジストを基板から剥離させることによりレジ
    ストの上の金属材料を除去することを特徴とする配線パ
    ターンの形成方法。
JP32989598A 1998-11-19 1998-11-19 レジストパターン及びその形成方法並びに配線パターンの形成方法 Pending JP2000156377A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP32989598A JP2000156377A (ja) 1998-11-19 1998-11-19 レジストパターン及びその形成方法並びに配線パターンの形成方法
CA002288458A CA2288458A1 (en) 1998-11-19 1999-11-03 Resist pattern, process for the information of the same, and process forthe formation of wiring pattern
US09/433,891 US6340635B1 (en) 1998-11-19 1999-11-04 Resist pattern, process for the formation of the same, and process for the formation of wiring pattern
EP99122487A EP1005066A3 (en) 1998-11-19 1999-11-11 Resist pattern, process for the information of the same, and process for the formation of wiring pattern
KR10-1999-0050579A KR100432794B1 (ko) 1998-11-19 1999-11-15 배선 패턴을 형성하는 공정
NO995665A NO995665L (no) 1998-11-19 1999-11-18 Kretsmønsterlegging for elektronikkindustrien
CN99124871A CN1254944A (zh) 1998-11-19 1999-11-18 抗蚀剂图案,形成抗蚀剂图案的工艺以及形成布线图案的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32989598A JP2000156377A (ja) 1998-11-19 1998-11-19 レジストパターン及びその形成方法並びに配線パターンの形成方法

Publications (1)

Publication Number Publication Date
JP2000156377A true JP2000156377A (ja) 2000-06-06

Family

ID=18226465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32989598A Pending JP2000156377A (ja) 1998-11-19 1998-11-19 レジストパターン及びその形成方法並びに配線パターンの形成方法

Country Status (7)

Country Link
US (1) US6340635B1 (ja)
EP (1) EP1005066A3 (ja)
JP (1) JP2000156377A (ja)
KR (1) KR100432794B1 (ja)
CN (1) CN1254944A (ja)
CA (1) CA2288458A1 (ja)
NO (1) NO995665L (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164628A (ja) * 2011-03-02 2011-08-25 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US9612526B2 (en) 2014-08-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001279494A (ja) * 2000-03-31 2001-10-10 Tdk Corp 導電体の形成方法、並びに半導体素子及び磁気ヘッドの製造方法
US6879400B2 (en) * 2000-12-11 2005-04-12 International Business Machines Corporation Single tone process window metrology target and method for lithographic processing
JP4084712B2 (ja) * 2003-06-23 2008-04-30 松下電器産業株式会社 パターン形成方法
CN1914558A (zh) 2004-02-11 2007-02-14 国际商业机器公司 混合碱用于提高铬或敏感基材上的图案化抗蚀剂分布的应用
CN101354534B (zh) * 2007-07-27 2011-07-06 中芯国际集成电路制造(上海)有限公司 光刻胶的涂布方法及光刻图形的形成方法
WO2011139073A2 (ko) * 2010-05-04 2011-11-10 주식회사 엘지화학 네가티브 포토레지스트 조성물 및 소자의 패터닝 방법
WO2016114455A1 (ko) * 2015-01-15 2016-07-21 한국표준과학연구원 포토리소그래피 방법
CN110737170A (zh) * 2019-03-07 2020-01-31 南方科技大学 纳米结构的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631772A (en) * 1969-07-09 1972-01-04 Bell Telephone Labor Inc Method and apparatus for characterizing photoresist
US4224361A (en) 1978-09-05 1980-09-23 International Business Machines Corporation High temperature lift-off technique
JPS5676531A (en) 1979-11-28 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
US5486449A (en) * 1989-02-07 1996-01-23 Rohm Co., Ltd. Photomask, photoresist and photolithography for a monolithic IC
KR920015482A (ko) 1991-01-30 1992-08-27 김광호 광리소그라피의 한계해상도 이하의 미세패턴 형성방법
JP2842737B2 (ja) * 1991-08-08 1999-01-06 富士通株式会社 電子ビーム露光方法
US5403685A (en) * 1992-09-29 1995-04-04 Sharp Kabushiki Kaisha Lithographic process for producing small mask apertures and products thereof
JP2837063B2 (ja) * 1993-06-04 1998-12-14 シャープ株式会社 レジストパターンの形成方法
JP2701765B2 (ja) * 1994-12-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP3197484B2 (ja) * 1995-05-31 2001-08-13 シャープ株式会社 フォトマスク及びその製造方法
US5635285A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method and system for controlling the relative size of images formed in light-sensitive media
US5821013A (en) * 1996-12-13 1998-10-13 Symbios, Inc. Variable step height control of lithographic patterning through transmitted light intensity variation
US5928815A (en) * 1997-11-14 1999-07-27 Martin; Joseph Proximity masking device for near-field optical lithography

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164628A (ja) * 2011-03-02 2011-08-25 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US9612526B2 (en) 2014-08-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit
KR20170091568A (ko) * 2014-08-28 2017-08-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 포토마스크 및 집적 회로를 제조하기 위한 방법
US9983473B2 (en) 2014-08-28 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit
KR101872647B1 (ko) * 2014-08-28 2018-06-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 포토마스크 및 집적 회로를 제조하기 위한 방법

Also Published As

Publication number Publication date
EP1005066A3 (en) 2001-04-04
KR20000047647A (ko) 2000-07-25
NO995665D0 (no) 1999-11-18
EP1005066A2 (en) 2000-05-31
NO995665L (no) 2000-05-22
CA2288458A1 (en) 2000-05-19
KR100432794B1 (ko) 2004-05-24
US6340635B1 (en) 2002-01-22
CN1254944A (zh) 2000-05-31

Similar Documents

Publication Publication Date Title
US4165395A (en) Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation
US20120145668A1 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
TW201723669A (zh) 使用極紫外光微影技術之基板圖案化方法
JP2938439B2 (ja) 位相シフトマスクの製造方法
JP2000156377A (ja) レジストパターン及びその形成方法並びに配線パターンの形成方法
JP2000199968A (ja) 多層レジスト構造およびこれを用いた３次元微細構造の作製方法
JP2002076575A (ja) 半導体装置用基板の製造方法
US3458370A (en) Fotoform-metallic evaporation mask making
JPH06105678B2 (ja) 半導体装置の製造方法
JPS589944B2 (ja) フオトマスク
JP7256689B2 (ja) レジストパターンの製造方法及びレジスト膜
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
JPS62245251A (ja) レジストパタ−ン形成方法
JP3421268B2 (ja) パターン形成法
JPH06151351A (ja) 電極形成方法
JPH11204414A (ja) パターン形成法
JP2732868B2 (ja) 微細パターン形成方法
JP2002064054A (ja) レジストパターン、配線形成方法、及び電子部品
JPH06112119A (ja) レジストパターン形成方法
JPS58101427A (ja) 半導体装置の製造方法
JPS5950053B2 (ja) 写真蝕刻方法
JPS633301B2 (ja)
JP2713061B2 (ja) レジストパターンの形成方法
JPS5968744A (ja) フオトマスクの製造方法
JPS6076120A (ja) パタ−ン形成方法