KR0152913B1 - 버텀 리드형 반도체 패키지의 리드 프레임 - Google Patents

버텀 리드형 반도체 패키지의 리드 프레임

Info

Publication number
KR0152913B1
KR0152913B1 KR1019940017118A KR19940017118A KR0152913B1 KR 0152913 B1 KR0152913 B1 KR 0152913B1 KR 1019940017118 A KR1019940017118 A KR 1019940017118A KR 19940017118 A KR19940017118 A KR 19940017118A KR 0152913 B1 KR0152913 B1 KR 0152913B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor package
type semiconductor
lead frame
package
Prior art date
Application number
KR1019940017118A
Other languages
English (en)
Other versions
KR960005899A (ko
Inventor
송치중
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940017118A priority Critical patent/KR0152913B1/ko
Publication of KR960005899A publication Critical patent/KR960005899A/ko
Application granted granted Critical
Publication of KR0152913B1 publication Critical patent/KR0152913B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 버텀 리드형 반도체 패키지의 리드 프레임에 관한 것이다. 종래 버텀 리드형 반도체 패키지는 반도체 칩의 크기가 커짐에 따라 한정된 크기의 반도체 패키지 몸체에 있어서 몰딩수지의 양이 감소되어 결과적으로 면율이 작아지게 되므로 패키지에 크랙이 빈번하게 발생되는 결함이 있었다. 본 발명은 인너 리드 및 아웃 리드의 몰드수지와의 접촉 부위를 라운드 형태로 형성하여 몰드수지와의 접촉면적을 증대시킴으로써 반도체 열적 스트레스에 의한 패키지의 내, 외부에서 발생하는 크랙을 방지하며, 전 원공급 리드와 그라운드 리드를 분할 형성함으로써 리드에 의한 인덕턴스 및 노이즈의 저감효과를 얻게 하고, 인너 리드의 크기를 증대하여 칩본드 패드를 자유롭게 배치할 수 있도록 하며, 패키지 실장시 쇼트 방지 및 정렬이 용이하게 되도록 함과 어울러 열방출이 극대화되도록 한 것이다.

Description

버텀 리드형 반도체 패키지의 리드 프레임
제1도는 일반적인 버텀 리드형 반도체 패키지의 단면도.
제2도는 일반적인 버텀 리드형 반도체 패키지의 리드 프레임 평면도.
제3도는 제2도의 A-A선 단면도.
제4도는 몰딩된 패키지의 배면도.
제5도는 본 발명에 의한 버텀 리드형 반도체 패키지의 리드 프레임의 평면도.
제6도의 (a)는 제5도의 B-B선 단면도.
(b)는 제5도의 C-C선 단면도.
제7도 및 제8도는 본 발명에 의한 전원공급 본드패드와 그라운드 본드패트가 와이어 연결된 상태를 보인 정면도.
제9도는 본 발명에 의해 몰딩된 패키지의 단면도.
* 도면의 주요 부분에 대한 부호의 설명
12a : 인너 리드 12b : 아웃 리드
12c : 전원공급패드 연결용 리드 12d : 그라운드패드 연결용 리드
12e, 12f : 리드 정렬용 리드 15 : 몰드수지
18 : 딤플 홈
본 발명은 반도체 패키지의 리드 프레임에 관한 것으로, 특히 실장 효율 및 제품의 신뢰도를 향상시키도록 한 버텀 리드형 반도체 패키지의 리드 프레임에 관한것이다.
제1도는 일반적으로 알려지고 있는 버텀 리드형 반도체 패키지의 전형적인 이 실시형태로서 이를 간단히 설명하면 다음과 같다.
도면 중 1은 반도체 칩, 2는 반도체 칩(1)을 지지함과 아울러 상기 칩(1)의 외부로의 전기적 접속 경로를 이루는 리드 프레임, 3은 상기 리드 프레임(2)의 기판연결 리드(2b)의 상면에 칩(1)을 부착시키기 위한 접착제, 4는 상기 리드 프레임(2)의 칩접속 리드(2a)와 반도체 칩(1)을 전기적으로 접속, 연결시키는 금속와이어, 5는 상기 칩(1), 리드 프레임(2)의 칩접속 리드(2a) 및 금속와이어(4)를 봉하여 막는 몰드수지를 각각 보인것이다.
도시한 바와 같이 상기 반도체 칩(1)은 리드 프레임(2)의 기판연결 리드(2b)위에 접착제(3)의 개재하에 부착, 고정되어 있고, 상기 반도체 칩(1)과 리드 프레임(2)의 칩접속 리드(2a)는 금속와이어(4)에 의해 전기적으로 접속, 연결되어 있으며, 이와 같이 된 반도체 칩(1)과 리드 프레임(2)의 칩접속 리드(2a) 및 금속와이어(4)를 포함하는 일정 면적이 몰드수지(5)에 의해 밀봉되어 대략 장방형의 몸체를 이루고 있다.
그리고 기판과 접속되는 상기 리드 프레임(2)의 기판연결 리드(2b)는 몸체의 하면에 노출되도록 몰딩되어 있다.
또한 상기한 바와 같이 반도체 패키지의 제조에 있어 아이씨 리드(IC Lead) 제조공정 전 중간형태가 나열되도록 제조하여 지탱하고 있는 단일 틀 형태인 리드 프레임(2)의 일반적인 구조는 제2도에 도시한 바와 같이 양측 사이드 레일(6)의 내측에 반도체 칩(1)이 부착, 고정되는 기판연결 리드(2b)와 칩접속 리드(2a)가 댐바(7)에 의해 지지 되어 있고 상기 댐바(7)는 상기 사이드 레일(6)을 연결하는 서포트바(8)와 댐바(9)에 의해 지지되어 있다.
이와 같은 주조를 갖는 리드 프레임을 이용하여 상기 반도체 패키지를 제조함에 있어서는 먼저 소잉 공정에 의해 웨이퍼 상태에서 개개로 분리된 반도체 칩(1)을 리드 프레임(2)의 기판연결 리드(2b) 위에 접착제(3)를 개재하여 부착, 고정하는 다이 본딩 공정을 수행하게 되며, 다이 본딩 후에는 상기 반도체 칩(1)이 본드 패드와 리드 프레임(2)의 칩접속 리드(2a)를 금속와이어(4)를 이용하여 전기적으로 접속, 연결하는 와이어본딩 공정을 수행하고, 이후 와이어 본딩된 반도체 칩(1)과 리드 프레임(2)의 칩접속 리드(2a)를 포함하는 일정 면적을 몰딩수지(5)를 이용하여 봉지화하는 몰딩 공정을 수행한 후, 몰딩된 각각의 패키지를 유니트 단위로 분리함과 아울러 리드 프레임의 칩 접속 리드(2a)를 지지하고 있는 댐바를 절단하는 트림/포밍 공정을 수행하며, 그 이후에 통상적인 플래팅 공정을 수행함으로써 하나의 반도체 패키지를 제조하게 되는 것이다.
그러나 종래의 버텀 리드형 반도체 패키지는 반도체 칩의 크기가 커짐에 따라 한정된 크기의 반도체 패키지 몸체에 있어서 몰딩수지의 양이 감소되어 결과적으로 면율이 작아지게 되므로 패키지에 크랙(crack)이 빈번하게 발생되는 결함이 있었다.
또한 종래에는 전원공급 본드패드 및 그라운드 본드패드의 노이즈를 패키지 자체에서 감소시키기 어려운 문제점이 있었고, 기판에 실장시 실장 확인이 곤란한 단점이 있었다.
상기한 바와 같은 문제점에 착안하여 안출한 본 발명의 주 목적은 몰딩수지와 리드 프레임 사이의 접착 면적의 감소 및 접착력 불량으로 인한 크랙의 발생을 방지할 수 있는 버텀 리드형 반도체 패키지의 리드 프레임을 제공하려는 것이다.
본 발명의 다른 목적은 전원공급 본드패드 및 그라운드 본드패드의 노이즈를 감소시킬 수 있는 버텀 리드형 반도체 패키지의 리드 프레임을 제공하려는 것이다.
본 발명의 또 다른 목적은 인쇄회로기판에 실장시 패키지의 리드 쇼트에 의한 실장 효율을 높일 수 있는 버텀 리드형 반도체 패키지의 리드 프레임을 제공하려는 것이다.
본 발명의 또 다른 목적은 열방출이 용이해지도록 한 버텀 리드형 반도체 패키지의 리드 프레임을 제공하려는 것이다.
이러한 본 발명의 목적을 달성하기 위하여 양측 사이드 레일을 연결하는 댐바에 의해 지지되는 인너 리드와 아웃 리드로 구성되는 리드 프레임에 있어서, 상기 인너 리드 및 아웃 리드의 몰드수지와 접촉되는 부위를 라운드지게 형성하여 몰드수지와의 접촉 면적을 증대시키고, 상기 리드중에서 반도체 칩의 전원공급 본드패드 및 그라운드 본드패드와 전기적으로 접속되는 리드가 분할되어 형성된 것을 특징으로 하는 버텀 리드형 반도체 패키지 리드 프레임이 제공된다.
상기 분할된 리드가 인너 리드 및 아웃 리드에 부착된 것을 특징으로 한다.
상기 인너 리드는 반도체 칩의 본드 패드와의 배치가 용이하도록 길이가 길게 형성 되거나 또는 폭이 넓게 형성된 것을 특징으로 한다.
상기 아웃 리드는 양측부의 대각선으로 마주 향하여 형성되는 리드 정렬용 리드가 다른 리드보다 크게 형성된 것을 특징으로 한다.
상기 리드 정렬용 리드는 실장시 솔더링이 용이하도록 단차진 홈이 형성된 것을 특징으로 한다.
이하, 상기한 바와 같은 본 발명을 첨부도면에 도시한 일 실시례에 의거하여 상세히 설명한다.
제5도는 본 발명에 의한 버텀 리드형 반도체 패키지의 리드 프레임의 평면도이며, 제6도의 (a)는 제5도의 B-B선 단면도, (b)는 제5도의 C-C선 단면도이고, 제7도 및 제8도는 본 발명에 의해 전원공급 본드패드와 그라운드 본드패드가 와이어 연결된 상태를 보인 정면도로서, 이에 도시한 바와 같이 본 발명에 의한 버텀 리드형 반도체 패키지 리드 프레임은 인너 리드(12a) 및 아웃 리드(12b)를 가지는 리드(12)의 몰드수지(15)와의 접촉부위에 딤플(Dimple)(18)을 형성하여 몰드수지와의 접촉 부위를 증대시킴으로써 반도체 패키지의 내, 외부에서 발생하는 크랙을 방지하도록 구성한 것으로서, 양측 사이드 레일(16)을 연결하는 댐바(17)에 의해 지지되는 인너 리드와 아웃 리드로 구성되는 기본적인 리드 프레임의 구조는 종래와 동일하다.
상기 딤플(18)은 에칭에 의하여 형성되는 것으로 리드(12)의 모서리 부분에 형성된다.
또한 반도체 칩(11)의 전원공급 본드패드(11a) 및 그라운드 본드패드(11b)와 전기적으로 접속되는 리드(12c, 12d)를 분할 형성하여 노이즈(noise)를 극소화시키도록 한 것이며, 본드 패드의 위치를 자유롭게 배치 가능하도록 하기 위해 인너 리드( 12a)의 길이를 길게 형성하거나 폭을 넓게 형성한다.
한편, 상기 아웃 리드(12b)는 제9도의 (a)에서와 같이 양측부의 대각선으로 마주향하여 형성되는 리드 정렬용 리드(12e, 12f)를 실장시 리드 정렬이 용이해지고, 열방출이 원활하게 이루어지도록 다른 리드 보다 크게 형성하는 한편, 제9도의 (a),(b)에 도시한 바와 같이 실장시 솔더링이 용이하도록 단차지게 홈(19)을 형성하는 것이 바람직하다. 상기 홈(19)는 솔더링 과정에서 솔더의 흐름을 방지하여 쇼트를 방지할 수 있게 되는 것이다.
또한 본 발명에 의한 전원공급 리드(12c)와 그라운드 리드(12d)가 분할되어지는 형상은 제7도 및 제8도에서와 같이 바깥쪽 개방된 형상이거나 또한 안쪽으로 개방된 형상으로 형성할 수 있다.
이와 같이 구성되는 본 발명에 의한 버텀 리드형 반도체 패키지의 리드 프레임은 인너 리드(12a) 및 아웃 리드(12b)의 모서리 부분에 딤플(18)을 형성하여 몰드수지(15)와의 접촉 면적이 증대되어 열적 스트레스에 의한 패키지의 내, 외부 크랙을 방지하는 효과가 있는 것이며, 전원공급 패드 연결용 리드(12c)와 그라운드 패드 연결용 리드(12d)를 분할 형성하므로써 리드에 의한 인덕턴스 및 노이즈 저감효과가 있고, 인너 리드(12a)의 크기를 증대하여 칩본드 패드를 자유롭게 배치가능하게 되며, 또한 리드 정렬용 리드(12e, 12f)를 다른 리드보다 크게 형성함과 아울러 저면에 홈(19)을 형성하는 것에 의하여 패키지 실장시 쇼트 방지 및 정렬이 용이하게 됨은 물론 열방출이 극대화되는 효과도 있는 것이다.

Claims (5)

  1. 양측 사이드 레일을 연결하는 댐바에 의해 지지되는 인너 리드와 아웃 리드로 구성되는 리드 프레임에 있어서, 상기 인너 리드 및 아웃 리드의 몰드수지와 접촉되는 부위를 라운드지게 형성하여 몰드수지와의 접촉 면적을 증대시키고, 상기 리드중에서 반도체 칩의 전원공급 본드패드 및 그라운드 본드패드와 전기적으로 접속되는 리드가 분할되어 형성된 것을 특징으로 하는 버텀 리드형 반도체 패키지의 리드 프레임.
  2. 제1항에 있어서, 상기 분할된 리드가 인너 리드 및 아웃 리드에 부착된 것을 특징으로 하는 버텀 리드형 반도체 패키지의 리드 프레임.
  3. 제1항에 있어서, 상기 인너 리드는 반도체 칩의 본드 패드와의 배치가 용이하도록 길이가 길게 형성되거나 또는 폭이 넓게 형성된 것을 특징으로 하는 버텀 리드형 반도체 패키지의 리드 프레임.
  4. 제1항에 있어서, 상기 아웃 리드는 양측부의 대각선으로 마주 향하여 형성되는 리드 정렬용 리드가 다른 리드보다 크게 형성된 것을 특징으로 하는 버텀 리드형 반도체 패키지의 리드 프레임.
  5. 제4항에 있어서, 상기 리드 정렬용 리드는 실장시 솔더링이 용이하도록 단차진 홈이 형성된 것을 특징으로 하는 버텀 리드형 반도체 패키지의 리드 프레임.
KR1019940017118A 1994-07-15 1994-07-15 버텀 리드형 반도체 패키지의 리드 프레임 KR0152913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017118A KR0152913B1 (ko) 1994-07-15 1994-07-15 버텀 리드형 반도체 패키지의 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017118A KR0152913B1 (ko) 1994-07-15 1994-07-15 버텀 리드형 반도체 패키지의 리드 프레임

Publications (2)

Publication Number Publication Date
KR960005899A KR960005899A (ko) 1996-02-23
KR0152913B1 true KR0152913B1 (ko) 1998-10-01

Family

ID=19388087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017118A KR0152913B1 (ko) 1994-07-15 1994-07-15 버텀 리드형 반도체 패키지의 리드 프레임

Country Status (1)

Country Link
KR (1) KR0152913B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936809B1 (ko) 2008-01-18 2010-01-14 주식회사 하이닉스반도체 결함 단위셀의 구제를 위한 리던던시 회로를 포함한 반도체메모리 장치

Also Published As

Publication number Publication date
KR960005899A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
KR940007757Y1 (ko) 반도체 패키지
US7489021B2 (en) Lead frame with included passive devices
US6340837B1 (en) Semiconductor device and method of fabricating the same
JPH10326859A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR20000039786A (ko) 볼 그리드 어레이 패키지
JP3839178B2 (ja) 半導体装置
US5834837A (en) Semiconductor package having leads with step-shaped dimples
WO2007018473A1 (en) Leadframe and semiconductor package
KR0152913B1 (ko) 버텀 리드형 반도체 패키지의 리드 프레임
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR100575859B1 (ko) 볼 그리드 어레이 패키지
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
KR20010004527A (ko) 칩 스캐일 패키지
KR100281122B1 (ko) 반도체패키지
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
KR100256304B1 (ko) 적층형 패키지
KR940008290Y1 (ko) 반도체 패키지
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100290783B1 (ko) 반도체 패키지
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
JP2002076231A (ja) リードフレーム、成形金型、及び半導体装置
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR20010046383A (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JPH0855954A (ja) リードフレーム及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee