JPH1154685A - 半導体装置およびそれに使用されるリードフレーム - Google Patents
半導体装置およびそれに使用されるリードフレームInfo
- Publication number
- JPH1154685A JPH1154685A JP21809897A JP21809897A JPH1154685A JP H1154685 A JPH1154685 A JP H1154685A JP 21809897 A JP21809897 A JP 21809897A JP 21809897 A JP21809897 A JP 21809897A JP H1154685 A JPH1154685 A JP H1154685A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- semiconductor device
- lead
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＯＣで表面実装形樹脂封止パッケージの樹
脂封止体の反りを防止する。 【解決手段】 ＬＯＣで表面実装形樹脂封止パッケージ
の半導体装置４２において、樹脂封止体４０のチップ２
４の脇部分に樹脂封止体４０の反りを防止する反り防止
用リード２０がチップ２４と平行に配線されている。樹
脂封止体は熱硬化する際に中心に向かって収縮するた
め、樹脂厚さの上下比や樹脂封止体内部の上下構造の相
違等を起因として、樹脂封止体は反りを発生する。しか
し、反り防止用リード２０がチップ２４の脇の部分に配
設されていると、樹脂封止体４０のチップ２４の脇の部
分は体積が上下に分割されるため、樹脂封止体４０のそ
の部分で上側が拡大し下側が縮む反りの発生は防止され
る。 【効果】 樹脂封止体の反りによる表面実装時のアウタ
リードのランドからの剥離を防止できる。
脂封止体の反りを防止する。 【解決手段】 ＬＯＣで表面実装形樹脂封止パッケージ
の半導体装置４２において、樹脂封止体４０のチップ２
４の脇部分に樹脂封止体４０の反りを防止する反り防止
用リード２０がチップ２４と平行に配線されている。樹
脂封止体は熱硬化する際に中心に向かって収縮するた
め、樹脂厚さの上下比や樹脂封止体内部の上下構造の相
違等を起因として、樹脂封止体は反りを発生する。しか
し、反り防止用リード２０がチップ２４の脇の部分に配
設されていると、樹脂封止体４０のチップ２４の脇の部
分は体積が上下に分割されるため、樹脂封止体４０のそ
の部分で上側が拡大し下側が縮む反りの発生は防止され
る。 【効果】 樹脂封止体の反りによる表面実装時のアウタ
リードのランドからの剥離を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、樹脂封止体における反りの発生防止技術に関し、例
えば、リードレス・オン・チップパッケージ（以下、Ｌ
ＯＣという。）を備えている半導体集積回路装置（以
下、ＩＣという。）に利用して有効な技術に関する。
に、樹脂封止体における反りの発生防止技術に関し、例
えば、リードレス・オン・チップパッケージ（以下、Ｌ
ＯＣという。）を備えている半導体集積回路装置（以
下、ＩＣという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】ダイナミック・ランダム・アクセス・メ
モリー（ＤＲＡＭ）のためのパッケージとして、内部構
造的にはＬＯＣが、外部構造的には表面実装形樹脂封止
パッケージが広く使用されている。ＬＯＣは半導体チッ
プ（以下、チップという。）の上に絶縁層を介してイン
ナリードが複数本貼着されており、各インナリードがチ
ップにワイヤによって電気的に接続されているパッケー
ジである。表面実装形樹脂封止パッケージは、絶縁性を
有する樹脂が使用されて平盤形状に成形された樹脂封止
体の側面からアウタリード群が整列されて突出され、こ
れらアウタリードがガル・ウイング形状やＪリード形状
等の表面実装可能な形状に屈曲されているパッケージで
ある。
モリー（ＤＲＡＭ）のためのパッケージとして、内部構
造的にはＬＯＣが、外部構造的には表面実装形樹脂封止
パッケージが広く使用されている。ＬＯＣは半導体チッ
プ（以下、チップという。）の上に絶縁層を介してイン
ナリードが複数本貼着されており、各インナリードがチ
ップにワイヤによって電気的に接続されているパッケー
ジである。表面実装形樹脂封止パッケージは、絶縁性を
有する樹脂が使用されて平盤形状に成形された樹脂封止
体の側面からアウタリード群が整列されて突出され、こ
れらアウタリードがガル・ウイング形状やＪリード形状
等の表面実装可能な形状に屈曲されているパッケージで
ある。
【０００３】なお、ＬＯＣを備えているＩＣを述べてあ
る例としては、日経ＢＰ社１９９３年５月３１日発行
「実践ＶＬＳＩパッケージング技術（下）」Ｐ１５８、
がある。
る例としては、日経ＢＰ社１９９３年５月３１日発行
「実践ＶＬＳＩパッケージング技術（下）」Ｐ１５８、
がある。
【０００４】
【発明が解決しようとする課題】一般に、樹脂封止パッ
ケージにおいては、樹脂封止体におけるチップの上の樹
脂厚さとチップの下の樹脂厚さとの比（以下、上下比と
いう。）が「１」に近づけば、樹脂封止体に反りは発生
しないが、「１」から離れると、樹脂封止体に反りが発
生することが知られている。表面実装形樹脂封止パッケ
ージにおいて、樹脂封止体の反りが発生すると、表面実
装に際して、プリント配線基板のランドからのアウタリ
ードの剥離が発生する。そこで、従来の一般的な表面実
装形樹脂封止パッケージにおいては、所謂タブ下げを行
って樹脂厚さの上下比が「１」に近づけられている。
ケージにおいては、樹脂封止体におけるチップの上の樹
脂厚さとチップの下の樹脂厚さとの比（以下、上下比と
いう。）が「１」に近づけば、樹脂封止体に反りは発生
しないが、「１」から離れると、樹脂封止体に反りが発
生することが知られている。表面実装形樹脂封止パッケ
ージにおいて、樹脂封止体の反りが発生すると、表面実
装に際して、プリント配線基板のランドからのアウタリ
ードの剥離が発生する。そこで、従来の一般的な表面実
装形樹脂封止パッケージにおいては、所謂タブ下げを行
って樹脂厚さの上下比が「１」に近づけられている。
【０００５】しかし、ＬＯＣの表面実装形樹脂封止パッ
ケージにおいては、チップの上の樹脂厚さとチップの下
の樹脂厚さとを等しくしただけでは樹脂封止体に反りが
発生する場合があるということが、本発明者によって明
らかにされた。
ケージにおいては、チップの上の樹脂厚さとチップの下
の樹脂厚さとを等しくしただけでは樹脂封止体に反りが
発生する場合があるということが、本発明者によって明
らかにされた。
【０００６】本発明の目的は、ＬＯＣの表面実装形樹脂
封止パッケージであっても樹脂封止体における反りの発
生を防止することができる半導体装置を提供することに
ある。
封止パッケージであっても樹脂封止体における反りの発
生を防止することができる半導体装置を提供することに
ある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００９】すなわち、半導体チップおよびこの半導体
チップに電気的に接続された複数本のインナリードが樹
脂封止体によって樹脂封止されている半導体装置におい
て、前記樹脂封止体の前記半導体チップの脇部分に前記
樹脂封止体の反りを防止する反り防止用リードが、前記
半導体チップと平行に配線されていることを特徴とす
る。
チップに電気的に接続された複数本のインナリードが樹
脂封止体によって樹脂封止されている半導体装置におい
て、前記樹脂封止体の前記半導体チップの脇部分に前記
樹脂封止体の反りを防止する反り防止用リードが、前記
半導体チップと平行に配線されていることを特徴とす
る。
【００１０】樹脂封止体は熱硬化する際に中心に向かっ
て収縮するため、樹脂厚さの上下比や樹脂封止体内部の
上下構造の相違等を起因として、樹脂封止体は反りを発
生する。反り防止用リードがチップの脇に配設されてい
ない場合には、樹脂封止体におけるチップの脇に体積の
大きい部分が形成されることにより、樹脂封止体のその
部分において上側が拡大し下側が縮む反りが発生してし
まう。しかし、前記した手段においては、反り防止用リ
ードがチップの脇の部分に配設されていることにより、
樹脂封止体におけるチップの脇の部分は体積が上下に分
割されるため、樹脂封止体のその部分において、上側が
拡大し下側が縮む反りの発生は防止される。
て収縮するため、樹脂厚さの上下比や樹脂封止体内部の
上下構造の相違等を起因として、樹脂封止体は反りを発
生する。反り防止用リードがチップの脇に配設されてい
ない場合には、樹脂封止体におけるチップの脇に体積の
大きい部分が形成されることにより、樹脂封止体のその
部分において上側が拡大し下側が縮む反りが発生してし
まう。しかし、前記した手段においては、反り防止用リ
ードがチップの脇の部分に配設されていることにより、
樹脂封止体におけるチップの脇の部分は体積が上下に分
割されるため、樹脂封止体のその部分において、上側が
拡大し下側が縮む反りの発生は防止される。
【００１１】
【発明の実施の形態】図１は本発明の一実施形態である
半導体装置を示しており、（ａ）は一部切断平面図、
（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図で
ある。図２以降はその製造方法および作用を説明するた
めの図である。
半導体装置を示しており、（ａ）は一部切断平面図、
（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図で
ある。図２以降はその製造方法および作用を説明するた
めの図である。
【００１２】本実施形態において、本発明に係る半導体
装置は、内部構造的にはＬＯＣを、外部構造的には表面
実装形樹脂封止パッケージを備えているＤＲＡＭとして
図１（ａ）、（ｂ）に示されているように構成されてい
る。半導体集積回路装置（ＩＣ）の一例であるＤＲＡＭ
（以下、半導体装置という。）のＬＯＣは、ＤＲＡＭ回
路が作り込まれた半導体チップ（以下、チップとい
う。）２４の上に絶縁層としての絶縁テープ２７を介し
てインナリード１７が複数本貼着されており、各インナ
リード１７がチップ２４にワイヤ２８によって電気的に
接続されている。表面実装形樹脂封止パッケージは、樹
脂封止形ＴＳＯＰ（Ｔｈｉｎ ＳｍａｌｌＯｕｔｌｉｎ
ｅ Ｐａｃｋａｇｅ。以下、ＴＳＯＰという。）として
構成されている。
装置は、内部構造的にはＬＯＣを、外部構造的には表面
実装形樹脂封止パッケージを備えているＤＲＡＭとして
図１（ａ）、（ｂ）に示されているように構成されてい
る。半導体集積回路装置（ＩＣ）の一例であるＤＲＡＭ
（以下、半導体装置という。）のＬＯＣは、ＤＲＡＭ回
路が作り込まれた半導体チップ（以下、チップとい
う。）２４の上に絶縁層としての絶縁テープ２７を介し
てインナリード１７が複数本貼着されており、各インナ
リード１７がチップ２４にワイヤ２８によって電気的に
接続されている。表面実装形樹脂封止パッケージは、樹
脂封止形ＴＳＯＰ（Ｔｈｉｎ ＳｍａｌｌＯｕｔｌｉｎ
ｅ Ｐａｃｋａｇｅ。以下、ＴＳＯＰという。）として
構成されている。
【００１３】ＴＳＯＰはチップ２４、絶縁テープ２７お
よびインナリード１７群を樹脂封止する樹脂封止体４０
が平面視が長方形の平盤形状に形成されており、各イン
ナリード１７にそれぞれ連結されているアウタリード１
８が長辺側の一対の側面からそれぞれ突出されて、ガル
・ウイング形状に屈曲されている。樹脂封止体４０にお
けるチップ２４の短辺側の両脇部分には樹脂封止体４０
の反りを防止するための反り防止用リード２０が複数
本、チップ２４と平行に敷設されており、樹脂封止体４
０のチップ２４の脇部分は反り防止用リード２０群によ
って厚さ方向に実質的に二等分されている。各反り防止
用リード２０には中間部をクランク形状に屈曲されて下
がり部２０ａが形成されている。また、反り防止用リー
ド２０群は樹脂封止体４０の樹脂流通線に対して左右両
側に分配されているとともに、対向する反り防止用リー
ド２０、２０の先端間の隙間２１が迷路を構成するよう
に敷設されている。
よびインナリード１７群を樹脂封止する樹脂封止体４０
が平面視が長方形の平盤形状に形成されており、各イン
ナリード１７にそれぞれ連結されているアウタリード１
８が長辺側の一対の側面からそれぞれ突出されて、ガル
・ウイング形状に屈曲されている。樹脂封止体４０にお
けるチップ２４の短辺側の両脇部分には樹脂封止体４０
の反りを防止するための反り防止用リード２０が複数
本、チップ２４と平行に敷設されており、樹脂封止体４
０のチップ２４の脇部分は反り防止用リード２０群によ
って厚さ方向に実質的に二等分されている。各反り防止
用リード２０には中間部をクランク形状に屈曲されて下
がり部２０ａが形成されている。また、反り防止用リー
ド２０群は樹脂封止体４０の樹脂流通線に対して左右両
側に分配されているとともに、対向する反り防止用リー
ド２０、２０の先端間の隙間２１が迷路を構成するよう
に敷設されている。
【００１４】以下、本発明の一実施形態である半導体装
置の製造方法を説明する。この説明により、半導体装置
についての前記した構成の詳細が共に明らかにされる。
置の製造方法を説明する。この説明により、半導体装置
についての前記した構成の詳細が共に明らかにされる。
【００１５】半導体装置の製造方法には、図２および図
３（ａ）、（ｂ）、（ｃ）に示されている多連リードフ
レーム１１が使用されており、多連リードフレーム１１
は多連リードフレーム成形工程において製作される。図
３（ａ）は図２のａ−ａ線に沿う側面断面図、図３
（ｂ）は図２のｂ−ｂ線に沿う正面断面図、図３（ｃ）
は図２のｃ−ｃ線に沿う正面断面図である。多連リード
フレーム１１は鉄−ニッケル合金や燐青銅等の比較的大
きい機械的強度を有するばね材料からなる薄板が用いら
れて、打ち抜きプレス加工またはエッチング加工により
一体成形されている。多連リードフレーム１１の表面に
は銀（Ａｇ）等を用いためっき被膜（図示せず）が、後
述するワイヤボンディングが適正に実施されるように部
分的または全体的に施されている。多連リードフレーム
１１は複数の単位リードフレーム１２が横方向に一列に
並設されている。但し、便宜上、一単位のみが図示され
ている。
３（ａ）、（ｂ）、（ｃ）に示されている多連リードフ
レーム１１が使用されており、多連リードフレーム１１
は多連リードフレーム成形工程において製作される。図
３（ａ）は図２のａ−ａ線に沿う側面断面図、図３
（ｂ）は図２のｂ−ｂ線に沿う正面断面図、図３（ｃ）
は図２のｃ−ｃ線に沿う正面断面図である。多連リード
フレーム１１は鉄−ニッケル合金や燐青銅等の比較的大
きい機械的強度を有するばね材料からなる薄板が用いら
れて、打ち抜きプレス加工またはエッチング加工により
一体成形されている。多連リードフレーム１１の表面に
は銀（Ａｇ）等を用いためっき被膜（図示せず）が、後
述するワイヤボンディングが適正に実施されるように部
分的または全体的に施されている。多連リードフレーム
１１は複数の単位リードフレーム１２が横方向に一列に
並設されている。但し、便宜上、一単位のみが図示され
ている。
【００１６】単位リードフレーム１２は位置決め孔１３
ａが開設されている外枠１３を一対備えており、両外枠
１３、１３は所定の間隔で平行になるように配されて一
連にそれぞれ延設されている。隣り合う単位リードフレ
ーム１２、１２間には一対のセクション枠１４が両外枠
１３、１３間に互いに平行に配されて一体的に架設され
ており、これら外枠とセクション枠により形成された長
方形の枠体（フレーム）内に単位リードフレーム１２が
構成されている。そして、単位リードフレーム１２の中
央部にはチップを配置するためのチップ配置部１５が、
後記するチップに対応する平面視が長方形に設定されて
いる。
ａが開設されている外枠１３を一対備えており、両外枠
１３、１３は所定の間隔で平行になるように配されて一
連にそれぞれ延設されている。隣り合う単位リードフレ
ーム１２、１２間には一対のセクション枠１４が両外枠
１３、１３間に互いに平行に配されて一体的に架設され
ており、これら外枠とセクション枠により形成された長
方形の枠体（フレーム）内に単位リードフレーム１２が
構成されている。そして、単位リードフレーム１２の中
央部にはチップを配置するためのチップ配置部１５が、
後記するチップに対応する平面視が長方形に設定されて
いる。
【００１７】両外枠１３、１３間には一対のダム部材１
６、１６が、両セクション枠１４、１４の内側において
平行にそれぞれ架設されている。両ダム部材１６、１６
の内側端辺にはインナリード１７が複数本ずつ、長手方
向に等間隔に配されてダム部材１６と直交するようにそ
れぞれ一体的に突設されており、両インナリード１７群
のそれぞれはチップ配置部１５の長辺に平行に並べられ
て、内側端部がチップ配置部１５の真上で揃えられてい
る。各インナリード１７におけるチップ配置部１５の真
上に配置された内側端部は、図３（ａ）、（ｂ）、
（ｃ）に示されているように、チップ配置部１５の方向
（以下、下側とする。）にクランク形状に屈曲され、こ
の端部には所謂タブ下げ部に相当するチップ下げ部１７
ａがそれぞれ形成されている。
６、１６が、両セクション枠１４、１４の内側において
平行にそれぞれ架設されている。両ダム部材１６、１６
の内側端辺にはインナリード１７が複数本ずつ、長手方
向に等間隔に配されてダム部材１６と直交するようにそ
れぞれ一体的に突設されており、両インナリード１７群
のそれぞれはチップ配置部１５の長辺に平行に並べられ
て、内側端部がチップ配置部１５の真上で揃えられてい
る。各インナリード１７におけるチップ配置部１５の真
上に配置された内側端部は、図３（ａ）、（ｂ）、
（ｃ）に示されているように、チップ配置部１５の方向
（以下、下側とする。）にクランク形状に屈曲され、こ
の端部には所謂タブ下げ部に相当するチップ下げ部１７
ａがそれぞれ形成されている。
【００１８】他方、ダム部材１６の外側端辺にはインナ
リード１７と同数本のアウタリード１８が、各インナリ
ード１７と対向するように配されてインナリード１７と
一直線状になるように一体的に突設されている。各アウ
タリード１８の外側端部はセクション枠１４にそれぞれ
連結されている。ダム部材１６における隣り合うアウタ
リード１８、１８間の部分は、後述する樹脂封止体成形
時にレジンの流れをせき止めるダム１６ａを実質的に構
成している。
リード１７と同数本のアウタリード１８が、各インナリ
ード１７と対向するように配されてインナリード１７と
一直線状になるように一体的に突設されている。各アウ
タリード１８の外側端部はセクション枠１４にそれぞれ
連結されている。ダム部材１６における隣り合うアウタ
リード１８、１８間の部分は、後述する樹脂封止体成形
時にレジンの流れをせき止めるダム１６ａを実質的に構
成している。
【００１９】両外枠１３、１３の内側端辺における中央
部には吊りリード１９が複数本ずつ、それぞれ直角方向
（以下、前後方向とする。）に突設されており、各外枠
１３側で対向する一対の吊りリード１９、１９の中間部
には反り防止用リード２０が３本ずつ、互いに対向する
ように敷設されてそれぞれ直角方向（以下、左右方向と
する。）に突設されている。互いに対向する左右の反り
防止用リード２０、２０の先端間には適度な隙間２１が
それぞれ形成されており、前後方向に並んだこれら３個
の隙間２１、２１、２１は迷路を構成するように千鳥状
に配置されている。また、図３（ａ）、（ｂ）、（ｃ）
に示されているように、各反り防止用リード２０の先端
部は下がり部２０ａが下側にクランク形状に屈曲されて
形成されており、下がり部２０ａの高さはチップ配置部
１５におけるチップの高さと略等しくなるように設定さ
れている。
部には吊りリード１９が複数本ずつ、それぞれ直角方向
（以下、前後方向とする。）に突設されており、各外枠
１３側で対向する一対の吊りリード１９、１９の中間部
には反り防止用リード２０が３本ずつ、互いに対向する
ように敷設されてそれぞれ直角方向（以下、左右方向と
する。）に突設されている。互いに対向する左右の反り
防止用リード２０、２０の先端間には適度な隙間２１が
それぞれ形成されており、前後方向に並んだこれら３個
の隙間２１、２１、２１は迷路を構成するように千鳥状
に配置されている。また、図３（ａ）、（ｂ）、（ｃ）
に示されているように、各反り防止用リード２０の先端
部は下がり部２０ａが下側にクランク形状に屈曲されて
形成されており、下がり部２０ａの高さはチップ配置部
１５におけるチップの高さと略等しくなるように設定さ
れている。
【００２０】各吊りリード１９の先端部はチップ配置部
１５の短辺の近傍に配置されることにより、外側インナ
リード部２２をそれぞれ形成している。また、各吊りリ
ード１９は前後方向の最も外側にそれぞれ位置するイン
ナリード１７に連結部２３によってそれぞれ連結されて
いる。したがって、各外側インナリード部２２はそれら
インナリード１７にそれぞれ電気的に接続される状態に
なっている。
１５の短辺の近傍に配置されることにより、外側インナ
リード部２２をそれぞれ形成している。また、各吊りリ
ード１９は前後方向の最も外側にそれぞれ位置するイン
ナリード１７に連結部２３によってそれぞれ連結されて
いる。したがって、各外側インナリード部２２はそれら
インナリード１７にそれぞれ電気的に接続される状態に
なっている。
【００２１】以上の構成に係る多連リードフレーム１１
には図４（ａ）、（ｂ）、（ｃ）に示されているチップ
２４が、チップ・ボンディング工程において、図５およ
び図６（ａ）、（ｂ）、（ｃ）に示されているようにチ
ップ・ボンディングされ、続いて、ワイヤ・ボンディン
グ工程においてワイヤ・ボンディングされる。チップ・
ボンディング作業およびワイヤ・ボンディング作業は多
連リードフレームが横方向にピッチ送りされることによ
り、各単位リードフレーム毎に順次実施される。
には図４（ａ）、（ｂ）、（ｃ）に示されているチップ
２４が、チップ・ボンディング工程において、図５およ
び図６（ａ）、（ｂ）、（ｃ）に示されているようにチ
ップ・ボンディングされ、続いて、ワイヤ・ボンディン
グ工程においてワイヤ・ボンディングされる。チップ・
ボンディング作業およびワイヤ・ボンディング作業は多
連リードフレームが横方向にピッチ送りされることによ
り、各単位リードフレーム毎に順次実施される。
【００２２】図４（ａ）、（ｂ）、（ｃ）に示されてい
るチップ２４は、半導体装置の製造工程における所謂前
工程においてＤＲＡＭ素子を含む集積回路が作り込まれ
た半導体集積回路構造物であり、図４（ａ）に示されて
いるように長方形の平盤形状に形成されている。図４
（ｂ）、（ｃ）に示されているようにチップ２４のアク
ティブ・エリア側の主面（以下、上面という。）には保
護膜２５が被着されており、保護膜２５にはアクティブ
・エリアに電気的に接続されたボンディングパッド（以
下、パッドという。）２６が多数個、図４の（ａ）に示
されているように長辺と平行の中心線に沿って各インナ
リード１７とそれぞれ対向するように配列されて露出さ
れている。保護膜２５の上面におけるパッド２６群列の
両脇には絶縁層としての絶縁テープ２７が複数枚、イン
ナリード１７のチップ下げ部１７ａの群列と対応するよ
うに配されて被着されている。なお、絶縁テープ２７は
インナリード１７側に被着してもよい。
るチップ２４は、半導体装置の製造工程における所謂前
工程においてＤＲＡＭ素子を含む集積回路が作り込まれ
た半導体集積回路構造物であり、図４（ａ）に示されて
いるように長方形の平盤形状に形成されている。図４
（ｂ）、（ｃ）に示されているようにチップ２４のアク
ティブ・エリア側の主面（以下、上面という。）には保
護膜２５が被着されており、保護膜２５にはアクティブ
・エリアに電気的に接続されたボンディングパッド（以
下、パッドという。）２６が多数個、図４の（ａ）に示
されているように長辺と平行の中心線に沿って各インナ
リード１７とそれぞれ対向するように配列されて露出さ
れている。保護膜２５の上面におけるパッド２６群列の
両脇には絶縁層としての絶縁テープ２７が複数枚、イン
ナリード１７のチップ下げ部１７ａの群列と対応するよ
うに配されて被着されている。なお、絶縁テープ２７は
インナリード１７側に被着してもよい。
【００２３】以上のように構成されたチップ２４は単位
リードフレーム１２のチップ配置部１５に図５に示され
ているように配置されて、絶縁テープ２７によってイン
ナリード１７のチップ下げ部１７ａの下面に図６
（ａ）、（ｂ）、（ｃ）に示されているように接着され
る。チップ２４はチップ下げ部１７ａの下面に接着され
るため、チップ２４の上面はインナリード１７すなわち
単位リードフレーム１２の下面よりも下げられた状態に
なっている。また、各反り防止用リード２０の下がり部
２０ａはチップ２４の高さと略等しくなっている。
リードフレーム１２のチップ配置部１５に図５に示され
ているように配置されて、絶縁テープ２７によってイン
ナリード１７のチップ下げ部１７ａの下面に図６
（ａ）、（ｂ）、（ｃ）に示されているように接着され
る。チップ２４はチップ下げ部１７ａの下面に接着され
るため、チップ２４の上面はインナリード１７すなわち
単位リードフレーム１２の下面よりも下げられた状態に
なっている。また、各反り防止用リード２０の下がり部
２０ａはチップ２４の高さと略等しくなっている。
【００２４】続いて、ワイヤ・ボンディング工程におい
て、チップ２４の各パッド２６と各インナリード１７お
よび外側インナリード部２２との間にはボンディングワ
イヤ２８が、超音波熱圧着式ワイヤボンディング装置等
のワイヤボンディング装置（図示せず）が使用されるこ
とにより、その両端部をそれぞれボンディングされて橋
絡される。これにより、チップ２４に作り込まれている
集積回路はパッド２６、ボンディングワイヤ２８、イン
ナリード１７およびアウタリード１８を介して電気的に
外部に引き出されることになる。
て、チップ２４の各パッド２６と各インナリード１７お
よび外側インナリード部２２との間にはボンディングワ
イヤ２８が、超音波熱圧着式ワイヤボンディング装置等
のワイヤボンディング装置（図示せず）が使用されるこ
とにより、その両端部をそれぞれボンディングされて橋
絡される。これにより、チップ２４に作り込まれている
集積回路はパッド２６、ボンディングワイヤ２８、イン
ナリード１７およびアウタリード１８を介して電気的に
外部に引き出されることになる。
【００２５】以上のようにしてチップ・ボンディングお
よびワイヤ・ボンディングされた図５および図６に示さ
れている組立体２９には樹脂封止体が、図７（ａ）、
（ｂ）、（ｃ）に示されているトランスファ成形装置３
０が使用されて単位リードフレーム１２群について同時
に成形される。
よびワイヤ・ボンディングされた図５および図６に示さ
れている組立体２９には樹脂封止体が、図７（ａ）、
（ｂ）、（ｃ）に示されているトランスファ成形装置３
０が使用されて単位リードフレーム１２群について同時
に成形される。
【００２６】図７（ａ）、（ｂ）、（ｃ）に示されてい
るトランスファ成形装置３０は、シリンダ装置等（図示
せず）によって互いに型締めされる一対の上型３１と下
型３２とを備えており、上型３１と下型３２との合わせ
面には上型キャビティー凹部３３ａと下型キャビティー
凹部３３ｂとが、互いに協働して長方形平盤形状のキャ
ビティー３３を形成するようにそれぞれ複数組宛没設さ
れている。すなわち、上型キャビティー凹部３３ａと下
型キャビティー凹部３３ｂは平面から見て略長方形の底
の浅い穴形状に形成されている。本実施形態において、
キャビティー３３の全高はＴＳＯＰに対応するために、
１ｍｍ以下に設定されている。
るトランスファ成形装置３０は、シリンダ装置等（図示
せず）によって互いに型締めされる一対の上型３１と下
型３２とを備えており、上型３１と下型３２との合わせ
面には上型キャビティー凹部３３ａと下型キャビティー
凹部３３ｂとが、互いに協働して長方形平盤形状のキャ
ビティー３３を形成するようにそれぞれ複数組宛没設さ
れている。すなわち、上型キャビティー凹部３３ａと下
型キャビティー凹部３３ｂは平面から見て略長方形の底
の浅い穴形状に形成されている。本実施形態において、
キャビティー３３の全高はＴＳＯＰに対応するために、
１ｍｍ以下に設定されている。
【００２７】上型３１の合わせ面にはポット３４が開設
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。下型３２の合わせ面にはカル３６がポット３
４との対向位置に配されて没設されているとともに、複
数条のランナ３７がカル３６にそれぞれ接続するように
放射状に配されて没設されている。各ランナ３７の他端
部は下側キャビティー凹部３３ｂにおける一方の短辺に
それぞれ接続されており、その接続部にはゲート３８が
レジンをキャビティー３３内に注入し得るように形成さ
れている。
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。下型３２の合わせ面にはカル３６がポット３
４との対向位置に配されて没設されているとともに、複
数条のランナ３７がカル３６にそれぞれ接続するように
放射状に配されて没設されている。各ランナ３７の他端
部は下側キャビティー凹部３３ｂにおける一方の短辺に
それぞれ接続されており、その接続部にはゲート３８が
レジンをキャビティー３３内に注入し得るように形成さ
れている。
【００２８】トランスファ成形に際して、前記構成にか
かる組立体２９は各単位リードフレーム１２におけるチ
ップ２４が各キャビティー３３内にそれぞれ収容される
ように配されてセットされる。
かる組立体２９は各単位リードフレーム１２におけるチ
ップ２４が各キャビティー３３内にそれぞれ収容される
ように配されてセットされる。
【００２９】続いて、上型３１と下型３２とが図７に示
されているように型締めされ、ポット３４からプランジ
ャ３５によりレジン３９がランナ３７およびゲート３８
を通じて各キャビティー３３に送給されて圧入される。
ゲート３８からキャビティー３３に流入したレジン３９
は、図７（ａ）に示されているように、ゲート３８の付
近に位置する反り防止用リード２０群の整流板作用によ
ってキャビティー３３の上下に振り分けられるため、キ
ャビティー３３の上部空間および下部空間に均等にそれ
ぞれ流通して行く。
されているように型締めされ、ポット３４からプランジ
ャ３５によりレジン３９がランナ３７およびゲート３８
を通じて各キャビティー３３に送給されて圧入される。
ゲート３８からキャビティー３３に流入したレジン３９
は、図７（ａ）に示されているように、ゲート３８の付
近に位置する反り防止用リード２０群の整流板作用によ
ってキャビティー３３の上下に振り分けられるため、キ
ャビティー３３の上部空間および下部空間に均等にそれ
ぞれ流通して行く。
【００３０】この際、左右の反り防止用リード２０と２
０とが形成する３個の隙間２１が直線上に整列している
と、反り防止用リード２０群に至ったレジン３９が直線
上に整列した３個の隙間２１を一直線に通過してしまう
ため、反り防止用リード２０群の整流板作用は効果的に
実施されない。しかし、本実施形態においては、３個の
隙間２１が迷路を構成するように千鳥に配列されている
ため、図７（ｃ）に示されているように、反り防止用リ
ード２０群に至ったレジン３９は一直線に通過すること
なく迷路を流通する状態になり、反り防止用リード２０
群の整流板作用は効果的に実施される状態になる。
０とが形成する３個の隙間２１が直線上に整列している
と、反り防止用リード２０群に至ったレジン３９が直線
上に整列した３個の隙間２１を一直線に通過してしまう
ため、反り防止用リード２０群の整流板作用は効果的に
実施されない。しかし、本実施形態においては、３個の
隙間２１が迷路を構成するように千鳥に配列されている
ため、図７（ｃ）に示されているように、反り防止用リ
ード２０群に至ったレジン３９は一直線に通過すること
なく迷路を流通する状態になり、反り防止用リード２０
群の整流板作用は効果的に実施される状態になる。
【００３１】注入後、レジンが熱硬化されて樹脂封止体
４０が成形されると、上型３１および下型３２は型開き
されるとともに、エジェクタ・ピン（図示せず）により
樹脂封止体４０群が離型される。このようにして、図８
および図９に示されているように、樹脂封止体４０群が
成形された成形品４１はトランスファ成形装置３０から
脱装される。そして、このように樹脂成形された樹脂封
止体４０の内部には、インナリード１７、反り防止用リ
ード２０、チップ２４、絶縁テープ２７およびボンディ
ングワイヤ２８が樹脂封止された状態になる。本実施形
態において、反り防止用リード２０は下がり部２０ａが
樹脂封止体４０の内部にあってチップ２４の上面と略一
致した状態になっている。図８は樹脂封止後の成形品４
１の一部省略一部切断平面図である。また、図９（ａ）
は図８のａ−ａ線に沿う側面断面図である。図９（ｂ）
は図８のｂ−ｂ線に沿う正面断面図、図９（ｃ）は図８
のｃ−ｃ線に沿う正面断面図である。
４０が成形されると、上型３１および下型３２は型開き
されるとともに、エジェクタ・ピン（図示せず）により
樹脂封止体４０群が離型される。このようにして、図８
および図９に示されているように、樹脂封止体４０群が
成形された成形品４１はトランスファ成形装置３０から
脱装される。そして、このように樹脂成形された樹脂封
止体４０の内部には、インナリード１７、反り防止用リ
ード２０、チップ２４、絶縁テープ２７およびボンディ
ングワイヤ２８が樹脂封止された状態になる。本実施形
態において、反り防止用リード２０は下がり部２０ａが
樹脂封止体４０の内部にあってチップ２４の上面と略一
致した状態になっている。図８は樹脂封止後の成形品４
１の一部省略一部切断平面図である。また、図９（ａ）
は図８のａ−ａ線に沿う側面断面図である。図９（ｂ）
は図８のｂ−ｂ線に沿う正面断面図、図９（ｃ）は図８
のｃ−ｃ線に沿う正面断面図である。
【００３２】ところで、樹脂封止体４０は熱硬化する際
に中心に向かって収縮するため、樹脂厚さの上下比や樹
脂封止体４０内部の上下構造の相違等を起因として、樹
脂封止体４０は反りを発生する。図１０（ａ）に示され
ているように、反り防止用リードがチップ２４の脇の部
分に配設されていない場合には、たとえ、チップ２４が
上下の中央部に配置されていたとしても、樹脂封止体４
０におけるチップ２４の脇の部分に体積の大きい部分が
形成されることにより、図１０（ａ）に破線矢印に示さ
れているように大きな収縮力が発生するため、樹脂封止
体４０のその部分において上側が拡大し下側が縮む反り
が想像線で示されているように発生してしまう。
に中心に向かって収縮するため、樹脂厚さの上下比や樹
脂封止体４０内部の上下構造の相違等を起因として、樹
脂封止体４０は反りを発生する。図１０（ａ）に示され
ているように、反り防止用リードがチップ２４の脇の部
分に配設されていない場合には、たとえ、チップ２４が
上下の中央部に配置されていたとしても、樹脂封止体４
０におけるチップ２４の脇の部分に体積の大きい部分が
形成されることにより、図１０（ａ）に破線矢印に示さ
れているように大きな収縮力が発生するため、樹脂封止
体４０のその部分において上側が拡大し下側が縮む反り
が想像線で示されているように発生してしまう。
【００３３】しかし、本実施形態においては、反り防止
用リード２０群がチップ２４の脇の部分に配設されてい
ることにより、樹脂封止体４０におけるチップ２４の脇
の部分は図１０（ｂ）に示されているように体積が上下
に分割されていることにより、図１０（ｂ）に破線矢印
で示されているように収縮力が分散されるため、樹脂封
止体４０の当該部分において上側が拡大し下側が縮む反
りの発生は防止される。しかも、反り防止用リード２０
は下がり部２０ａがチップ２４の上面と略面一になるよ
うに形成されていることにより、樹脂封止体４０におけ
るチップ２４の脇の部分は上下に二等分された状態にな
っているため、樹脂封止体４０のその部分において上側
が拡大し下側が縮む反りの発生はより一層確実に防止さ
れる。つまり、当該部分における樹脂の収縮による反り
は小さくなるため、反りの発生は完全に防止された状態
になる。
用リード２０群がチップ２４の脇の部分に配設されてい
ることにより、樹脂封止体４０におけるチップ２４の脇
の部分は図１０（ｂ）に示されているように体積が上下
に分割されていることにより、図１０（ｂ）に破線矢印
で示されているように収縮力が分散されるため、樹脂封
止体４０の当該部分において上側が拡大し下側が縮む反
りの発生は防止される。しかも、反り防止用リード２０
は下がり部２０ａがチップ２４の上面と略面一になるよ
うに形成されていることにより、樹脂封止体４０におけ
るチップ２４の脇の部分は上下に二等分された状態にな
っているため、樹脂封止体４０のその部分において上側
が拡大し下側が縮む反りの発生はより一層確実に防止さ
れる。つまり、当該部分における樹脂の収縮による反り
は小さくなるため、反りの発生は完全に防止された状態
になる。
【００３４】なお、本実施形態においては、インナリー
ド１７にチップ下げ部１７ａが形成されていることによ
り、チップ２４が樹脂封止体４０の高さの中央部位に配
置されているため、樹脂封止体４０のチップ２４が位置
する中央部においても反りの発生が防止された状態にな
る。したがって、樹脂封止体４０は全体にわたって反り
が無い平らな状態を維持することになる。
ド１７にチップ下げ部１７ａが形成されていることによ
り、チップ２４が樹脂封止体４０の高さの中央部位に配
置されているため、樹脂封止体４０のチップ２４が位置
する中央部においても反りの発生が防止された状態にな
る。したがって、樹脂封止体４０は全体にわたって反り
が無い平らな状態を維持することになる。
【００３５】以上のようにして反りの無い樹脂封止体４
０を成形された半完成品としての成形品４１は、リード
切断成形工程（図示せず）において各単位リードフレー
ム毎に外枠１３およびダム１６ａを切り落とされるとと
もに、各アウタリード１８をガル・ウイング形状に屈曲
形成される。これにより、図１に示されている半導体装
置４２が製造されたことになる。
０を成形された半完成品としての成形品４１は、リード
切断成形工程（図示せず）において各単位リードフレー
ム毎に外枠１３およびダム１６ａを切り落とされるとと
もに、各アウタリード１８をガル・ウイング形状に屈曲
形成される。これにより、図１に示されている半導体装
置４２が製造されたことになる。
【００３６】以上説明した前記実施形態によれば、次の
効果が得られる。 ＬＯＣの樹脂封止体の内部におけるチップの両脇の
部分に反り防止用リードを敷設することにより、樹脂封
止体に反りが発生するのを防止することができるため、
樹脂封止体の反りによる外観不良や耐湿性等の性能低下
の発生を未然に防止することができる。
効果が得られる。 ＬＯＣの樹脂封止体の内部におけるチップの両脇の
部分に反り防止用リードを敷設することにより、樹脂封
止体に反りが発生するのを防止することができるため、
樹脂封止体の反りによる外観不良や耐湿性等の性能低下
の発生を未然に防止することができる。
【００３７】 樹脂封止体の反りを防止することによ
り、ＴＳＯＰがプリント配線基板される際のアウタリー
ドのランドからの剥離を防止することができる。
り、ＴＳＯＰがプリント配線基板される際のアウタリー
ドのランドからの剥離を防止することができる。
【００３８】 樹脂封止体の反りを防止する反り防止
用リードはリードフレームに一体成形することができる
ため、製造コストの増加を回避することができる。
用リードはリードフレームに一体成形することができる
ため、製造コストの増加を回避することができる。
【００３９】 樹脂封止体の反りを防止することによ
り、樹脂封止体成形工程以後の製品の搬送トラブルを低
減することができるため、搬送装置等の稼動率の低下を
防止することができ、ひいては半導体装置の生産性を高
めることができる。
り、樹脂封止体成形工程以後の製品の搬送トラブルを低
減することができるため、搬送装置等の稼動率の低下を
防止することができ、ひいては半導体装置の生産性を高
めることができる。
【００４０】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４１】例えば、反り防止用リードは３本ずつ配線
するに限らず、１もしくは２本または４本以上配線して
もよい。
するに限らず、１もしくは２本または４本以上配線して
もよい。
【００４２】外部構造的にはＴＳＯＰに構成するに限ら
ず、通常のＳＯＰやＳＯＪ（スモール・アウトライン・
Ｊリードパッケージ）、ＴＳＯＪ、ＳＯＩ（スモール・
アウトライン・Ｉリードパッケージ）、ＴＳＯＩ等の表
面実装形樹脂封止パッケージ、さらには、挿入形樹脂封
止パッケージに構成してもよい。
ず、通常のＳＯＰやＳＯＪ（スモール・アウトライン・
Ｊリードパッケージ）、ＴＳＯＪ、ＳＯＩ（スモール・
アウトライン・Ｉリードパッケージ）、ＴＳＯＩ等の表
面実装形樹脂封止パッケージ、さらには、挿入形樹脂封
止パッケージに構成してもよい。
【００４３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍに適用した場合について主に説明したが、それに限定
されるものではなく、その他のＩＣやトランジスタ・ア
レー等の半導体装置全般に適用することができる。
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍに適用した場合について主に説明したが、それに限定
されるものではなく、その他のＩＣやトランジスタ・ア
レー等の半導体装置全般に適用することができる。
【００４４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４５】樹脂封止体の内部におけるチップの両脇の
部分に反り防止用リードを敷設することにより、樹脂封
止体に反りが発生するのを防止することができる。
部分に反り防止用リードを敷設することにより、樹脂封
止体に反りが発生するのを防止することができる。
【図１】本発明の一実施形態である半導体装置を示して
おり、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−
ｂ線に沿う一部省略側面断面図である。
おり、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−
ｂ線に沿う一部省略側面断面図である。
【図２】本発明の一実施形態であるリードフレームを示
す一部省略平面図である。
す一部省略平面図である。
【図３】（ａ）は図２のａ−ａ線に沿う側面断面図、
（ｂ）は図２のｂ−ｂ線に沿う正面断面図、（ｃ）は図
２のｃ−ｃ線に沿う正面断面図である。
（ｂ）は図２のｂ−ｂ線に沿う正面断面図、（ｃ）は図
２のｃ−ｃ線に沿う正面断面図である。
【図４】チップを示しており、（ａ）は平面図、（ｂ）
は（ａ）のｂ−ｂ線に沿う正面断面図、（ｃ）は（ａ）
のｃ−ｃ線に沿う側面断面図である。
は（ａ）のｂ−ｂ線に沿う正面断面図、（ｃ）は（ａ）
のｃ−ｃ線に沿う側面断面図である。
【図５】チップおよびワイヤ・ボンディング工程後を示
す一部省略平面図である。
す一部省略平面図である。
【図６】（ａ）は図５のａ−ａ線に沿う側面断面図、
（ｂ）は図５のｂ−ｂ線に沿う正面断面図、（ｃ）は図
５のｃ−ｃ線に沿う正面断面図である。
（ｂ）は図５のｂ−ｂ線に沿う正面断面図、（ｃ）は図
５のｃ−ｃ線に沿う正面断面図である。
【図７】樹脂封止体の成形工程を示しており、（ａ）は
一部省略側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う
断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う部分平面断面
図である。
一部省略側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う
断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う部分平面断面
図である。
【図８】樹脂封止体成形後の成形品を示す一部省略一部
切断平面図である。
切断平面図である。
【図９】（ａ）は図８のａ−ａ線に沿う側面断面図、
（ｂ）は図８のｂ−ｂ線に沿う正面断面図、（ｃ）は図
８のｃ−ｃ線に沿う正面断面図である。
（ｂ）は図８のｂ−ｂ線に沿う正面断面図、（ｃ）は図
８のｃ−ｃ線に沿う正面断面図である。
【図１０】樹脂封止体の反りを説明するための側面断面
図であり、（ａ）は比較例の場合を、（ｂ）は実施形態
の場合をそれぞれ示している。
図であり、（ａ）は比較例の場合を、（ｂ）は実施形態
の場合をそれぞれ示している。
１１…多連リードフレーム、１２…単位リードフレー
ム、１３…外枠、１４…セクション枠、１５…チップ配
置部、１６…ダム部材、１６ａ…ダム、１７…インナリ
ード、１７ａ…チップ下げ部、１８…アウタリード、１
９…吊りリード、２０…反り防止用リード、２０ａ…下
がり部、２１…隙間、２２…外側インナリード部、２３
…連結部、２４…チップ、２５…保護膜、２６…ボンデ
ィングパッド、２７…絶縁テープ（絶縁層）、２８…ボ
ンディングワイヤ、２９…組立体、３０…トランスファ
成形装置、３１…上型、３２…下型、３３…キャビティ
ー、３３ａ…上型キャビティー凹部、３３ｂ…下型キャ
ビティー凹部、３４…ポット、３５…プランジャ、３６
…カル、３７…ランナ、３８…ゲート、３９…レジン、
４０…樹脂封止体、４１…成形品、４２…半導体装置。
ム、１３…外枠、１４…セクション枠、１５…チップ配
置部、１６…ダム部材、１６ａ…ダム、１７…インナリ
ード、１７ａ…チップ下げ部、１８…アウタリード、１
９…吊りリード、２０…反り防止用リード、２０ａ…下
がり部、２１…隙間、２２…外側インナリード部、２３
…連結部、２４…チップ、２５…保護膜、２６…ボンデ
ィングパッド、２７…絶縁テープ（絶縁層）、２８…ボ
ンディングワイヤ、２９…組立体、３０…トランスファ
成形装置、３１…上型、３２…下型、３３…キャビティ
ー、３３ａ…上型キャビティー凹部、３３ｂ…下型キャ
ビティー凹部、３４…ポット、３５…プランジャ、３６
…カル、３７…ランナ、３８…ゲート、３９…レジン、
４０…樹脂封止体、４１…成形品、４２…半導体装置。
Claims (10)
- 【請求項１】 半導体チップおよびこの半導体チップに
電気的に接続された複数本のインナリードが樹脂封止体
によって樹脂封止されている半導体装置において、 前記樹脂封止体の前記半導体チップの脇部分に前記樹脂
封止体の反りを防止する反り防止用リードが、前記半導
体チップと平行に敷設されていることを特徴とする半導
体装置。 - 【請求項２】 前記樹脂封止体の半導体チップの脇部分
が、前記反り防止用リードによって厚さ方向に実質的に
二等分されていることを特徴とする請求項１に記載の半
導体装置。 - 【請求項３】 前記反り防止用リードは中間部をクラン
ク形状に屈曲されて下がり部が形成されていることを特
徴とする請求項２に記載の半導体装置。 - 【請求項４】 前記反り防止用リードが複数本、前記樹
脂封止体の樹脂流通線に対して両側に分配されていると
ともに、対向する反り防止用リードの先端間の隙間が迷
路を構成するように敷設されていることを特徴とする請
求項１、２または３に記載の半導体装置。 - 【請求項５】 前記半導体チップの上に絶縁層を介して
前記インナリード群が固着されており、これらインナリ
ードが前記半導体チップにワイヤボンディングによって
電気的に接続されていることを特徴とする請求項１、
２、３または４に記載の半導体装置。 - 【請求項６】 前記各インナリードは中間部をクランク
形状に屈曲されてチップ下げ部が形成されていることを
特徴とする請求項５に記載の半導体装置。 - 【請求項７】 前記反り防止用リードは中間部をクラン
ク形状に屈曲されて下がり部が形成されていることを特
徴とする請求項６に記載の半導体装置。 - 【請求項８】 請求項１に記載の半導体装置に使用され
るリードフレームであって、 前記樹脂封止体の前記半導体チップの脇部分に対応する
位置には前記樹脂封止体の反りを防止する反り防止用リ
ードが、前記半導体チップと平行になるように敷設され
ていることを特徴とするリードフレーム。 - 【請求項９】 前記反り防止用リードは、中間部をクラ
ンク形状に屈曲されて下がり部が形成されていることを
特徴とする請求項８に記載のリードフレーム。 - 【請求項１０】 前記反り防止用リードが複数本、前記
樹脂封止体の樹脂流通線に対して両側に分配されている
とともに、対向する反り防止用リードの先端間の隙間が
迷路を構成するように敷設されていることを特徴とする
請求項８または９に記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21809897A JP3688440B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21809897A JP3688440B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005127878A Division JP4049782B2 (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154685A true JPH1154685A (ja) | 1999-02-26 |
| JP3688440B2 JP3688440B2 (ja) | 2005-08-31 |
Family
ID=16714608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21809897A Expired - Fee Related JP3688440B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688440B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518652B2 (en) | 2000-09-04 | 2003-02-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor package |
| US7834432B2 (en) | 2005-08-02 | 2010-11-16 | Chipmos Technologies Inc. | Chip package having asymmetric molding |
| JP2013058812A (ja) * | 2005-05-11 | 2013-03-28 | Toshiba Corp | 半導体装置 |
| US8970019B2 (en) | 2005-05-11 | 2015-03-03 | Kabushiki Kaisha Toshiba | Semiconductor device with sealed semiconductor chip |
-
1997
- 1997-07-29 JP JP21809897A patent/JP3688440B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518652B2 (en) | 2000-09-04 | 2003-02-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor package |
| JP2013058812A (ja) * | 2005-05-11 | 2013-03-28 | Toshiba Corp | 半導体装置 |
| US8970019B2 (en) | 2005-05-11 | 2015-03-03 | Kabushiki Kaisha Toshiba | Semiconductor device with sealed semiconductor chip |
| US10366942B2 (en) | 2005-05-11 | 2019-07-30 | Toshiba Memory Corporation | Semiconductor device with sealed semiconductor chip |
| US10872844B2 (en) | 2005-05-11 | 2020-12-22 | Toshiba Memory Corporation | Semiconductor device with sealed semiconductor chip |
| US11424176B2 (en) | 2005-05-11 | 2022-08-23 | Kioxia Corporation | Semiconductor device with sealed semiconductor chip |
| US11854946B2 (en) | 2005-05-11 | 2023-12-26 | Kioxia Corporation | Semiconductor device with sealed semiconductor chip |
| US7834432B2 (en) | 2005-08-02 | 2010-11-16 | Chipmos Technologies Inc. | Chip package having asymmetric molding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3688440B2 (ja) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100392713B1 (ko) | 전자장치 | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US6420779B1 (en) | Leadframe based chip scale package and method of producing the same | |
| US5471088A (en) | Semiconductor package and method for manufacturing the same | |
| US20020084518A1 (en) | Semiconductor device | |
| US5395800A (en) | Method for assembling semiconductor devices with lead frame containing common lead arrangement | |
| US6084309A (en) | Semiconductor device and semiconductor device mounting structure | |
| JP2593702B2 (ja) | 半導体装置の製造方法 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
| JP2002100722A (ja) | 半導体装置 | |
| JP2631520B2 (ja) | 樹脂封止パッケージの成形方法 | |
| JPH09312372A (ja) | 半導体装置の製造方法 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| JP4620710B2 (ja) | 半導体装置 | |
| JP4049782B2 (ja) | 半導体装置 | |
| JPH1027870A (ja) | 半導体装置およびその製造方法 | |
| JPH11340400A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| JP3599566B2 (ja) | 半導体装置の製造方法 | |
| KR0152913B1 (ko) | 버텀 리드형 반도체 패키지의 리드 프레임 | |
| JPH05114688A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| KR20010004527A (ko) | 칩 스캐일 패키지 | |
| JPH04186662A (ja) | 半導体装置およびその製造方法 | |
| KR0119759Y1 (ko) | 버텀 리드형 반도체 패키지 | |
| JPH03191553A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |