JP2002076231A - リードフレーム、成形金型、及び半導体装置 - Google Patents
リードフレーム、成形金型、及び半導体装置Info
- Publication number
- JP2002076231A JP2002076231A JP2000260673A JP2000260673A JP2002076231A JP 2002076231 A JP2002076231 A JP 2002076231A JP 2000260673 A JP2000260673 A JP 2000260673A JP 2000260673 A JP2000260673 A JP 2000260673A JP 2002076231 A JP2002076231 A JP 2002076231A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- support plate
- branch
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数品種の半導体装置を同一の成形金型で作
成することを可能にするリードフレームを提供する。 【解決手段】 半導体素子を搭載するダイパッド31
と、ダイパッド31の一側縁31Aから延在された相対
的に電流容量の大きい連結リード32と、ダイパッド3
1の一側縁31Aに配線部33Aが対峙するように連結
リード32と並行に配置され、且つ相対的に電流容量の
小さい複数の非連結リード33とを有するリードフレー
ム30において、連結リード32が中間部分で並列をな
すように複数の分岐リード部32Cに分割され、分岐リ
ード部32C及び非連結リード33が同一幅寸法で且つ
同一間隔となるように設定した。このため、リード形態
の異なる半導体装置を同一の成形金型で作成することが
可能になる。
成することを可能にするリードフレームを提供する。 【解決手段】 半導体素子を搭載するダイパッド31
と、ダイパッド31の一側縁31Aから延在された相対
的に電流容量の大きい連結リード32と、ダイパッド3
1の一側縁31Aに配線部33Aが対峙するように連結
リード32と並行に配置され、且つ相対的に電流容量の
小さい複数の非連結リード33とを有するリードフレー
ム30において、連結リード32が中間部分で並列をな
すように複数の分岐リード部32Cに分割され、分岐リ
ード部32C及び非連結リード33が同一幅寸法で且つ
同一間隔となるように設定した。このため、リード形態
の異なる半導体装置を同一の成形金型で作成することが
可能になる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体素子を搭載
するリードフレーム、このリードフレームに搭載された
半導体素子を樹脂封止するための成形金型、及び樹脂封
止された半導体素子からなる半導体装置に関する。
するリードフレーム、このリードフレームに搭載された
半導体素子を樹脂封止するための成形金型、及び樹脂封
止された半導体素子からなる半導体装置に関する。
【0002】
【従来の技術】パッケージングされた半導体装置を製造
する技術の1つとして、リードフレームに搭載(マウン
ト)された半導体素子を樹脂封止するトランスファモー
ルド法が知られている。このトランスファモールド法
は、一度に多量の成形が出来成形時間も短いため、量産
品を安価に作るのに適している。
する技術の1つとして、リードフレームに搭載(マウン
ト)された半導体素子を樹脂封止するトランスファモー
ルド法が知られている。このトランスファモールド法
は、一度に多量の成形が出来成形時間も短いため、量産
品を安価に作るのに適している。
【0003】リードフレームは、周知の通り半導体素子
を1つずつマウントするリードパターン領域が多連状に
形成された金属製のリボンである。リードフレームの一
例としては、図13に示すようなリードパターンを備え
るものがある。このリードフレーム10は、半導体素子
がマウントされるダイパッド11と、ダイパッド11の
一側縁の一方から延在された(延長して形成された)連
結リード12と、ダイパッド11の一側縁部に沿ってダ
イパッド11に対峙するように並行に配置された複数の
非連結リード13とを備えている。ここで、連結リード
12の幅は比較的広く設定され、非連結リードの幅は比
較的狭く設定されている。このようなリードパターンを
有するリードフレーム10は、半導体素子の裏面側電極
とダイパッド11とが接続されて連結リード12が取出
電極として機能する半導体装置、例えば電力用半導体装
置の製造に利用することが出来、具体的には、電力用電
界効果トランジスタ(パワーFET)などの半導体装置
に用いられている。
を1つずつマウントするリードパターン領域が多連状に
形成された金属製のリボンである。リードフレームの一
例としては、図13に示すようなリードパターンを備え
るものがある。このリードフレーム10は、半導体素子
がマウントされるダイパッド11と、ダイパッド11の
一側縁の一方から延在された(延長して形成された)連
結リード12と、ダイパッド11の一側縁部に沿ってダ
イパッド11に対峙するように並行に配置された複数の
非連結リード13とを備えている。ここで、連結リード
12の幅は比較的広く設定され、非連結リードの幅は比
較的狭く設定されている。このようなリードパターンを
有するリードフレーム10は、半導体素子の裏面側電極
とダイパッド11とが接続されて連結リード12が取出
電極として機能する半導体装置、例えば電力用半導体装
置の製造に利用することが出来、具体的には、電力用電
界効果トランジスタ(パワーFET)などの半導体装置
に用いられている。
【0004】このようなリードフレーム10では、上記
したように、ダイパッド11に例えばパワーFETなど
の半導体素子(チップ)の裏面側電極(例えばドレイン
電極)が半田を介して固着される。この場合、ダイパッ
ド11では、半導体素子の裏面側電極と同電位となる。
したがって、連結リード12は、取出用電極として用い
られることにより電流容量が相対的に大きくなるため、
上記したように比較的幅が広く設定されている。又、こ
の連結リード12は、溶接によって外部端子に接続され
ることがある。このことからも連結リード12は、非連
結リード13に比べて幅広に形成されることが望まし
い。
したように、ダイパッド11に例えばパワーFETなど
の半導体素子(チップ)の裏面側電極(例えばドレイン
電極)が半田を介して固着される。この場合、ダイパッ
ド11では、半導体素子の裏面側電極と同電位となる。
したがって、連結リード12は、取出用電極として用い
られることにより電流容量が相対的に大きくなるため、
上記したように比較的幅が広く設定されている。又、こ
の連結リード12は、溶接によって外部端子に接続され
ることがある。このことからも連結リード12は、非連
結リード13に比べて幅広に形成されることが望まし
い。
【0005】一方、複数の非連結リード13は、ワイヤ
ボンディング工程でボンディングワイヤを介して半導体
素子の複数のチップ側ボンディングパッド(表面側電
極)に電気的に接続されるようになっている。なお、こ
れら複数の非連結リード13の内の一部は、半導体素子
の電流容量の大きな表面側電極(例えばソース電極)に
も接続されるが、この場合、複数本の非連結リード13
が1つの表面側電極の取出用電極として機能するため、
総じて1本当たりの非連結リード13の電流容量は比較
的小さい。したがって、非連結リード13は、上記した
ように比較的幅が狭く設定されている。
ボンディング工程でボンディングワイヤを介して半導体
素子の複数のチップ側ボンディングパッド(表面側電
極)に電気的に接続されるようになっている。なお、こ
れら複数の非連結リード13の内の一部は、半導体素子
の電流容量の大きな表面側電極(例えばソース電極)に
も接続されるが、この場合、複数本の非連結リード13
が1つの表面側電極の取出用電極として機能するため、
総じて1本当たりの非連結リード13の電流容量は比較
的小さい。したがって、非連結リード13は、上記した
ように比較的幅が狭く設定されている。
【0006】又、図13に示すように、このリードフレ
ーム10では、互いに略平行をなす第1タイバー14と
第2タイバー15とを備えている。第1タイバー14
は、連結リード12及び非連結リード13の中間部同士
を連結してリードフレーム10の長さ方向に沿って形成
されている。ところで、連結リード12及び非連結リー
ド13は、この第1タイバー14を境にして、ダイパッ
ド11側に位置する第1のリード部分16と、ダイパッ
ド11と反対側に位置する第2の部分17とからなる。
第2タイバー15は、連結リード12や非連結リード1
3の端部(ダイパッド11と反対側の端部)同士を連結
してリードフレーム10の長さ方向に沿って形成されて
いる。なお、この第2タイバー15は、リードフレーム
10の枠部材としての機能を有している。
ーム10では、互いに略平行をなす第1タイバー14と
第2タイバー15とを備えている。第1タイバー14
は、連結リード12及び非連結リード13の中間部同士
を連結してリードフレーム10の長さ方向に沿って形成
されている。ところで、連結リード12及び非連結リー
ド13は、この第1タイバー14を境にして、ダイパッ
ド11側に位置する第1のリード部分16と、ダイパッ
ド11と反対側に位置する第2の部分17とからなる。
第2タイバー15は、連結リード12や非連結リード1
3の端部(ダイパッド11と反対側の端部)同士を連結
してリードフレーム10の長さ方向に沿って形成されて
いる。なお、この第2タイバー15は、リードフレーム
10の枠部材としての機能を有している。
【0007】このようなリードフレーム10を用いてパ
ッケージングされた半導体装置を製造するには、以下の
ような方法が行われる。即ち、上記したように半導体素
子がダイパッド11の上にマウントされ、非連結リード
13の先端部分と半導体素子の複数のチップ側ボンディ
ングパッド(表面側電極)とが例えば金(Au)線でワ
イヤボンディングされたリードフレーム10を用意す
る。次いで、このリードフレーム10を周知のトランス
ファモールド用のモールド金型にセットして樹脂封止を
行う。
ッケージングされた半導体装置を製造するには、以下の
ような方法が行われる。即ち、上記したように半導体素
子がダイパッド11の上にマウントされ、非連結リード
13の先端部分と半導体素子の複数のチップ側ボンディ
ングパッド(表面側電極)とが例えば金(Au)線でワ
イヤボンディングされたリードフレーム10を用意す
る。次いで、このリードフレーム10を周知のトランス
ファモールド用のモールド金型にセットして樹脂封止を
行う。
【0008】次に、図14を用いてこの種の半導体装置
のトランスファモールド法に使用される従来の成形金型
20の構成を説明する。この成形金型20は、下金型2
1と上金型22とからなる。
のトランスファモールド法に使用される従来の成形金型
20の構成を説明する。この成形金型20は、下金型2
1と上金型22とからなる。
【0009】下金型21は、封止用樹脂が注入されるキ
ャビティを形成する凹部23と、連結リード12及び非
連結リード13の第2のリード部分17が載置される平
面部24とを備えている。又、これら凹部23と平面部
24との境界部分には、連結リード12と非連結リード
13とに対応して形成された収容溝25、26が形成さ
れている。凹部23には、リードフレーム10のダイパ
ッド11と、連結リード12及び非連結リード13の第
1のリード部分16における収容溝25、26に収容さ
れない部分が収容されるようになっている。収容溝25
は、幅広の連結リード部12の幅寸法に合致する溝幅W
1で、リードフレーム10の板厚と同一の深さに設定さ
れている。又、収容溝26は、非連結リード13の幅寸
法に合致する溝幅W2で、リードフレーム10の板厚と
同一の深さに設定されている。これら収容溝25、26
に連結リード12及び非連結リード13が収容されるこ
とで、溝の両側部分がダムの機能を果たし、流入する封
止用樹脂が第1タイバー14まで到達するのを防止する
ことが出来る。
ャビティを形成する凹部23と、連結リード12及び非
連結リード13の第2のリード部分17が載置される平
面部24とを備えている。又、これら凹部23と平面部
24との境界部分には、連結リード12と非連結リード
13とに対応して形成された収容溝25、26が形成さ
れている。凹部23には、リードフレーム10のダイパ
ッド11と、連結リード12及び非連結リード13の第
1のリード部分16における収容溝25、26に収容さ
れない部分が収容されるようになっている。収容溝25
は、幅広の連結リード部12の幅寸法に合致する溝幅W
1で、リードフレーム10の板厚と同一の深さに設定さ
れている。又、収容溝26は、非連結リード13の幅寸
法に合致する溝幅W2で、リードフレーム10の板厚と
同一の深さに設定されている。これら収容溝25、26
に連結リード12及び非連結リード13が収容されるこ
とで、溝の両側部分がダムの機能を果たし、流入する封
止用樹脂が第1タイバー14まで到達するのを防止する
ことが出来る。
【0010】一方、上金型22は、図14に示すよう
に、下金型21の凹部23と合致する開口形状を有する
凹部27と、リードフレーム10における凹部23に収
容されない部分に当接する平面部28とを備えている。
又、上下金型22、21には、互いに接合されたとき
に、凹部23、27で形成されるキャビティ内へ封止用
樹脂を注入する湯口を形成する湯口用溝部27A、23
Aが形成されている。
に、下金型21の凹部23と合致する開口形状を有する
凹部27と、リードフレーム10における凹部23に収
容されない部分に当接する平面部28とを備えている。
又、上下金型22、21には、互いに接合されたとき
に、凹部23、27で形成されるキャビティ内へ封止用
樹脂を注入する湯口を形成する湯口用溝部27A、23
Aが形成されている。
【0011】
【発明が解決しようとする課題】しかしながら、このよ
うなリードフレーム10では、ダイパッド11の一側縁
の一方側に連結リード12が形成されているが、製品に
よっては連結リード12の位置がダイパッド11に対し
て異なる位置から延在されて形成されることがある。こ
のような場合、成形金型20の下金型21には、連結リ
ード12の位置に合わせて幅広の収容溝25の形成位置
をその都度変更して形成しなければならない。このた
め、従来の成形金型20では、製品の種類が変わった場
合に共用することが出来ず、新たに成形金型を製造する
必要があった。このため、金型コストが嵩むと共に、成
形金型の交換作業が必要になり、生産コストが増加する
という問題点があった。
うなリードフレーム10では、ダイパッド11の一側縁
の一方側に連結リード12が形成されているが、製品に
よっては連結リード12の位置がダイパッド11に対し
て異なる位置から延在されて形成されることがある。こ
のような場合、成形金型20の下金型21には、連結リ
ード12の位置に合わせて幅広の収容溝25の形成位置
をその都度変更して形成しなければならない。このた
め、従来の成形金型20では、製品の種類が変わった場
合に共用することが出来ず、新たに成形金型を製造する
必要があった。このため、金型コストが嵩むと共に、成
形金型の交換作業が必要になり、生産コストが増加する
という問題点があった。
【0012】本発明は上記課題を解決するためになされ
たものである。そこで、本発明の目的は、直接、支持板
(ダイパッド)から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードとの配置が異
なっても、共通の成形金型を用いることが出来るリード
フレームを提供することにある。換言すれば、本発明
は、一種大量生産は固より、多品種を同一の成形金型で
作成することを可能にするリードフレームを提供するこ
とを目的としている。
たものである。そこで、本発明の目的は、直接、支持板
(ダイパッド)から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードとの配置が異
なっても、共通の成形金型を用いることが出来るリード
フレームを提供することにある。換言すれば、本発明
は、一種大量生産は固より、多品種を同一の成形金型で
作成することを可能にするリードフレームを提供するこ
とを目的としている。
【0013】又、本発明の他の目的は、半導体素子をマ
ウントする支持板から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードの位置が異な
る半導体装置の製造に共用することのできる成形金型を
提供することにある。
ウントする支持板から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードの位置が異な
る半導体装置の製造に共用することのできる成形金型を
提供することにある。
【0014】更に、本発明の他の目的は、生産コストの
低い半導体装置を提供することにある。
低い半導体装置を提供することにある。
【0015】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第1の特徴は、支持板(ダイパッド)の周
縁から延在された相対的に電流容量の大きい連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置され、且つ相対的に電流容量の小さい複数の
非連結リードとを有するリードフレームに関する。即
ち、本発明の第1の特徴に係るリードフレームは、半導
体素子(半導体チップ)を搭載する支持板と、この支持
板の周縁に一端を接続した支持板接続部と、この支持板
接続部の他端に、自己の一端を並列接続した複数の分岐
リード部と、支持板の周縁にそれぞれの一端が離間して
対峙し、長手方向を分岐リード部に並行に配置した複数
の中間リード部とから少なくとも構成されている。そし
て、分岐リード部及び中間リード部は、それぞれ同一幅
寸法を有し、且つ同一ピッチで配列されていることが特
徴である。支持板(ダイパッド)と支持板接続部、或い
は支持板接続部と複数の分岐リード部とは金属学的に接
続され一体として形成されている。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の中間リード部により、各非連結リードが構成され
る。
に、本発明の第1の特徴は、支持板(ダイパッド)の周
縁から延在された相対的に電流容量の大きい連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置され、且つ相対的に電流容量の小さい複数の
非連結リードとを有するリードフレームに関する。即
ち、本発明の第1の特徴に係るリードフレームは、半導
体素子(半導体チップ)を搭載する支持板と、この支持
板の周縁に一端を接続した支持板接続部と、この支持板
接続部の他端に、自己の一端を並列接続した複数の分岐
リード部と、支持板の周縁にそれぞれの一端が離間して
対峙し、長手方向を分岐リード部に並行に配置した複数
の中間リード部とから少なくとも構成されている。そし
て、分岐リード部及び中間リード部は、それぞれ同一幅
寸法を有し、且つ同一ピッチで配列されていることが特
徴である。支持板(ダイパッド)と支持板接続部、或い
は支持板接続部と複数の分岐リード部とは金属学的に接
続され一体として形成されている。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の中間リード部により、各非連結リードが構成され
る。
【0016】本発明の第1の特徴に係るリードフレーム
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
(トランスファーモールド)することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
(トランスファーモールド)することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。
【0017】樹脂封止(トランスファーモールド)に際
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型(以下の第3の特徴参照)の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型(以下の第3の特徴参照)の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。
【0018】本発明の第2の特徴は、支持板(ダイパッ
ド)の周縁から延在された相対的に電流容量の大きい連
結リードと、支持板の周縁に端部が対峙するように連結
リードと並行に配置され、且つ相対的に電流容量の小さ
い複数の非連結リードとを有するリードフレームに関す
る。即ち、本発明の第2の特徴に係るリードフレーム
は、半導体素子(半導体チップ)を搭載する支持板と、
この支持板の周縁に一端を接続した支持板接続部と、こ
の支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、支持板の周縁にそれぞれの一端が
離間して対峙し、長手方向を支持板接続部に並行に配置
した複数の配線部と、この複数の配線部のそれぞれの他
端に自己の一端を接続し、且つ長手方向を分岐リード部
と平行に配置した複数の中間リード部とから少なくとも
構成されている。そして、分岐リード部及び中間リード
部は、それぞれ同一幅寸法を有し、且つ同一ピッチで配
列されていることが特徴である。支持板(ダイパッド)
と支持板接続部、或いは支持板接続部と複数の分岐リー
ド部とは金属学的に接続され一体として形成されてい
る。支持板接続部と複数の分岐リード部とで、連結リー
ドが構成される。一方、複数の配線部とこの複数の配線
部のそれぞれに金属学的に接続された中間リード部によ
り、各非連結リードが一体として構成される。
ド)の周縁から延在された相対的に電流容量の大きい連
結リードと、支持板の周縁に端部が対峙するように連結
リードと並行に配置され、且つ相対的に電流容量の小さ
い複数の非連結リードとを有するリードフレームに関す
る。即ち、本発明の第2の特徴に係るリードフレーム
は、半導体素子(半導体チップ)を搭載する支持板と、
この支持板の周縁に一端を接続した支持板接続部と、こ
の支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、支持板の周縁にそれぞれの一端が
離間して対峙し、長手方向を支持板接続部に並行に配置
した複数の配線部と、この複数の配線部のそれぞれの他
端に自己の一端を接続し、且つ長手方向を分岐リード部
と平行に配置した複数の中間リード部とから少なくとも
構成されている。そして、分岐リード部及び中間リード
部は、それぞれ同一幅寸法を有し、且つ同一ピッチで配
列されていることが特徴である。支持板(ダイパッド)
と支持板接続部、或いは支持板接続部と複数の分岐リー
ド部とは金属学的に接続され一体として形成されてい
る。支持板接続部と複数の分岐リード部とで、連結リー
ドが構成される。一方、複数の配線部とこの複数の配線
部のそれぞれに金属学的に接続された中間リード部によ
り、各非連結リードが一体として構成される。
【0019】本発明の第2の特徴に係るリードフレーム
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
(トランスファーモールド)することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
(トランスファーモールド)することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。
【0020】樹脂封止(トランスファーモールド)に際
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型(以下の第3の特徴参照)の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型(以下の第3の特徴参照)の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。
【0021】本発明の第3の特徴は、半導体素子を搭載
した支持板と、支持板の周縁から延在された連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置された複数の非連結リードとを有するリード
フレームを封止用樹脂によりトランスファーモールドす
るための成形金型に関する。通常、連結リードの外側リ
ード部の幅寸法は、非連結リードの外側リード部の幅寸
法よりも広い。各外側リードの電流容量が異なるからで
ある。即ち、本発明の第3の特徴は、幅寸法が互いに異
なる複数の外側リード部を有するリードフレームに搭載
された半導体素子を樹脂封止するための成形金型の構造
を提供するものである。具体的には、封止用樹脂が注入
されるキャビティとして機能する下側凹部と、この下側
凹部の周辺において、一定の平面レベルを有して額縁状
に配置された下側シール面と、この下側シール面を介し
て下側凹部に隣接して配置され、下側シール面の平面レ
ベルより、外側リード部の厚さ分低い平面レベルを有す
る外側リード部載置平面と、下側凹部と外側リード部載
置平面との境界部分に位置する下側シール面において、
同一幅で一定ピッチで形成され、溝底面が外側リード部
載置平面と同一平面レベルとなる複数の中間リード部収
容溝とを少なくとも有する下金型を具備する。
した支持板と、支持板の周縁から延在された連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置された複数の非連結リードとを有するリード
フレームを封止用樹脂によりトランスファーモールドす
るための成形金型に関する。通常、連結リードの外側リ
ード部の幅寸法は、非連結リードの外側リード部の幅寸
法よりも広い。各外側リードの電流容量が異なるからで
ある。即ち、本発明の第3の特徴は、幅寸法が互いに異
なる複数の外側リード部を有するリードフレームに搭載
された半導体素子を樹脂封止するための成形金型の構造
を提供するものである。具体的には、封止用樹脂が注入
されるキャビティとして機能する下側凹部と、この下側
凹部の周辺において、一定の平面レベルを有して額縁状
に配置された下側シール面と、この下側シール面を介し
て下側凹部に隣接して配置され、下側シール面の平面レ
ベルより、外側リード部の厚さ分低い平面レベルを有す
る外側リード部載置平面と、下側凹部と外側リード部載
置平面との境界部分に位置する下側シール面において、
同一幅で一定ピッチで形成され、溝底面が外側リード部
載置平面と同一平面レベルとなる複数の中間リード部収
容溝とを少なくとも有する下金型を具備する。
【0022】更に、この下側凹部と合致する開口形状を
有する上側凹部と、この上側凹部の周辺部に配置され、
下側凹部に収容されないリードフレームの部分及び下側
シール面に当接する上側シール面とを少なくとも有する
上金型を、上記下金型と組み合わせて用いる。
有する上側凹部と、この上側凹部の周辺部に配置され、
下側凹部に収容されないリードフレームの部分及び下側
シール面に当接する上側シール面とを少なくとも有する
上金型を、上記下金型と組み合わせて用いる。
【0023】本発明の第3の特徴に係る成形金型によれ
ば、樹脂注入空間(下側凹部)に近い下側シール面の一
部(一辺)に、連結リード及び非連結リードの中間部分
(中間リード)をそれぞれ収容する中間リード部収容溝
が同一幅寸法で且つ同一間隔で形成されている。このた
め、連結リード及び非連結リードのそれぞれの外側リー
ド部の幅寸法が互いに異なっている場合であってもい、
中間リード部を同一幅で同一ピッチで構成しておけば、
リードフレームにおける連結リードと非連結リードとの
位置が相対的に変更された場合でも、同一の成形金型を
用いて半導体装置を製造することが可能となる。連結リ
ード及び非連結リードのそれぞれの外側リード部の電流
容量が異なるので、連結リードは、第1及び第2の特徴
で述べたように、中間部分で並列に形成された複数の分
岐リード部に分割しておけば良い。つまり、連結リード
に対応した中間リード部収容溝は、分岐リード部の数だ
け並行に形成される。
ば、樹脂注入空間(下側凹部)に近い下側シール面の一
部(一辺)に、連結リード及び非連結リードの中間部分
(中間リード)をそれぞれ収容する中間リード部収容溝
が同一幅寸法で且つ同一間隔で形成されている。このた
め、連結リード及び非連結リードのそれぞれの外側リー
ド部の幅寸法が互いに異なっている場合であってもい、
中間リード部を同一幅で同一ピッチで構成しておけば、
リードフレームにおける連結リードと非連結リードとの
位置が相対的に変更された場合でも、同一の成形金型を
用いて半導体装置を製造することが可能となる。連結リ
ード及び非連結リードのそれぞれの外側リード部の電流
容量が異なるので、連結リードは、第1及び第2の特徴
で述べたように、中間部分で並列に形成された複数の分
岐リード部に分割しておけば良い。つまり、連結リード
に対応した中間リード部収容溝は、分岐リード部の数だ
け並行に形成される。
【0024】本発明の第4の特徴に係る半導体装置は、
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
且つ長手方向を分岐リード部と平行に配置した複数の中
間リード部、半導体素子の表面に配置された複数のチッ
プ側ボンディングパッドと複数の配線部のそれぞれの一
端とを互いに接続する複数の導電体、及び封止用樹脂と
から少なくとも構成されている。ここで、封止用樹脂
は、支持板、半導体素子、支持板接続部、複数の導電
体、複数の分岐リード部のそれぞれの一部、複数の中間
リード部のそれぞれの一部をモールドしている。又、複
数の分岐リード部及び複数の中間リード部は、それぞれ
同一幅寸法を有し、且つ同一ピッチで配列されているこ
とが、本発明の第4の特徴である。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の配線部とこの複数の配線部のそれぞれに接続され
た中間リード部により、非連結リードが構成される。
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
且つ長手方向を分岐リード部と平行に配置した複数の中
間リード部、半導体素子の表面に配置された複数のチッ
プ側ボンディングパッドと複数の配線部のそれぞれの一
端とを互いに接続する複数の導電体、及び封止用樹脂と
から少なくとも構成されている。ここで、封止用樹脂
は、支持板、半導体素子、支持板接続部、複数の導電
体、複数の分岐リード部のそれぞれの一部、複数の中間
リード部のそれぞれの一部をモールドしている。又、複
数の分岐リード部及び複数の中間リード部は、それぞれ
同一幅寸法を有し、且つ同一ピッチで配列されているこ
とが、本発明の第4の特徴である。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の配線部とこの複数の配線部のそれぞれに接続され
た中間リード部により、非連結リードが構成される。
【0025】このような本発明の第4の特徴に係る構成
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止(トランス
ファーモールド)することが可能になる。樹脂封止(ト
ランスファーモールド)に際しては、上記の第3の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止(トランス
ファーモールド)することが可能になる。樹脂封止(ト
ランスファーモールド)に際しては、上記の第3の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。
【0026】本発明の第4の特徴に係る半導体装置によ
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。
【0027】本発明の第4の特徴に係る半導体装置にお
いて、支持板に搭載された「半導体素子」としては、例
えば絶縁ゲート型バイポーラトランジスタ(IGB
T)、電力用電界効果トランジスタ(パワーFET)、
電力用静電誘導トランジスタ(パワーSIT)、電力用
バイポーラトランジスタ(パワーBJT)、静電誘導サ
イリスタ(SIサイリスタ)、ゲート・ターン・オフ・
サイリスタ(GTOサイリスタ)等の個別半導体素子、
若しくはこれらの個別半導体素子を集積化したパワーモ
ジュールやパワーIC等が好適である。これらの半導体
素子は、裏面側電極と複数のチップ側ボンディングパッ
ド(表面側電極)とを備え、裏面側電極を介して支持板
に電気的に接続し、複数のチップ側ボンディングパッド
(表面側電極)が非連結リードの端部とボンディングワ
イヤで接続すれば良い。このようにすれば、裏面側電極
を複数のチップ側ボンディングパッド(表面側電極)よ
りも相対的に電流容量を大きくし、リードフレームの連
結リードに大電流を流すことが出来る。
いて、支持板に搭載された「半導体素子」としては、例
えば絶縁ゲート型バイポーラトランジスタ(IGB
T)、電力用電界効果トランジスタ(パワーFET)、
電力用静電誘導トランジスタ(パワーSIT)、電力用
バイポーラトランジスタ(パワーBJT)、静電誘導サ
イリスタ(SIサイリスタ)、ゲート・ターン・オフ・
サイリスタ(GTOサイリスタ)等の個別半導体素子、
若しくはこれらの個別半導体素子を集積化したパワーモ
ジュールやパワーIC等が好適である。これらの半導体
素子は、裏面側電極と複数のチップ側ボンディングパッ
ド(表面側電極)とを備え、裏面側電極を介して支持板
に電気的に接続し、複数のチップ側ボンディングパッド
(表面側電極)が非連結リードの端部とボンディングワ
イヤで接続すれば良い。このようにすれば、裏面側電極
を複数のチップ側ボンディングパッド(表面側電極)よ
りも相対的に電流容量を大きくし、リードフレームの連
結リードに大電流を流すことが出来る。
【0028】本発明の第5の特徴に係る半導体装置は、
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
長手方向を支持板接続部に並行に配置した複数の配線
部、半導体素子の表面に配置された複数のチップ側ボン
ディングパッドと複数の配線部のそれぞれの一端とを互
いに接続する複数の導電体、複数の配線部のそれぞれの
他端に自己の一端を接続し、且つ長手方向を分岐リード
部と平行に配置した複数の中間リード部、及び封止用樹
脂とから少なくとも構成されている。ここで、封止用樹
脂は、支持板、半導体素子、支持板接続部、複数の配線
部、複数の導電体、複数の分岐リード部のそれぞれの一
部、中間リード部のそれぞれの一部をモールドしてい
る。又、複数の分岐リード部及び複数の中間リード部
は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
されていることが、本発明の第5の特徴である。支持板
接続部と複数の分岐リード部とで、連結リードが構成さ
れる。一方、複数の配線部とこの複数の配線部のそれぞ
れに接続された中間リード部により、非連結リードが構
成される。
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
長手方向を支持板接続部に並行に配置した複数の配線
部、半導体素子の表面に配置された複数のチップ側ボン
ディングパッドと複数の配線部のそれぞれの一端とを互
いに接続する複数の導電体、複数の配線部のそれぞれの
他端に自己の一端を接続し、且つ長手方向を分岐リード
部と平行に配置した複数の中間リード部、及び封止用樹
脂とから少なくとも構成されている。ここで、封止用樹
脂は、支持板、半導体素子、支持板接続部、複数の配線
部、複数の導電体、複数の分岐リード部のそれぞれの一
部、中間リード部のそれぞれの一部をモールドしてい
る。又、複数の分岐リード部及び複数の中間リード部
は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
されていることが、本発明の第5の特徴である。支持板
接続部と複数の分岐リード部とで、連結リードが構成さ
れる。一方、複数の配線部とこの複数の配線部のそれぞ
れに接続された中間リード部により、非連結リードが構
成される。
【0029】このような本発明の第5の特徴に係る構成
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止(トランス
ファーモールド)することが可能になる。樹脂封止(ト
ランスファーモールド)に際しては、上記の第3の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止(トランス
ファーモールド)することが可能になる。樹脂封止(ト
ランスファーモールド)に際しては、上記の第3の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。
【0030】本発明の第5の特徴に係る半導体装置によ
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。
【0031】本発明の第5の特徴に係る半導体装置にお
いて、支持板に搭載された「半導体素子」としては、例
えばIGBT、パワーFET、パワーSIT、パワーB
JT、SIサイリスタ、GTOサイリスタ等の個別半導
体素子、若しくはこれらの個別半導体素子を集積化した
パワーモジュールやパワーIC等が好適である。これら
の半導体素子は、裏面側電極と複数のチップ側ボンディ
ングパッド(表面側電極)とを備え、裏面側電極を介し
て支持板に電気的に接続し、複数のチップ側ボンディン
グパッド(表面側電極)が非連結リードの端部とボンデ
ィングワイヤで接続すれば良い。このようにすれば、裏
面側電極を複数のチップ側ボンディングパッド(表面側
電極)よりも相対的に電流容量を大きくし、リードフレ
ームの連結リードに大電流を流すことが出来る。
いて、支持板に搭載された「半導体素子」としては、例
えばIGBT、パワーFET、パワーSIT、パワーB
JT、SIサイリスタ、GTOサイリスタ等の個別半導
体素子、若しくはこれらの個別半導体素子を集積化した
パワーモジュールやパワーIC等が好適である。これら
の半導体素子は、裏面側電極と複数のチップ側ボンディ
ングパッド(表面側電極)とを備え、裏面側電極を介し
て支持板に電気的に接続し、複数のチップ側ボンディン
グパッド(表面側電極)が非連結リードの端部とボンデ
ィングワイヤで接続すれば良い。このようにすれば、裏
面側電極を複数のチップ側ボンディングパッド(表面側
電極)よりも相対的に電流容量を大きくし、リードフレ
ームの連結リードに大電流を流すことが出来る。
【0032】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態に係るリードフレーム、成形金型、及び半導
体装置の詳細についてを説明する。以下の図面の記載に
おいて、同一又は類似の部分には同一又は類似の符号を
付している。但し、図面は模式的なものであり、厚みと
平面寸法との関係、各層の厚みの比率等は現実のものと
は異なることに留意すべきである。したがって、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。又図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれていることは勿論である。
実施の形態に係るリードフレーム、成形金型、及び半導
体装置の詳細についてを説明する。以下の図面の記載に
おいて、同一又は類似の部分には同一又は類似の符号を
付している。但し、図面は模式的なものであり、厚みと
平面寸法との関係、各層の厚みの比率等は現実のものと
は異なることに留意すべきである。したがって、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。又図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれていることは勿論である。
【0033】(リードフレーム)図1は、本発明の実施
の形態に係るリードフレーム30の要部(一部))を示
す平面図で、連続して長さ方向に配列された複数個のダ
イパッド31の内の2個とその周辺のリードを示してい
る。このリードフレーム30は、半導体素子がマウント
される支持板としての略矩形状のダイパッド31と、ダ
イパッド31における一側縁31Aの一方側から延在さ
れた連結リード32と、ダイパッド31の一側縁31A
に沿ってこのダイパッド31に対して配線部33Aが対
峙するように配置された複数の非連結リード33とで、
1ユニットを構成している。つまり、図1は2ユニット
分の平面図を示している。図1に示すように、連結リー
ド32及び複数の非連結リード33は、それぞれがリー
ドフレーム30の各ユニットが連続する長さ方向に直交
する方向に向かって、互いに略平行をなすように配置さ
れている。
の形態に係るリードフレーム30の要部(一部))を示
す平面図で、連続して長さ方向に配列された複数個のダ
イパッド31の内の2個とその周辺のリードを示してい
る。このリードフレーム30は、半導体素子がマウント
される支持板としての略矩形状のダイパッド31と、ダ
イパッド31における一側縁31Aの一方側から延在さ
れた連結リード32と、ダイパッド31の一側縁31A
に沿ってこのダイパッド31に対して配線部33Aが対
峙するように配置された複数の非連結リード33とで、
1ユニットを構成している。つまり、図1は2ユニット
分の平面図を示している。図1に示すように、連結リー
ド32及び複数の非連結リード33は、それぞれがリー
ドフレーム30の各ユニットが連続する長さ方向に直交
する方向に向かって、互いに略平行をなすように配置さ
れている。
【0034】各ユニットは、半導体素子(半導体チッ
プ)を搭載する(ダイパッド)31、この支持板31の
周縁に一端を接続した支持板接続部32A、この支持板
接続部32Aの他端に自己の一端を並列接続した複数の
分岐リード部32Cとを有する。支持板(ダイパッド)
31と支持板接続部32A、或いは支持板接続部32A
と複数の分岐リード部32Cとは金属学的に接続され一
体として形成されている。図1においては、支持板接続
部32Aから二股に並列をなすように分かれて2つの分
岐リード部32Cが形成されている。更に、各ユニット
は、支持板31の周縁にそれぞれの一端が離間して対峙
し長手方向を支持板接続部32Aに並行に配置した複数
の配線部33A、及びこの複数の配線部33Aのそれぞ
れの他端に自己の一端を接続し且つ長手方向を分岐リー
ド部32Cと平行に配置した複数の中間リード部33C
とを有する。支持板接続部32Aと複数の分岐リード部
32Cとは金属学的に接続され一体として形成されてい
る。
プ)を搭載する(ダイパッド)31、この支持板31の
周縁に一端を接続した支持板接続部32A、この支持板
接続部32Aの他端に自己の一端を並列接続した複数の
分岐リード部32Cとを有する。支持板(ダイパッド)
31と支持板接続部32A、或いは支持板接続部32A
と複数の分岐リード部32Cとは金属学的に接続され一
体として形成されている。図1においては、支持板接続
部32Aから二股に並列をなすように分かれて2つの分
岐リード部32Cが形成されている。更に、各ユニット
は、支持板31の周縁にそれぞれの一端が離間して対峙
し長手方向を支持板接続部32Aに並行に配置した複数
の配線部33A、及びこの複数の配線部33Aのそれぞ
れの他端に自己の一端を接続し且つ長手方向を分岐リー
ド部32Cと平行に配置した複数の中間リード部33C
とを有する。支持板接続部32Aと複数の分岐リード部
32Cとは金属学的に接続され一体として形成されてい
る。
【0035】なお、一定の場合は、図1に示す構成にお
いて、複数の配線部33Aを省略しても良い。この場合
は、ダイパッド31の一側縁31Aに沿って、このダイ
パッド31に対して、複数の中間リード部33Cが配置
される。
いて、複数の配線部33Aを省略しても良い。この場合
は、ダイパッド31の一側縁31Aに沿って、このダイ
パッド31に対して、複数の中間リード部33Cが配置
される。
【0036】そして、本発明の実施の形態に係るリード
フレーム30においては、図1に示すように、中間領域
A3において、分岐リード部32C及び中間リード部3
3Cは、それぞれ同一幅寸法Wを有し、且つ同一ピッチ
で規則的に配列されている。つまり、分岐リード部32
C、及び中間リード部33Cは、互いの間隔が同一の長
さDになるように設定されている。この状態で、第1の
連結細条(第1タイバー)34が、複数の分岐リード部
32C及び複数の中間リード部33Cの長手方向に直交
する方向に伸延している。この第1の連結細条34は、
複数の分岐リード部32C及び複数の中間リード部33
Cのそれぞれの他端に金属学的に接続されている。この
ため、二股に並列をなすように分かれた2つの分岐リー
ド部32Cは、第1タイバー34に金属学的に接続され
る。
フレーム30においては、図1に示すように、中間領域
A3において、分岐リード部32C及び中間リード部3
3Cは、それぞれ同一幅寸法Wを有し、且つ同一ピッチ
で規則的に配列されている。つまり、分岐リード部32
C、及び中間リード部33Cは、互いの間隔が同一の長
さDになるように設定されている。この状態で、第1の
連結細条(第1タイバー)34が、複数の分岐リード部
32C及び複数の中間リード部33Cの長手方向に直交
する方向に伸延している。この第1の連結細条34は、
複数の分岐リード部32C及び複数の中間リード部33
Cのそれぞれの他端に金属学的に接続されている。この
ため、二股に並列をなすように分かれた2つの分岐リー
ド部32Cは、第1タイバー34に金属学的に接続され
る。
【0037】複数の中間リード部33Cの長手方向をそ
れぞれ伸延する方向において、複数の非連結リード用外
部リード部33Bが、第1の連結細条34に自己の一端
を金属学的に接続している。複数の分岐リード部32C
を集合するように複数の分岐リード部32Cの最近接位
置において、単一の連結リード用外部リード部32B
が、第1の連結細条34に自己の一端を金属学的に接続
している。この単一の連結リード用外部リード部32B
は、複数の非連結リード用外部リード部33Bと平行に
配置されている。ここで、連結リード用外部リード部3
2Bの電流容量は、複数の非連結リード用外部リード部
33Bのそれぞれの電流容量よりも大きくなるように設
定されている。このため、図1に示すように、連結リー
ド用外部リード部32Bのストライプ幅W3は、複数の
非連結リード用外部リード部33Bのそれぞれのストラ
イプ幅W4よりも大きい。
れぞれ伸延する方向において、複数の非連結リード用外
部リード部33Bが、第1の連結細条34に自己の一端
を金属学的に接続している。複数の分岐リード部32C
を集合するように複数の分岐リード部32Cの最近接位
置において、単一の連結リード用外部リード部32B
が、第1の連結細条34に自己の一端を金属学的に接続
している。この単一の連結リード用外部リード部32B
は、複数の非連結リード用外部リード部33Bと平行に
配置されている。ここで、連結リード用外部リード部3
2Bの電流容量は、複数の非連結リード用外部リード部
33Bのそれぞれの電流容量よりも大きくなるように設
定されている。このため、図1に示すように、連結リー
ド用外部リード部32Bのストライプ幅W3は、複数の
非連結リード用外部リード部33Bのそれぞれのストラ
イプ幅W4よりも大きい。
【0038】このようにして、本発明の実施の形態に係
るリードフレーム30においては、支持板接続部32
A、複数の分岐リード部32C、第1の連結細条34の
一部及び連結リード用外部リード部32Bで、電流容量
の大きい連結リード32が構成されている。一方、複数
の配線部33A、複数の中間リード部33C、複数の第
1の連結細条34の一部、及び複数の非連結リード用外
部リード部33Bにより、複数の非連結リードが構成さ
れているが、個々の非連結リードの電流容量は、連結リ
ード32よりも小さい。
るリードフレーム30においては、支持板接続部32
A、複数の分岐リード部32C、第1の連結細条34の
一部及び連結リード用外部リード部32Bで、電流容量
の大きい連結リード32が構成されている。一方、複数
の配線部33A、複数の中間リード部33C、複数の第
1の連結細条34の一部、及び複数の非連結リード用外
部リード部33Bにより、複数の非連結リードが構成さ
れているが、個々の非連結リードの電流容量は、連結リ
ード32よりも小さい。
【0039】本発明の実施の形態に係るリードフレーム
30においては、更に、複数の非連結リード用外部リー
ド部33B及び連結リード用外部リード部32Bのそれ
ぞれの他端には、第2の連結細条(第2タイバー)35
が金属学的に接続されている。第2の連結細条35は、
複数の非連結リード用外部リード部33Bの長手方向に
直交する方向に伸延している。連結リード32及び複数
の非連結リード33を中間領域A3において互いに接続
する第1タイバー(第1の連結細条)34と、第2タイ
バー(第2の連結細条)35とは、互いに平行である。
つまり、第1タイバー(第1の連結細条)34と第2タ
イバー(第2の連結細条)35とは、共に各ユニットが
連続する長さ方向に伸延している。このため、連結リー
ド32及び非連結リード33が形成される領域は、図1
に示すように、第1タイバー34を境にして、第1の領
域A1と第2の領域A2とに分けられる。
30においては、更に、複数の非連結リード用外部リー
ド部33B及び連結リード用外部リード部32Bのそれ
ぞれの他端には、第2の連結細条(第2タイバー)35
が金属学的に接続されている。第2の連結細条35は、
複数の非連結リード用外部リード部33Bの長手方向に
直交する方向に伸延している。連結リード32及び複数
の非連結リード33を中間領域A3において互いに接続
する第1タイバー(第1の連結細条)34と、第2タイ
バー(第2の連結細条)35とは、互いに平行である。
つまり、第1タイバー(第1の連結細条)34と第2タ
イバー(第2の連結細条)35とは、共に各ユニットが
連続する長さ方向に伸延している。このため、連結リー
ド32及び非連結リード33が形成される領域は、図1
に示すように、第1タイバー34を境にして、第1の領
域A1と第2の領域A2とに分けられる。
【0040】本発明の実施の形態に係るリードフレーム
30は、いずれも打ち抜き成形やエッチング等で所定の
形状にパターニングされたされた金属板材、例えばアル
ミニウム(Al)、銅(Cu)、Cu−Fe,Cu−C
r,Cu−Ni−Si,Cu−Sn等の銅合金、Ni−
Fe、Fe−Ni−Co等のニッケル・鉄合金、或いは
銅とステンレスの複合材料等を用いることが可能であ
る。更に、これらの金属にニッケル(Ni)メッキや金
(Au)メッキ等を施したものなどから構成しても良
い。
30は、いずれも打ち抜き成形やエッチング等で所定の
形状にパターニングされたされた金属板材、例えばアル
ミニウム(Al)、銅(Cu)、Cu−Fe,Cu−C
r,Cu−Ni−Si,Cu−Sn等の銅合金、Ni−
Fe、Fe−Ni−Co等のニッケル・鉄合金、或いは
銅とステンレスの複合材料等を用いることが可能であ
る。更に、これらの金属にニッケル(Ni)メッキや金
(Au)メッキ等を施したものなどから構成しても良
い。
【0041】このようなリードフレーム30は、半導体
素子の裏面側電極とダイパッド31とが接続されて連結
リード32が取出電極として機能する半導体装置、例え
ば電力用半導体装置の製造に利用することが出来る。
素子の裏面側電極とダイパッド31とが接続されて連結
リード32が取出電極として機能する半導体装置、例え
ば電力用半導体装置の製造に利用することが出来る。
【0042】(成形金型)次に、本発明の実施の形態に
係る半導体装置の製造方法に用いるモールド成形金型に
付いて説明する。図4に示すモールド成形金型60は、
下金型61と上金型62とからなる。下金型61は、封
止用樹脂が注入される空間としてのキャビティを形成す
る下側凹部63と、連結リード用外側リード部32B及
び非連結リード用外側リード部33Bが載置される外側
リード部載置平面64とを備えている。下側凹部63の
周辺には、一定の平面レベルを有した額縁状の下側シー
ル面69が形成されている。外側リード部載置平面64
は、下側シール面69の平面レベルより、連結リード用
外側リード部32B及び非連結リード用外側リード部3
3Bの厚さ分低い平面レベルを有する。
係る半導体装置の製造方法に用いるモールド成形金型に
付いて説明する。図4に示すモールド成形金型60は、
下金型61と上金型62とからなる。下金型61は、封
止用樹脂が注入される空間としてのキャビティを形成す
る下側凹部63と、連結リード用外側リード部32B及
び非連結リード用外側リード部33Bが載置される外側
リード部載置平面64とを備えている。下側凹部63の
周辺には、一定の平面レベルを有した額縁状の下側シー
ル面69が形成されている。外側リード部載置平面64
は、下側シール面69の平面レベルより、連結リード用
外側リード部32B及び非連結リード用外側リード部3
3Bの厚さ分低い平面レベルを有する。
【0043】又、これら下側凹部63と外側リード部載
置平面64との境界部分に位置する下側シール面69に
は、溝底面65Aが外側リード部載置平面64と同一平
面レベルとなる複数の中間リード部収容溝65が形成さ
れている。つまり、これら中間リード部収容溝65の溝
深さは、リードフレーム30の板厚寸法と同一に設定さ
れている。この複数の中間リード部収容溝65は、同一
幅で、一定ピッチで(等間隔に)形成されている。そし
て、中間リード部収容溝65には、連結リード32と非
連結リード33における中間領域A3(図1参照)に位
置する部分、即ち、複数の分岐リード部32C及び複数
の中間リード部33Cが収容されるようになっている。
又、これら中間リード部収容溝65の幅寸法は、複数の
分岐リード部32C及び複数の中間リード部33Cと同
一の幅寸法Wに設定されている。より具体的には、製造
精度や嵌合時に機械的に許容される遊び寸法(マージ
ン)、例えば10〜200μm程度寸法を複数の分岐リ
ード部32C及び複数の中間リード部33Cの幅寸法W
に付加して設定されている。又、それぞれの中間リード
部収容溝65の両側の突部66の上面は、中間リード部
収容溝65に、複数の分岐リード部32C及び複数の中
間リード部33Cが収容されときに、これらリードの上
面と面一となるように平面に形成されている。
置平面64との境界部分に位置する下側シール面69に
は、溝底面65Aが外側リード部載置平面64と同一平
面レベルとなる複数の中間リード部収容溝65が形成さ
れている。つまり、これら中間リード部収容溝65の溝
深さは、リードフレーム30の板厚寸法と同一に設定さ
れている。この複数の中間リード部収容溝65は、同一
幅で、一定ピッチで(等間隔に)形成されている。そし
て、中間リード部収容溝65には、連結リード32と非
連結リード33における中間領域A3(図1参照)に位
置する部分、即ち、複数の分岐リード部32C及び複数
の中間リード部33Cが収容されるようになっている。
又、これら中間リード部収容溝65の幅寸法は、複数の
分岐リード部32C及び複数の中間リード部33Cと同
一の幅寸法Wに設定されている。より具体的には、製造
精度や嵌合時に機械的に許容される遊び寸法(マージ
ン)、例えば10〜200μm程度寸法を複数の分岐リ
ード部32C及び複数の中間リード部33Cの幅寸法W
に付加して設定されている。又、それぞれの中間リード
部収容溝65の両側の突部66の上面は、中間リード部
収容溝65に、複数の分岐リード部32C及び複数の中
間リード部33Cが収容されときに、これらリードの上
面と面一となるように平面に形成されている。
【0044】このようにして、下側凹部63には、リー
ドフレーム30のダイパッド31と、連結リード32及
び非連結リード33における第1の領域A1に位置し、
且つ中間リード部収容溝65に収容されない部分が配置
されるようになっている。
ドフレーム30のダイパッド31と、連結リード32及
び非連結リード33における第1の領域A1に位置し、
且つ中間リード部収容溝65に収容されない部分が配置
されるようになっている。
【0045】一方、上金型62は、図4に示すように、
下金型61の下側凹部63と合致する開口形状を有する
上側凹部67と、リードフレーム30における下側凹部
63に収容されない部分に当接する上側シール面と68
とが形成されている。又、上下金型62、61には、互
いに接合されたときに、凹部67、63で形成されるキ
ャビティ内へ封止用樹脂を注入する湯口を形成する湯口
用溝部67A、63Aが形成されている。これら中間リ
ード部収容溝65に、複数の分岐リード部32C及び複
数の中間リード部33Cが収容されることで、突部66
がダムの機能を果たし、流入する封止用樹脂が第1タイ
バー34まで到達するのを防止することが出来る。
下金型61の下側凹部63と合致する開口形状を有する
上側凹部67と、リードフレーム30における下側凹部
63に収容されない部分に当接する上側シール面と68
とが形成されている。又、上下金型62、61には、互
いに接合されたときに、凹部67、63で形成されるキ
ャビティ内へ封止用樹脂を注入する湯口を形成する湯口
用溝部67A、63Aが形成されている。これら中間リ
ード部収容溝65に、複数の分岐リード部32C及び複
数の中間リード部33Cが収容されることで、突部66
がダムの機能を果たし、流入する封止用樹脂が第1タイ
バー34まで到達するのを防止することが出来る。
【0046】(半導体装置)本発明の実施の形態に係る
半導体装置は、図9及び図10に示すように、支持板
(ダイパッド)31、この支持板31に搭載された半導
体素子(半導体チップ)40、支持板31の周縁に一端
を金属学的に接続した支持板接続部32A、この支持板
接続部32Aの他端に、自己の一端を金属学的に並列接
続した複数の分岐リード部32C、支持板31の周縁に
それぞれの一端が離間して対峙し、長手方向を支持板接
続部32Aに並行に配置した複数の配線部33A、半導
体素子40の表面に配置された複数のチップ側ボンディ
ングパッド42と複数の配線部33Aのそれぞれの一端
(リード側ボンディングパッド)とを互いに接続する複
数の導電体(ボンディングワイヤ)50、複数の配線部
33Aのそれぞれの他端に自己の一端を金属学的に接続
し、且つ長手方向を分岐リード部32Cと平行に配置し
た複数の中間リード部33C、及び封止用樹脂70とか
ら少なくとも構成されている。
半導体装置は、図9及び図10に示すように、支持板
(ダイパッド)31、この支持板31に搭載された半導
体素子(半導体チップ)40、支持板31の周縁に一端
を金属学的に接続した支持板接続部32A、この支持板
接続部32Aの他端に、自己の一端を金属学的に並列接
続した複数の分岐リード部32C、支持板31の周縁に
それぞれの一端が離間して対峙し、長手方向を支持板接
続部32Aに並行に配置した複数の配線部33A、半導
体素子40の表面に配置された複数のチップ側ボンディ
ングパッド42と複数の配線部33Aのそれぞれの一端
(リード側ボンディングパッド)とを互いに接続する複
数の導電体(ボンディングワイヤ)50、複数の配線部
33Aのそれぞれの他端に自己の一端を金属学的に接続
し、且つ長手方向を分岐リード部32Cと平行に配置し
た複数の中間リード部33C、及び封止用樹脂70とか
ら少なくとも構成されている。
【0047】なお、図9及び図10に示す構成におい
て、複数の配線部33Aが省略され、ダイパッド31の
一側縁31Aに沿って、複数の中間リード部33Cが配
置される場合は、導電体(ボンディングワイヤ)50
は、半導体素子40の表面に配置された複数のチップ側
ボンディングパッド42と複数の中間リード部33Cと
を互いに接続する。即ち、複数の中間リード部33Cの
それぞれが、リード側ボンディングパッドとして機能す
る。
て、複数の配線部33Aが省略され、ダイパッド31の
一側縁31Aに沿って、複数の中間リード部33Cが配
置される場合は、導電体(ボンディングワイヤ)50
は、半導体素子40の表面に配置された複数のチップ側
ボンディングパッド42と複数の中間リード部33Cと
を互いに接続する。即ち、複数の中間リード部33Cの
それぞれが、リード側ボンディングパッドとして機能す
る。
【0048】ここで、封止用樹脂70は、支持板31、
半導体素子40、支持板接続部32A、複数の配線部3
3A、複数の導電体50、複数の分岐リード部32Cの
それぞれの一部、中間リード部33Cのそれぞれの一部
をモールドしている。又、複数の分岐リード部32C及
び複数の中間リード部33Cは、それぞれ同一幅寸法を
有し、且つ同一ピッチで配列されている。更に、図9に
示すように、複数の中間リード部33Cの長手方向をそ
れぞれ伸延する方向において、複数の中間リード部33
Cに、複数の非連結リード用外部リード部33Bの自己
の一端が電気的に接続されている。そして、複数の分岐
リード部32Cを集合するように複数の分岐リード部3
2Cの最近接位置において、単一の連結リード用外部リ
ード部32Bが複数の分岐リード部32Cに自己の一端
を電気的に接続している。この単一の連結リード用外部
リード部32Bは、複数の非連結リード用外部リード部
33Bと平行に配置されている。支持板接続部32A、
この支持板接続部32Aに金属学的に接続された複数の
分岐リード部32C、及びこれらの複数の分岐リード部
32Cに金属学的に接続された連結リード用外部リード
部32Bとで1本の連結リード32が構成される。一
方、複数の配線部33A、この複数の配線部33Aのそ
れぞれに金属学的に接続された中間リード部33C、及
びこの複数の中間リード部33Cのそれぞれに金属学的
に接続された複数の非連結リード用外部リード部33B
により、複数本の非連結リード33が構成される。本発
明の実施の形態に係る半導体装置において、連結リード
用外部リード部32Bの電流容量は、複数の非連結リー
ド用外部リード部33Bのそれぞれの電流容量よりも大
きい。即ち、連結リード32の電流容量は、複数の非連
結リード33のそれぞれの電流容量よりも大きい。この
ため、連結リード用外部リード部32Bのストライプ幅
は、複数の非連結リード用外部リード部33Bのそれぞ
れのストライプ幅よりも大きくなる。しかし、複数本の
分岐リード部32Cを採用することにより、分岐リード
部32C及び中間リード部33Cは、それぞれ同一幅寸
法に設定されている。
半導体素子40、支持板接続部32A、複数の配線部3
3A、複数の導電体50、複数の分岐リード部32Cの
それぞれの一部、中間リード部33Cのそれぞれの一部
をモールドしている。又、複数の分岐リード部32C及
び複数の中間リード部33Cは、それぞれ同一幅寸法を
有し、且つ同一ピッチで配列されている。更に、図9に
示すように、複数の中間リード部33Cの長手方向をそ
れぞれ伸延する方向において、複数の中間リード部33
Cに、複数の非連結リード用外部リード部33Bの自己
の一端が電気的に接続されている。そして、複数の分岐
リード部32Cを集合するように複数の分岐リード部3
2Cの最近接位置において、単一の連結リード用外部リ
ード部32Bが複数の分岐リード部32Cに自己の一端
を電気的に接続している。この単一の連結リード用外部
リード部32Bは、複数の非連結リード用外部リード部
33Bと平行に配置されている。支持板接続部32A、
この支持板接続部32Aに金属学的に接続された複数の
分岐リード部32C、及びこれらの複数の分岐リード部
32Cに金属学的に接続された連結リード用外部リード
部32Bとで1本の連結リード32が構成される。一
方、複数の配線部33A、この複数の配線部33Aのそ
れぞれに金属学的に接続された中間リード部33C、及
びこの複数の中間リード部33Cのそれぞれに金属学的
に接続された複数の非連結リード用外部リード部33B
により、複数本の非連結リード33が構成される。本発
明の実施の形態に係る半導体装置において、連結リード
用外部リード部32Bの電流容量は、複数の非連結リー
ド用外部リード部33Bのそれぞれの電流容量よりも大
きい。即ち、連結リード32の電流容量は、複数の非連
結リード33のそれぞれの電流容量よりも大きい。この
ため、連結リード用外部リード部32Bのストライプ幅
は、複数の非連結リード用外部リード部33Bのそれぞ
れのストライプ幅よりも大きくなる。しかし、複数本の
分岐リード部32Cを採用することにより、分岐リード
部32C及び中間リード部33Cは、それぞれ同一幅寸
法に設定されている。
【0049】具体的には、複数のチップ側ボンディング
パッド42は、例えば、半導体素子(半導体チップ)4
0の素子形成面に形成された1×1018cm−3〜1
×1021cm−3程度のドナー若しくはアクセプタが
ドープされた複数の高不純物密度領域(ソース領域/ド
レイン領域、若しくはエミッタ領域/コレクタ領域等)
等にそれぞれ、接続されている。そして、この複数の高
不純物密度領域にオーミック接触するように、アルミニ
ウム(Al)、若しくはアルミニウム合金(Al−S
i,Al−Cu−Si)等の金属からなる複数の電極層
が形成されている。そしてこの複数の電極層の上部に
は、酸化膜(SiO2)、PSG膜、BPSG膜、窒化
膜(Si3N4)、或いはポリイミド膜等からなるパッ
シベーション膜が形成されている。そして、パッシベー
ション膜の一部に複数の電極層を露出するように複数の
開口部(窓部)を設け、複数のチップ側ボンディングパ
ッド42を構成している。或いは、複数の電極層と金属
配線で接続された他の金属パターンとして、複数のチッ
プ側ボンディングパッド42を形成してもかまわない。
又、MOSFET等であれば、ポリシリコンゲート電極
にアルミニウム(Al)、若しくはアルミニウム合金
(Al−Si,Al−Cu−Si)等の金属からなる複
数のチップ側ボンディングパッド42を形成することが
可能である。或いは、複数のポリシリコンゲート電極に
接続されたゲート配線等の複数の信号線を介して、他の
複数のチップ側ボンディングパッド42を設けても良
い。ポリシリコンからなるゲート電極の代わりに、タン
グステン(W)、チタン(Ti)、モリブデン(Mo)
等の高融点金属、これらのシリサイド(WSi2,Ti
Si2,MoSi2)等、或いはこれらのシリサイドを
用いたポリサイド等からなるゲート電極でもかまわな
い。そして、半導体素子40は、微細パターンが配設さ
れた表面部を上側に向けたフェイスアップ方式で支持板
31の表面上に取り付けられている(実装されてい
る)。
パッド42は、例えば、半導体素子(半導体チップ)4
0の素子形成面に形成された1×1018cm−3〜1
×1021cm−3程度のドナー若しくはアクセプタが
ドープされた複数の高不純物密度領域(ソース領域/ド
レイン領域、若しくはエミッタ領域/コレクタ領域等)
等にそれぞれ、接続されている。そして、この複数の高
不純物密度領域にオーミック接触するように、アルミニ
ウム(Al)、若しくはアルミニウム合金(Al−S
i,Al−Cu−Si)等の金属からなる複数の電極層
が形成されている。そしてこの複数の電極層の上部に
は、酸化膜(SiO2)、PSG膜、BPSG膜、窒化
膜(Si3N4)、或いはポリイミド膜等からなるパッ
シベーション膜が形成されている。そして、パッシベー
ション膜の一部に複数の電極層を露出するように複数の
開口部(窓部)を設け、複数のチップ側ボンディングパ
ッド42を構成している。或いは、複数の電極層と金属
配線で接続された他の金属パターンとして、複数のチッ
プ側ボンディングパッド42を形成してもかまわない。
又、MOSFET等であれば、ポリシリコンゲート電極
にアルミニウム(Al)、若しくはアルミニウム合金
(Al−Si,Al−Cu−Si)等の金属からなる複
数のチップ側ボンディングパッド42を形成することが
可能である。或いは、複数のポリシリコンゲート電極に
接続されたゲート配線等の複数の信号線を介して、他の
複数のチップ側ボンディングパッド42を設けても良
い。ポリシリコンからなるゲート電極の代わりに、タン
グステン(W)、チタン(Ti)、モリブデン(Mo)
等の高融点金属、これらのシリサイド(WSi2,Ti
Si2,MoSi2)等、或いはこれらのシリサイドを
用いたポリサイド等からなるゲート電極でもかまわな
い。そして、半導体素子40は、微細パターンが配設さ
れた表面部を上側に向けたフェイスアップ方式で支持板
31の表面上に取り付けられている(実装されてい
る)。
【0050】チップ側ボンディングパッド42と複数リ
ード側ボンディングパッド33Aとを互いに接続する導
電体50としてのボンディングワイヤは、直径50〜3
00μmΦの金(Au)線、アルミニウム(Al)線等
を用いれば良い。或いは、幅1000〜300μmの金
(Au)リボンやアルミニウム(Al)リボン等を用い
ても良く、ビームリード方式や、TABテープで接続し
ても良い。半導体素子40は、裏面側電極41を備え、
裏面側電極41を介して支持板31に電気的に接続して
いる。このようにすれば、裏面側電極41を複数のチッ
プ側ボンディングパッド(表面側電極)42のそれぞれ
よりも相対的に電流容量を大きくし、連結リード32に
大電流を流すことが出来る。
ード側ボンディングパッド33Aとを互いに接続する導
電体50としてのボンディングワイヤは、直径50〜3
00μmΦの金(Au)線、アルミニウム(Al)線等
を用いれば良い。或いは、幅1000〜300μmの金
(Au)リボンやアルミニウム(Al)リボン等を用い
ても良く、ビームリード方式や、TABテープで接続し
ても良い。半導体素子40は、裏面側電極41を備え、
裏面側電極41を介して支持板31に電気的に接続して
いる。このようにすれば、裏面側電極41を複数のチッ
プ側ボンディングパッド(表面側電極)42のそれぞれ
よりも相対的に電流容量を大きくし、連結リード32に
大電流を流すことが出来る。
【0051】図10は、封止用樹脂70で形成されたパ
ッケージの一側面より突出する連結リード32及び非連
結リード33をガルウィングタイプに折り曲げた状態を
示している。即ち、パッケージの一側面より突出した分
岐リード部32C及び中間リード部33Cが、パッケー
ジの一側面に沿うように折り曲げられ、更に連結リード
用外部リード部32B及び複数の非連結リード用外部リ
ード部33Bが再度逆方向に折り曲げられている。但
し、仕様により、パッケージの一側面より突出した連結
リード32及び非連結リード33の部分はストレート形
状でもかまわない。
ッケージの一側面より突出する連結リード32及び非連
結リード33をガルウィングタイプに折り曲げた状態を
示している。即ち、パッケージの一側面より突出した分
岐リード部32C及び中間リード部33Cが、パッケー
ジの一側面に沿うように折り曲げられ、更に連結リード
用外部リード部32B及び複数の非連結リード用外部リ
ード部33Bが再度逆方向に折り曲げられている。但
し、仕様により、パッケージの一側面より突出した連結
リード32及び非連結リード33の部分はストレート形
状でもかまわない。
【0052】このような本発明の実施の形態に係る半導
体装置の構成では、複数の分岐リード部32C及び複数
の中間リード部33Cは、それぞれ同一幅寸法で、且つ
同一ピッチで配列できるので、電流容量の異なる連結リ
ード32と非連結リード33との相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止(トランス
ファーモールド)することが可能になる。樹脂封止(ト
ランスファーモールド)に際しては、図4に示した成形
金型60を用い、複数の分岐リード部32C及び中間リ
ード部33Cのそれぞれが中間リード部収容溝65に密
に嵌合するようにしておけば良い。このように、同一の
成形金型60を用いて、連結リード32と非連結リード
33とが相対的に位置の異なる品種を製造できるため、
種々の半導体装置の低コスト化を図ることが出来る。
体装置の構成では、複数の分岐リード部32C及び複数
の中間リード部33Cは、それぞれ同一幅寸法で、且つ
同一ピッチで配列できるので、電流容量の異なる連結リ
ード32と非連結リード33との相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止(トランス
ファーモールド)することが可能になる。樹脂封止(ト
ランスファーモールド)に際しては、図4に示した成形
金型60を用い、複数の分岐リード部32C及び中間リ
ード部33Cのそれぞれが中間リード部収容溝65に密
に嵌合するようにしておけば良い。このように、同一の
成形金型60を用いて、連結リード32と非連結リード
33とが相対的に位置の異なる品種を製造できるため、
種々の半導体装置の低コスト化を図ることが出来る。
【0053】又、連結リード32及び非連結リード33
のそれぞれの電流容量が異なっていても、連結リード3
2をその中間部分で複数の分岐リード部32Cに分割し
ているので所望の電流容量を確保できる。
のそれぞれの電流容量が異なっていても、連結リード3
2をその中間部分で複数の分岐リード部32Cに分割し
ているので所望の電流容量を確保できる。
【0054】(半導体装置の製造方法)次に、上記した
リードフレーム30及びモールド成形金型60を用いて
パッケージングされた半導体装置を製造する方法につい
て説明する。
リードフレーム30及びモールド成形金型60を用いて
パッケージングされた半導体装置を製造する方法につい
て説明する。
【0055】(イ)まず、リードフレーム30を図示し
ないボンディング装置にセットして、ダイパッド31上
に、図2に示すような、裏面側電極41を有する、例え
ばパワーFETチップなどの半導体素子40をマウント
する。このとき、半導体素子40の裏面側電極(例えば
ドレイン電極)41を半田を介してダイパッド31に接
続する。なお、図2に示すように、半導体素子40表面
の側縁部に沿って表面側電極(チップ側ボンディングパ
ッド)42が複数個配列されている。
ないボンディング装置にセットして、ダイパッド31上
に、図2に示すような、裏面側電極41を有する、例え
ばパワーFETチップなどの半導体素子40をマウント
する。このとき、半導体素子40の裏面側電極(例えば
ドレイン電極)41を半田を介してダイパッド31に接
続する。なお、図2に示すように、半導体素子40表面
の側縁部に沿って表面側電極(チップ側ボンディングパ
ッド)42が複数個配列されている。
【0056】(ロ)次に、半導体素子40がマウントさ
れたリードフレーム30をワイヤボンディング装置にセ
ットして、図3に示すように、表面側電極42と、これ
ら表面側電極42のそれぞれに対応する、非連結リード
33の配線部(リード側ボンディングパッド)33Aと
を金(Au)線などのボンディングワイヤ50でボンデ
ィングして電気的に接続させる。
れたリードフレーム30をワイヤボンディング装置にセ
ットして、図3に示すように、表面側電極42と、これ
ら表面側電極42のそれぞれに対応する、非連結リード
33の配線部(リード側ボンディングパッド)33Aと
を金(Au)線などのボンディングワイヤ50でボンデ
ィングして電気的に接続させる。
【0057】(ハ)その後、図4に示すような成形金型
60に、ワイヤボンディングが施されたリードフレーム
30をセットしてトランスファモールド法を行う。図5
は、下金型61にリードフレーム30をセットした状態
を示している。同図に示すように、複数の分岐リード部
32C及び複数の中間リード部33Cは、上記した寸法
設定によって、中間リード部収容溝65に密に嵌合され
る。このようにリードフレーム30をセットした下金型
61の上に、上金型62を被せることにより、モールド
成形の準備が完了する。
60に、ワイヤボンディングが施されたリードフレーム
30をセットしてトランスファモールド法を行う。図5
は、下金型61にリードフレーム30をセットした状態
を示している。同図に示すように、複数の分岐リード部
32C及び複数の中間リード部33Cは、上記した寸法
設定によって、中間リード部収容溝65に密に嵌合され
る。このようにリードフレーム30をセットした下金型
61の上に、上金型62を被せることにより、モールド
成形の準備が完了する。
【0058】(ニ)その後、図6及び図7に示すよう
に、上下金型62、61の湯口用溝部67A、63Aと
で形成された湯口から溶融した封止用樹脂70を、凹部
67、63で形成されるキャビティ内へ注入し、固化さ
せる。なお、図6は図5のA−A断面に相当する断面
図、図7は図5のB−B断面に相当する断面図である。
に、上下金型62、61の湯口用溝部67A、63Aと
で形成された湯口から溶融した封止用樹脂70を、凹部
67、63で形成されるキャビティ内へ注入し、固化さ
せる。なお、図6は図5のA−A断面に相当する断面
図、図7は図5のB−B断面に相当する断面図である。
【0059】(ホ)次いで、成形金型60からリードフ
レーム30を取り出し、図8において一点鎖線で示すカ
ッティングラインに沿って、リードフレーム30のカッ
ティングを行う。この結果、図9及び図10に示すよう
な半導体装置80が得られる。
レーム30を取り出し、図8において一点鎖線で示すカ
ッティングラインに沿って、リードフレーム30のカッ
ティングを行う。この結果、図9及び図10に示すよう
な半導体装置80が得られる。
【0060】このようにして製造された半導体装置80
は、ダイパッド31から延在された連結リード32が、
一側面近傍の内外で2本の分岐リード部32Cに分割さ
れており、これら分岐リード部32Cが、非連結リード
33の中間リード部33Cの間隔と幅寸法を同一として
いるため、上述した成形金型60を用いて製造すること
を可能にしている。
は、ダイパッド31から延在された連結リード32が、
一側面近傍の内外で2本の分岐リード部32Cに分割さ
れており、これら分岐リード部32Cが、非連結リード
33の中間リード部33Cの間隔と幅寸法を同一として
いるため、上述した成形金型60を用いて製造すること
を可能にしている。
【0061】本発明の実施の形態では、リードフレーム
30の連結リード32と非連結リード33における中間
領域3に位置する部分を、同一幅寸法、同一間隔に設定
したことにより、成形金型60の構造を簡略化すること
が出来る。このため、リードフレーム30における連結
リード32の位置が非連結リード33に対して変更され
た場合でも、等間隔及び同一幅寸法の条件を満たす限
り、成形金型60を新たに作成する必要がなくなり、成
形金型のコストやモールドプレスに要するコストを削減
することが可能となる。
30の連結リード32と非連結リード33における中間
領域3に位置する部分を、同一幅寸法、同一間隔に設定
したことにより、成形金型60の構造を簡略化すること
が出来る。このため、リードフレーム30における連結
リード32の位置が非連結リード33に対して変更され
た場合でも、等間隔及び同一幅寸法の条件を満たす限
り、成形金型60を新たに作成する必要がなくなり、成
形金型のコストやモールドプレスに要するコストを削減
することが可能となる。
【0062】(リードフレームの変形例)ここで、上記
した成形金型60に、連結リードの位置が異なる他のリ
ードフレームを適用した場合について、図11と図12
とに示すリードフレームの変形例を用いて説明する。な
お、図11及び図12に示すリードフレーム90、10
0において、本発明の実施の形態で用いたリードフレー
ム30と同一機能を果たす部分には、同一の符号を付し
て説明を省略する。
した成形金型60に、連結リードの位置が異なる他のリ
ードフレームを適用した場合について、図11と図12
とに示すリードフレームの変形例を用いて説明する。な
お、図11及び図12に示すリードフレーム90、10
0において、本発明の実施の形態で用いたリードフレー
ム30と同一機能を果たす部分には、同一の符号を付し
て説明を省略する。
【0063】図11に示すリードフレーム90は、連結
リード32がダイパッド31の一側縁31Aにおける他
方側から延在されている。複数の非連結リード33は、
上記した実施の形態と同様にダイパッド31の一側縁3
1Aに沿って、配線部33Aが対峙するように配置され
ている。このリードフレーム90においても、連結リー
ド32の分岐リード部32Cは、側方に配置される非連
結リード33の中間リード部33Cと、同一幅寸法W、
同一間隔に設定されるため、図4に示した下金型61の
中間リード部収容溝65に、中間リード部33Cと同等
に収容される。このため、成形金型60を用いてモール
ド成形を行うことが可能となる。
リード32がダイパッド31の一側縁31Aにおける他
方側から延在されている。複数の非連結リード33は、
上記した実施の形態と同様にダイパッド31の一側縁3
1Aに沿って、配線部33Aが対峙するように配置され
ている。このリードフレーム90においても、連結リー
ド32の分岐リード部32Cは、側方に配置される非連
結リード33の中間リード部33Cと、同一幅寸法W、
同一間隔に設定されるため、図4に示した下金型61の
中間リード部収容溝65に、中間リード部33Cと同等
に収容される。このため、成形金型60を用いてモール
ド成形を行うことが可能となる。
【0064】図12に示すリードフレーム100は、連
結リード32がダイパッド31の一側縁31Aにおける
中央部から延在されている。複数の非連結リード33
は、上記した実施の形態と同様にダイパッド31の一側
縁31Aに沿って、連結リード32の両側で、配線部3
3Aが対峙するように配置されている。このリードフレ
ーム100においても、連結リード32の分岐リード部
32Cは、側方に配置される非連結リード33の中間リ
ード部33Cと、同一幅寸法W、同一間隔に設定される
ため、図4に示した下金型61の中間リード部収容溝6
5に、中間リード部33Cと同等の条件で収容される。
このため、成形金型60を用いてリードフレーム100
に対してモールド成形を行うことが可能となる。
結リード32がダイパッド31の一側縁31Aにおける
中央部から延在されている。複数の非連結リード33
は、上記した実施の形態と同様にダイパッド31の一側
縁31Aに沿って、連結リード32の両側で、配線部3
3Aが対峙するように配置されている。このリードフレ
ーム100においても、連結リード32の分岐リード部
32Cは、側方に配置される非連結リード33の中間リ
ード部33Cと、同一幅寸法W、同一間隔に設定される
ため、図4に示した下金型61の中間リード部収容溝6
5に、中間リード部33Cと同等の条件で収容される。
このため、成形金型60を用いてリードフレーム100
に対してモールド成形を行うことが可能となる。
【0065】なお、図11及び図12に示す構成におい
て、複数の配線部33Aを省略しても良い。この場合
は、ダイパッド31の一側縁31Aに沿って、このダイ
パッド31に対して、複数の中間リード部33Cが配置
される。そして、導電体(ボンディングワイヤ)50
は、半導体素子40の表面に配置された複数のチップ側
ボンディングパッド42と複数の中間リード部33Cと
を互いに接続する。即ち、複数の中間リード部33Cの
それぞれが、リード側ボンディングパッドとして機能す
る。
て、複数の配線部33Aを省略しても良い。この場合
は、ダイパッド31の一側縁31Aに沿って、このダイ
パッド31に対して、複数の中間リード部33Cが配置
される。そして、導電体(ボンディングワイヤ)50
は、半導体素子40の表面に配置された複数のチップ側
ボンディングパッド42と複数の中間リード部33Cと
を互いに接続する。即ち、複数の中間リード部33Cの
それぞれが、リード側ボンディングパッドとして機能す
る。
【0066】(その他の実施の形態)上記のように、本
発明の実施の形態の開示の一部をなす論述及び図面はこ
の発明を限定するものであると理解すべきではない。こ
の開示から当業者には様々な代替実施の形態、実施例及
び運用技術が明らかとなろう。例えば、上記の本発明の
実施の形態では、ダイパッド31の一端縁31A側のみ
に、連結リード32や非連結リード33が平行をなして
並ぶように配置し、その結果、製造される半導体装置8
0がパッケージの片側にリードが配列されたSIP(シ
ングル・インライン・パッケージ:Single In-Line Pac
kage)タイプとなる場合について説明したが、ダイパッ
ド31の両側に非連結リード33が並ぶDIP(デュア
ル・インライン・パッケージ:Dual In-Line Package)
タイプなどにも適用が可能である。
発明の実施の形態の開示の一部をなす論述及び図面はこ
の発明を限定するものであると理解すべきではない。こ
の開示から当業者には様々な代替実施の形態、実施例及
び運用技術が明らかとなろう。例えば、上記の本発明の
実施の形態では、ダイパッド31の一端縁31A側のみ
に、連結リード32や非連結リード33が平行をなして
並ぶように配置し、その結果、製造される半導体装置8
0がパッケージの片側にリードが配列されたSIP(シ
ングル・インライン・パッケージ:Single In-Line Pac
kage)タイプとなる場合について説明したが、ダイパッ
ド31の両側に非連結リード33が並ぶDIP(デュア
ル・インライン・パッケージ:Dual In-Line Package)
タイプなどにも適用が可能である。
【0067】又、上記の本発明の実施の形態では、リー
ドフレームを用いて半導体装置80を作成したが、例え
ばポリイミドテープに導体パターンを形成したテープキ
ャリヤを用いた半導体装置にも本発明を適用することが
可能である。この場合でも、複数品種の半導体装置を同
一の成形金型を用いて製造することが可能となる。
ドフレームを用いて半導体装置80を作成したが、例え
ばポリイミドテープに導体パターンを形成したテープキ
ャリヤを用いた半導体装置にも本発明を適用することが
可能である。この場合でも、複数品種の半導体装置を同
一の成形金型を用いて製造することが可能となる。
【0068】更に、上記の本発明の実施の形態では、ダ
イパッド31の上にマウントする半導体素子40として
パワーFETを、主に説明したが、この他に、例えばI
GBT、パワーSIT、パワーBJT、GTOサイリス
タなど各種の裏面側電極を備える個別半導体素子を適用
することが可能である。若しくはこれらの個別半導体素
子を集積化したパワーモジュールやパワーIC等にも適
用することが可能である。
イパッド31の上にマウントする半導体素子40として
パワーFETを、主に説明したが、この他に、例えばI
GBT、パワーSIT、パワーBJT、GTOサイリス
タなど各種の裏面側電極を備える個別半導体素子を適用
することが可能である。若しくはこれらの個別半導体素
子を集積化したパワーモジュールやパワーIC等にも適
用することが可能である。
【0069】そして、半導体素子40は、微細パターン
が配設された表面部を下側に向けたフェイスダウン(フ
リップチップ)方式で支持板31の表面上に取り付けて
も良い。フリップチップ構造の場合は、これらのチップ
側ボンディングパッド42は、必ずしも、半導体素子
(半導体チップ)40の周辺部に配置されている必要は
なく、導電体50は、ボンディングワイヤの代わりに、
半田ボール、金(Au)バンプ、銀(Ag)バンプ、銅
(Cu)バンプ、ニッケル/金(Ni−Au)バンプ、
或いはニッケル/金/インジウム(Ni−Au−In)
バンプ等が使用可能である。半田ボールとしては、直径
100μm乃至250μm、高さ50μm乃至200μ
mの錫(Sn):鉛(Pb)=6:4の共晶半田等が使
用可能である。或いは、Sn:Pb=5:95の半田で
も良い。
が配設された表面部を下側に向けたフェイスダウン(フ
リップチップ)方式で支持板31の表面上に取り付けて
も良い。フリップチップ構造の場合は、これらのチップ
側ボンディングパッド42は、必ずしも、半導体素子
(半導体チップ)40の周辺部に配置されている必要は
なく、導電体50は、ボンディングワイヤの代わりに、
半田ボール、金(Au)バンプ、銀(Ag)バンプ、銅
(Cu)バンプ、ニッケル/金(Ni−Au)バンプ、
或いはニッケル/金/インジウム(Ni−Au−In)
バンプ等が使用可能である。半田ボールとしては、直径
100μm乃至250μm、高さ50μm乃至200μ
mの錫(Sn):鉛(Pb)=6:4の共晶半田等が使
用可能である。或いは、Sn:Pb=5:95の半田で
も良い。
【0070】図9及び図10に関連して、半導体素子4
0は、裏面側電極41を備え、裏面側電極41を介して
支持板31に電気的に接続されていると説明した。しか
しながら、支持板31の表面に固着された回路基板を更
に備え、半導体素子40は回路基板を介して支持板31
に固着されるようにしても良い。回路基板としては、
は、ポリエチレン・テレフタレート(PET)やポリイ
ミド基板等のフレキシブル基板でも良く、セラミックス
基板等のリジットの基板でも良い。リジットの基板とし
ては、ANSIのFR−4グレードの基板等のガラス繊
維で強化したエポキシ樹脂基板でも良い。その他、PW
B、FPCなどの実装基板が使用可能である。
0は、裏面側電極41を備え、裏面側電極41を介して
支持板31に電気的に接続されていると説明した。しか
しながら、支持板31の表面に固着された回路基板を更
に備え、半導体素子40は回路基板を介して支持板31
に固着されるようにしても良い。回路基板としては、
は、ポリエチレン・テレフタレート(PET)やポリイ
ミド基板等のフレキシブル基板でも良く、セラミックス
基板等のリジットの基板でも良い。リジットの基板とし
ては、ANSIのFR−4グレードの基板等のガラス繊
維で強化したエポキシ樹脂基板でも良い。その他、PW
B、FPCなどの実装基板が使用可能である。
【0071】半導体素子40が、回路基板を介して支持
板31に固着される場合は、必ずしも、半導体素子40
は、裏面側電極41を備えている必要はない。即ち、半
導体素子40の表面に形成されたチップ側ボンディング
パッド42と支持板接続部32Aとを導電体(ボンディ
ングワイヤ)で接続しても良い。或いは、半導体素子4
0が裏面側電極41を備える場合で、裏面側電極41を
介して半導体素子40の特定の主電極領域と回路基板上
の特定の配線とが電気的に接続され、この回路基板上の
特定の配線と支持板接続部32Aとを導電体で接続する
ような構成でも良い。
板31に固着される場合は、必ずしも、半導体素子40
は、裏面側電極41を備えている必要はない。即ち、半
導体素子40の表面に形成されたチップ側ボンディング
パッド42と支持板接続部32Aとを導電体(ボンディ
ングワイヤ)で接続しても良い。或いは、半導体素子4
0が裏面側電極41を備える場合で、裏面側電極41を
介して半導体素子40の特定の主電極領域と回路基板上
の特定の配線とが電気的に接続され、この回路基板上の
特定の配線と支持板接続部32Aとを導電体で接続する
ような構成でも良い。
【0072】又、上記の本発明の実施の形態では、連結
リード32を2つの分岐リード部32Cを連結する形態
としたが、3つ以上の分岐リード部を備える構成として
も勿論良い。この場合も、他の非連結リードと同様の幅
寸法及び間隔に設定すれば良い。
リード32を2つの分岐リード部32Cを連結する形態
としたが、3つ以上の分岐リード部を備える構成として
も勿論良い。この場合も、他の非連結リードと同様の幅
寸法及び間隔に設定すれば良い。
【0073】更に、上記の本発明の実施の形態では、下
金型61のみに中間リード部収容溝65を形成したが、
接合により中間リード部33C及び分岐リード部32C
が収容される溝が形成される構成であれば、上金型62
側に中間リード部収容溝65が形成されても良いし、上
下金型62、61の両方に接合される溝を形成しても良
い。
金型61のみに中間リード部収容溝65を形成したが、
接合により中間リード部33C及び分岐リード部32C
が収容される溝が形成される構成であれば、上金型62
側に中間リード部収容溝65が形成されても良いし、上
下金型62、61の両方に接合される溝を形成しても良
い。
【0074】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
【0075】
【発明の効果】以上の説明から明らかなように、本発明
によれば、支持板から延在された連結リードと、支持板
に対峙するように配置・形成される非連結リードとの位
置が相対的に変更されても、同一の成形金型を用いて樹
脂封止することが出来るリードフレームを提供すること
が出来る。
によれば、支持板から延在された連結リードと、支持板
に対峙するように配置・形成される非連結リードとの位
置が相対的に変更されても、同一の成形金型を用いて樹
脂封止することが出来るリードフレームを提供すること
が出来る。
【0076】又、本発明によれば、多品種のリードフレ
ームを扱うことのできる成形金型を提供することが出来
る。又、リードフレームの配列や形態が変更されても、
金型交換を行う必要がないため、成形に伴う作業コスト
を低減できるという効果がある。
ームを扱うことのできる成形金型を提供することが出来
る。又、リードフレームの配列や形態が変更されても、
金型交換を行う必要がないため、成形に伴う作業コスト
を低減できるという効果がある。
【0077】更に、本発明によれば、リードフレームの
配列や形態が変更されても、成形金型の追加コストを抑
えることが出来るため、低コストな半導体装置を提供す
ることが出来る。
配列や形態が変更されても、成形金型の追加コストを抑
えることが出来るため、低コストな半導体装置を提供す
ることが出来る。
【図1】本発明の実施の形態に係るリードフレームを示
す要部平面図である。
す要部平面図である。
【図2】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図(その1)である。
程を示す要部平面図(その1)である。
【図3】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図(その2)である。
程を示す要部平面図(その2)である。
【図4】本発明の実施の形態に係る成形金型を示す斜視
図である。
図である。
【図5】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図(その3)で、下金型にリードフレ
ームをセットした状態を示す図である。
程を示す要部平面図(その3)で、下金型にリードフレ
ームをセットした状態を示す図である。
【図6】図5のA−A断面に相当する樹脂注入後の成形
金型の断面図である。
金型の断面図である。
【図7】図5のB−B断面に相当する樹脂注入後の成形
金型の断面図である。
金型の断面図である。
【図8】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図(その4)で、樹脂封止後に、成形
金型からリードフレームを取り出した状態を示すであ
る。
程を示す要部平面図(その4)で、樹脂封止後に、成形
金型からリードフレームを取り出した状態を示すであ
る。
【図9】本発明の実施の形態に係る半導体装置の平面図
である。
である。
【図10】本発明の実施の形態に係る半導体装置のリー
ド部を折り曲げた状態を示す斜視図である。
ド部を折り曲げた状態を示す斜視図である。
【図11】本発明の実施の形態に係るリードフレームの
変形例を示す要部平面図である。
変形例を示す要部平面図である。
【図12】本発明の実施の形態に係るリードフレームの
他の変形例を示す要部平面図である。
他の変形例を示す要部平面図である。
【図13】従来のリードフレームを示す要部平面図であ
る。
る。
【図14】従来の成形金型を示す斜視図である。
A3 中間領域 30 リードフレーム 31 ダイパッド(支持板) 31A 一側縁(支持板周縁) 32 連結リード 32C 分岐リード部 33 非連結リード 33A 配線部 33C 中間リード部 40 半導体素子 41 裏面側電極 42 表面側電極 50 ボンディングワイヤ 60 成形金型 63 下側凹部(樹脂注入空間) 64 外側リード部載置平面 65 中間リード部収容溝 67 上側凹部(樹脂注入空間) 68 上側シール面 69 下側シール面 70 封止用樹脂(樹脂封止体)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // B29L 31:34 B29L 31:34 (72)発明者 田村 和之 埼玉県新座市北野3丁目6番3号 サンケ ン電気株式会社内 (72)発明者 長谷川 晃 埼玉県新座市北野3丁目6番3号 サンケ ン電気株式会社内 Fターム(参考) 4F202 AH37 CA12 CB01 CB17 CQ01 CQ05 4F206 AH37 JA02 JB17 JQ81 5F061 AA01 BA01 CA21 DA06 DD12 5F067 AB01 BA03 BA08 BB11 BD01 DE01
Claims (16)
- 【請求項1】 半導体素子を搭載する支持板と、 該支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
且つ長手方向を前記分岐リード部と平行に配置した複数
の中間リード部とから、少なくとも構成され、 前記分岐リード部及び前記中間リード部は、それぞれ同
一幅寸法を有し、且つ同一ピッチで配列されていること
を特徴とするリードフレーム。 - 【請求項2】 半導体素子を搭載する支持板と、 該支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
長手方向を前記支持板接続部に並行に配置した複数の配
線部と、 該複数の配線部のそれぞれの他端に自己の一端を接続
し、且つ長手方向を前記分岐リード部と平行に配置した
複数の中間リード部とから、少なくとも構成され、 前記分岐リード部及び前記中間リード部は、それぞれ同
一幅寸法を有し、且つ同一ピッチで配列されていること
を特徴とするリードフレーム。 - 【請求項3】 前記複数の分岐リード部及び前記複数の
中間リード部の長手方向に直交する方向に伸延し、前記
複数の分岐リード部及び前記複数の中間リード部のそれ
ぞれの他端に接続された第1の連結細条を更に有するこ
とを特徴とする請求項1又は2記載のリードフレーム。 - 【請求項4】 前記複数の中間リード部の長手方向をそ
れぞれ伸延する方向において、前記第1の連結細条に自
己の一端を接続した複数の非連結リード用外部リード部
と、 前記複数の分岐リード部を集合するように前記複数の分
岐リード部の最近接位置において、前記第1の連結細条
に自己の一端を接続し、且つ前記複数の非連結リード用
外部リード部と平行に配置された単一の連結リード用外
部リード部とを更に有することを特徴とする請求項3記
載のリードフレーム。 - 【請求項5】 前記連結リード用外部リード部の電流容
量は、前記複数の非連結リード用外部リード部のそれぞ
れの電流容量よりも大きいことを特徴とする請求項4記
載のリードフレーム。 - 【請求項6】 前記連結リード用外部リード部のストラ
イプ幅は、前記複数の非連結リード用外部リード部のそ
れぞれのストライプ幅よりも大きいことを特徴とする請
求項4記載のリードフレーム。 - 【請求項7】 前記複数の非連結リード用外部リード部
の長手方向に直交する方向に伸延し、前記複数の非連結
リード用外部リード部及び前記連結リード用外部リード
部のそれぞれの他端に接続された第2の連結細条を更に
有することを特徴とする請求項4〜6のいずれか1項記
載のリードフレーム。 - 【請求項8】 幅寸法が互いに異なる複数の外側リード
部を有するリードフレームに搭載された半導体素子を樹
脂封止するための成形金型であって、 封止用樹脂が注入されるキャビティとして機能する下側
凹部と、 該下側凹部の周辺において、一定の平面レベルを有して
額縁状に配置された下側シール面と、 該下側シール面を介して前記下側凹部に隣接して配置さ
れ、前記下側シール面の平面レベルより、前記外側リー
ド部の厚さ分低い平面レベルを有する外側リード部載置
平面と、 前記下側凹部と前記外側リード部載置平面との境界部分
に位置する前記下側シール面において、同一幅で一定ピ
ッチで形成され、溝底面が前記外側リード部載置平面と
同一平面レベルとなる複数の中間リード部収容溝とを少
なくとも有する下金型を具備することを特徴とする成形
金型。 - 【請求項9】 前記下側凹部と合致する開口形状を有す
る上側凹部と、 該上側凹部の周辺部に配置され、前記下側凹部に収容さ
れない前記リードフレーの部分及び前記下側シール面に
当接する上側シール面とを少なくとも有する上金型を、
更に具備することを特徴とする請求項8記載の成形金
型。 - 【請求項10】 支持板と、 該支持板に搭載された半導体素子と、 前記支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
且つ長手方向を前記分岐リード部と平行に配置した複数
の中間リード部と、 前記半導体素子の表面に配置された複数のチップ側ボン
ディングパッドと、 前記複数の中間リード部とのそれぞれの一端と前記複数
のチップ側ボンディングパッドを互いに接続する複数の
導電体と、 前記支持板、前記半導体素子、前記支持板接続部、前記
複数の導電体、前記複数の分岐リード部のそれぞれの一
部、前記中間リード部のそれぞれの一部をモールドした
封止用樹脂とから、少なくとも構成され、 前記複数の分岐リード部及び前記複数の中間リード部
は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
されていることを特徴とする半導体装置。 - 【請求項11】 支持板と、 該支持板に搭載された半導体素子と、 前記支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
長手方向を前記支持板接続部に並行に配置した複数の配
線部と、 前記半導体素子の表面に配置された複数のチップ側ボン
ディングパッドと、 前記複数の配線部のそれぞれの一端と前記複数のチップ
側ボンディングパッドとを互いに接続する複数の導電体
と、 前記複数の配線部のそれぞれの他端に自己の一端を接続
し、且つ長手方向を前記分岐リード部と平行に配置した
複数の中間リード部と、 前記支持板、前記半導体素子、前記支持板接続部、前記
複数の配線部、前記複数の導電体、前記複数の分岐リー
ド部のそれぞれの一部、前記中間リード部のそれぞれの
一部をモールドした封止用樹脂とから、少なくとも構成
され、 前記複数の分岐リード部及び前記複数の中間リード部
は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
されていることを特徴とする半導体装置。 - 【請求項12】 前記複数の中間リード部の長手方向を
それぞれ伸延する方向において、前記複数の中間リード
部に自己の一端を電気的に接続した複数の非連結リード
用外部リード部と、 前記複数の分岐リード部を集合するように前記複数の分
岐リード部の最近接位置において、前記複数の分岐リー
ド部に自己の一端を電気的に接続し、且つ前記複数の非
連結リード用外部リード部と平行に配置された単一の連
結リード用外部リード部とを更に有することを特徴とす
る請求項10又は11記載の半導体装置。 - 【請求項13】 前記連結リード用外部リード部の電流
容量は、前記複数の非連結リード用外部リード部のそれ
ぞれの電流容量よりも大きいことを特徴とする請求項1
2記載の半導体装置。 - 【請求項14】 前記連結リード用外部リード部のスト
ライプ幅は、前記複数の非連結リード用外部リード部の
それぞれのストライプ幅よりも大きいことを特徴とする
請求項12記載の半導体装置。 - 【請求項15】 前記半導体素子は裏面側電極を備え、
該裏面側電極を介して、前記支持板と前記半導体素子と
が電気的に接続されていることを特徴とする請求項10
〜14のいずれか1項記載の半導体装置。 - 【請求項16】 前記支持板の表面に固着された回路基
板を更に備え、前記半導体素子は前記回路基板を介して
前記支持板に固着されていることを特徴とする請求項1
0〜15のいずれか1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260673A JP3470690B2 (ja) | 2000-08-30 | 2000-08-30 | リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260673A JP3470690B2 (ja) | 2000-08-30 | 2000-08-30 | リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076231A true JP2002076231A (ja) | 2002-03-15 |
JP3470690B2 JP3470690B2 (ja) | 2003-11-25 |
Family
ID=18748647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000260673A Expired - Fee Related JP3470690B2 (ja) | 2000-08-30 | 2000-08-30 | リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3470690B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107650327A (zh) * | 2017-09-29 | 2018-02-02 | 温州乐邦光电科技有限公司 | 一种激光头及其成型模具 |
DE102021101330A1 (de) | 2020-02-12 | 2021-08-12 | Mitsubishi Electric Corporation | Leistungsmodul vom Transfer-Mold-Typ, Leiterrahmen und Verfahren zum Herstellen eines Leistungsmoduls vom Transfer-Mold-Typ |
-
2000
- 2000-08-30 JP JP2000260673A patent/JP3470690B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107650327A (zh) * | 2017-09-29 | 2018-02-02 | 温州乐邦光电科技有限公司 | 一种激光头及其成型模具 |
CN107650327B (zh) * | 2017-09-29 | 2024-02-27 | 温州乐邦光电科技有限公司 | 一种激光头及其成型模具 |
DE102021101330A1 (de) | 2020-02-12 | 2021-08-12 | Mitsubishi Electric Corporation | Leistungsmodul vom Transfer-Mold-Typ, Leiterrahmen und Verfahren zum Herstellen eines Leistungsmoduls vom Transfer-Mold-Typ |
CN113257767A (zh) * | 2020-02-12 | 2021-08-13 | 三菱电机株式会社 | 传递模塑型功率模块、引线框架及传递模塑型功率模块的制造方法 |
US11335629B2 (en) | 2020-02-12 | 2022-05-17 | Mitsubishi Electric Corporation | Transfer-mold type power module and lead frame |
Also Published As
Publication number | Publication date |
---|---|
JP3470690B2 (ja) | 2003-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9589869B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
US9824949B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
US7508012B2 (en) | Electronic component and method for its assembly | |
US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
US5150193A (en) | Resin-encapsulated semiconductor device having a particular mounting structure | |
US9087827B2 (en) | Mixed wire semiconductor lead frame package | |
US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
US6858467B2 (en) | Method for fabricating semiconductor packages with stacked dice and leadframes | |
US6441475B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
US8481368B2 (en) | Semiconductor package of a flipped MOSFET and its manufacturing method | |
KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
KR101378792B1 (ko) | 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법 | |
US20070057354A1 (en) | Multi-part lead frame with dissimilar materials | |
US20120181676A1 (en) | Power semiconductor device packaging | |
KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
JPH0955455A (ja) | 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 | |
US20130017652A1 (en) | Method of manufacturing a semiconductor device package with a heatsink | |
US6566739B2 (en) | Dual chip package | |
JP3839178B2 (ja) | 半導体装置 | |
JP3638750B2 (ja) | 半導体装置 | |
JPS60167454A (ja) | 半導体装置 | |
WO2007018473A1 (en) | Leadframe and semiconductor package | |
JP3877410B2 (ja) | 半導体装置の製造方法 | |
US20120181677A1 (en) | Semiconductor device package with two component lead frame | |
JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |