KR0150367B1 - 완결 결합형 에이티엠 스위칭 장치 - Google Patents

완결 결합형 에이티엠 스위칭 장치

Info

Publication number
KR0150367B1
KR0150367B1 KR1019950052159A KR19950052159A KR0150367B1 KR 0150367 B1 KR0150367 B1 KR 0150367B1 KR 1019950052159 A KR1019950052159 A KR 1019950052159A KR 19950052159 A KR19950052159 A KR 19950052159A KR 0150367 B1 KR0150367 B1 KR 0150367B1
Authority
KR
South Korea
Prior art keywords
cell
output
signal
input
switch
Prior art date
Application number
KR1019950052159A
Other languages
English (en)
Other versions
KR970056348A (ko
Inventor
김경수
김협종
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950052159A priority Critical patent/KR0150367B1/ko
Priority to US08/685,527 priority patent/US5859846A/en
Priority to JP28685196A priority patent/JPH09181742A/ja
Publication of KR970056348A publication Critical patent/KR970056348A/ko
Application granted granted Critical
Publication of KR0150367B1 publication Critical patent/KR0150367B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1584—Full Mesh, e.g. knockout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5605—Fibre
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5626—Network management, e.g. Intelligent nets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 완전 결합형 에이티엠(ATM) 스위칭 장치에 관한 것으로서, 입력된 데이터로부터 SDH 전송 프레임을 추출하여 전송 프레임에 실려 있는 고정길이의 셀 데이터와 연결 식별자(VPI/VCI)와 그 셀에 대한 목적지 정보(라우팅 태그)를 출력하는 입력 포트 구동 수단(11)과; 출력 전용 버스를 통해 스위칭된 셀 데이터를 수신하여 라우팅 태그를 떼어내고 다시 해당 채널 식별자로 번역후 SDH 전송 프레임을 통해 인접 노드로 전송하는 출력 포트 구동 수단(12)을 구비한 다수개의 라인 정합 수단(10); 클럭 신호를 출력하는 시스템 클럭 분배 수단(30); 시스템 초기화 및 재시동의 절차를 제어하는 초기화 제어 수단(40); 망 유지보수용 관리 셀을 수신하여 스위치의 유지보수를 담당하는 스위치 유지보수 제어 수단(50); 호처리를 수행하는 스위치 호처리 제어 수단(60); 스위치 제어를 담당하는 스위치 모듈 제어 수단(70); 및 입력된 셀 데이터를 스위칭하여 출력하는 스위치 출력 다중화 수단(20)을 구비하여 입력수 N이 작은 경우, 버퍼의 축소 효과를 유지하면서 상대적으로 스위치 구성과 제어 방식을 단순하게 하여 장치의 안정성, 구현의 용이성을 가지며 버스트 트래픽에 대해 성능을 유지할 수 있고, 내부 블록킹이 없고, 출력의 셀 충돌로 인한 셀 손실율을 줄일 수 있는 효과가 있다.

Description

완전 결합형 에이티엠(ATM) 스위칭 장치
제1도는 일반적인 스위칭 장치의 블럭 구성도,
제2도는 종래의 완전 결합형 스위칭 장치의 블럭 구성도,
제3도는 본 발명의 일실시예에 따른 완전 결합형 ATM 스위칭 장치의 블럭 구성도,
제4도는 본 발명의 일실시예에 따른 라인 정합부의 블럭 구성도,
제5도는 본 발명의 일실시예에 따른 스위치 출력 다중화부의 블럭 구성도,
제6도는 본 발명의 일실시예에 따른 타이밍도,
* 도면의 주요부분에 대한 부호의 설명
10 : 라인 정합부 20 : 스위치 출력 다중화부
30 : 시스템 클럭 분배부 40 : 초기화 제어부
50 : 스위치 유지보수 제어부 60 : 스위치 호 처리 제어부
70 : 스위치 모듈 제어부
본 발명은 완전 결합형 에이티엠(ATM) 스위칭 장치에 관한 것으로, 특히, 모든 입력 포트에서 모든 출력 포트로의 독립된 연결을 제공하며, 두단계 버퍼링 방법과 속도 이득 방법, 이들 버퍼 사이에 흐름 제어와 통계적 다중화를 통해 버스트 트래픽 처리 기능을 갖는 완전 결합형 ATM 스위칭 장치에 관한 것이다.
통신기술의 발전으로 사용자들은 다양한 양질의 서비스를 요구하고 있으며 음성 서비스와 같은 연속적인 특성이 서비스 뿐만 아니라 파일 전송과 같은 고속 데이타 서비스, 가변 비트율(VBR : Variable Bit Rate) 실시간 영상 서비스 등의 버스트성의 서비스를 동일한 전송 링크상에서 제공하기 위해서 비동기식 전송 방식인 ATM(Asynchronous Transfer Mode) 방식의 광대역 종합정보 통신망(B-ISDN)이 출현하였다. 이러한 환경에는 다중화 및 교환 처리 수단은 통신 시스템 내의 핵심적인 구성 요소로서 기존의 동기식 전송 방식(STM : Synchronous Transfer Mode)에 근거를 둔 시분할 다중화(TDM) 방식과는 다르게 ATM 방식에 적합한 고정길이의 셀 교환 방식이 요구된다. 이러한 스위칭 방식의 구성을 제1도에 나타내었다.
제1도는 일반적인 스위칭 장치의 블럭 구성도로서, 도면에 나타낸 바와 같이 세분화된 각 라인 정합부(LI : Line Interface)(1)와 스위칭 기능부(2), 시스템 관리부(3)로 구분된다.
라인 정합부(1)에서는 기본적인 전송 프레임을 정합하는 수단을 가지고, 수신 신호 클럭 복원, 셀 복구, 셀 처리를 수행한 후 , 연결 식별자와 그에 관한 정보가 수록된 테이블 관리 수단을 통해 셀에 대한 목적지 정보(라우팅 태그)를 스위치 기능부(2)에 입력시킨다. 그러면 스위칭 기능부(2)에서는 이를 이용하여 해당 목적지로 셀을 라우팅하고, 라인 정합부(1)는 스위칭 기능부(2)로부터 전달받은 셀 데이타에 채널 식별자를 변환 후 전송하므로서 셀 스위칭이 이루어진다.
이러한 스위치의 일반적인 구성으로는 구현의 형상에 따라서 공유 메모리(Shared Memory) 형태, 공유 버스 형태, 공간 분할(Space Division) 형태, 완전 결합 형태 등으로 구분이 된다. 이러한 스위치 구조에는 셀지연 및 셀손실(Cell Loss) 등의 성능 관점, 상호 연결망의 복잡도, 스위치의 확장성, 구현 복잡도 등 그들 고유의 장단점이 있으므로 스위치의 용도 및 위치에 따라 최적화된 스위치의 구조를 갖는 것이 중요하다.
배처 반얀(Batcher Banyan) 스위치 구조와 같은 공간 분할(Space Division) 스위치는 규모의 확장성을 쉽게 제공하며 상호 연결수를 줄일 수 있는 장점이 있는 반면, 하나의 입력 토프에서 모든 출력 포트로의 독립적 상호 연결을 제공할 수 없으므로 근본적으로 스위칭 네트워크 내부에서의 셀 충돌을 피할 수가 없으며, 이와 같은 내부 블록킹 현상에 의해 성능이 저하된다.
그래서 이러한 단점을 개선하기 위하여 내부 상호 연결수를 증가하거나 내부 처리 속도를 높히는 등의 많은 노력을 해왔으며 이로 인해 구현의 복잡성은 한층 증가되고 있다. 그러나 ATM LAN 허브(Hub) 스위치와 사설 캠퍼스 네트워크(Private Campus Network) 등에 필요한 소규모 ATM 스위치의 구현에서는 대규모 스위치 구현과 같은 상호연결 수가 장애 요인은 되지 않는다. 그리고 스위치의 요구 기능에는 단순한 점대점 스위칭 뿐만 아니라 방송형 서비스 제공이 가능하도록 점대 다중점의 전달 능력을 필요로 한다.
셀 복제 기능이 특별히 없이도 멀티캐스팅 기능을 가지고 있으므로 성능이 우수한 완전 결합형 스위치가 많이 사용되고 있다. 이의 예로서, 전용의 입력 버스를 이용한 출력 버퍼형 세 스위칭 장치의 구성은 제2도(a)에 나타내었다.
여기에서는 라인 정합부(LI : Line Interface)의 입력 구동부와 하나의 입력 접속부에서 전용 방송 버스를 통해 모든 스위치 출력 기능부(SOFU : Switch Output Function Unit)와 완전 연결되어 있고, 각 스위치 출력 기능부(SOFU)는 각 라인 정합부(LI)의 출력 구동부와 일대일로 연결이 된다.
여기서 시스템의 입력 접속부가 N개인 경우 각 스위치 출력 기능부는 기본적으로 N입력 1출력의 다중화기로 구성되며, 최대 N개의 ATM 정보 셀을 동시에 받아들여 내부의 서비스 방식에 따라 셀을 하나씩 출력 시키는 형태를 갖는다.
스위치 출력 기능부에서는 입력 버스를 통해 입력되는 정보 셀의 목적지 주소와 해당 출력 기능부의 고유 주소와 비교하여 두개의 주소가 일치하면 정보 셀을 받아 들이고 다른 경우는 바로 해당 정보 셀을 폐기하는 기능을 수행한다.
이러한 구조의 대표적인 스위치는 제2도(b)의 녹아웃(Knockout) 집중화기를 이용한 것(US 4,754,451)과 (c)의 일본 후지쓰의 MSSR(Multi-Stage Self-Routing Switch)과 (d)의 미국 콜롬비아 대학의 실린더(Cylinder) 스위치 등이 있다.
녹아웃 스위치는 라우팅을 원하는 입력셀의 출력 주소를 log2N bits로 구분하여 라인 정합부(LI)의 입력 구동부에서 이미 출력 채널 식별자(VPI/VCI)를 번역하므로서 멀티캐스팅 스위칭시에 별도의 기능 회로를 부가하여야 하는 단점이 있다. 그리고 출력 공유 버퍼의 여유가 있음에도 불구하고 출렉 셀 충돌시에 셀손실(Cell Loss)이 불가피하여 버스트성(burst)의 트래픽이 인가시에 성능이 크게 저하될 수 있다.
제2도 (c)의 후지쓰(Fujitsu)의 MSSR의 SRM(Switch Routing Module)의 경우, 라인 정합부(LI)의 입력단에 있는 VCC(VCI Controller)에서 입력 셀을 해석하여 원하는 출력의 라우팅 정보와 번역된 채널 식별자를 가지는 셀 데이타를 출력하므로 멀티캐스팅시에 복제된 셀이 서로 다른 채널 식별자(VPI/VCI)를 가질수 없어서 문제가 된다. 그리고 스위치 출력 버퍼들을 단순한 허브폴링(Hub-polling)의 메카니즘으로 라인 정합부(LI)의 출력 구동부의 속도와 동일하게 다중화하므로 버스트성의 트래픽에 성능이 저하된다.
또한, 제2도 (d)의 실린더 스위치 구조에서는 링 버퍼 다중화 수단을 사용하므로 복잡한 슬롯링 메카니즘(slotted ring mechanism)과 출력 제어를 위한 우선 순위 제어 및 셀 순서 유지 기능 등이 있어야 하므로 구현에 복잡성이 있다. 그리고 이로 인해 이러한 제어기능을 구현하기 위하여 셀 데이타에 부가적인 바이트를 추가해야 하므로 전송 효율이 떨어질 수 있다.
상기와 같은 종래 기술의 문제점을 해소하기 위하여 안출된 본 발명은 입력수 N이 작은 경우, 버퍼의 축소 효과를 유지하면서 상대적으로 스위치 구성과 제어 방식을 단순하게 하여 장치의 안정성, 구현의 용이성을 가지며 버스트 트래픽에 대해 성능을 유지할 수 있고, 내부 블럭킹이 없고, 출력의 셀 충동로 인한 셀 손실율을 줄일 수 있는 완전 결합형 에이티엠(ATM) 스위칭 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 입력된 광신호를 전기신호로 변환하여 수신 신호의 클럭을 복구한 후 이들로 부터 SDH 전송 프레임을 추출하고, 복구한 클럭신호와 전송 프레임에 실려있는 고정길이의 셀 데이타와 연결 식별자(VPI/VCI)와 그 셀에 대한 목적지 정보(라우팅 태그)를 입력 전용 버스를 통해 출력하고, 시스템에서 종단되는 셀인 신호용 셀이거나 망 관리용 셀을 추출하여 내부 전용 버스를 통해 출력하는 입력 포트 구동 수단과 ; 출력 전용버스를 통해 스위칭된 셀 데이타를 수신하여 라우팅 태그를 떼어내고 다시 해당 채널 식별자로 번역후 SDH 전송 프레임을 통해 인접 노드로 전송하고, 인접노드로 전송할 신호용 셀이나 망관리용 셀을 내부 전용 버스를 통해 수신하여 송신하는 출력 포트 구동 수단을 구비한 다수개의 라인 정합 수단 ; 다수개의 입력포트 구동 수단에서 복구한 복구 클럭 신호를 입력받아 망동기 체계에 망구성에 따라 이들중 하나에 동기된 클럭을 출력하고, 일시적인 수신 망동기 클럭에 문제 발생시 보유하고 있는 자체 클럭 신호를 출력하는 시스템 클럭 분배 수단 ; 시스템 초기화 및 재시동의 절차를 제어하는 초기화 제어 수단 ; 상기 초기화 제어 수단의 초기화 정보 및 제어신호를 입력받아 시스템 전체의 초기화 제어를 수행하고, 망 유지보수용 관리 셀을 수신하여 스위치의 유지보수를 담당하는 스위치 유지보수 제어 수단 ; 다수개의 상기 입력포트 구동 수단으로부터 추출된 신호용 및 망 유지보수용 셀을 입력받아 전처리를 수행한 후 망 유지보수용 관리 셀이면 상기 스위치 유지보수 제어 수단에 풀력하고, 신호용 셀이면 메시지 분석을 통해 호처리를 수행하고, 호처리 절차에 따라 연결이 설정되면 해당 연결의 채널 식별자, 라우팅 태그 등 연결에 대한 정보를 라인 정합 수단에 출력하는 스위치 호처리 제어 수단 ; 상기 시스템 클럭 분배 수단으로부터 클럭 신호를 입력받고, 상기 초기화 제어 수단에 의해 초기화되고, 상기 스위치 유지보수 제어 수단의 제어를 받아 전용 제어 버스를 통해 제어 신호를 출력하고, 동작 상태와 장애 상태를 검사하여 상기 스위치 유지 보수 제어 수단에 출력하고, 스위치 기능의 오류시 스위치를 절체(보드절체)하는 이중화 기능을 수행하는 스위치 모듈 제어 수단 ; 및 다수의 상기 입력포트 구동 수단으로부터 입력된 데이타와 셀 인에이블(CEN), 셀 시작 신호 (SOC(Start-Of-Cell)) 그리고, 동기 클럭을 저장후 수신 셀의 선택 여부를 판단한 후, 입력된 셀을 발생 빈도가 높은 입력포트에 해당하는 임시 저장 수단에 저장된 각 셀들을 우선적으로 읽어 내어 출력 버퍼에 저장후 상기 스위치 모듈 제어 수단의 제어에 의해 출력하는 스위치 출력 다중화 수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제3도는 본 발명이 일실시예에 따른 완전 결합형 ATM 스위칭 장치의 블럭 구성도로서, 도면에서 10은 라인 정합부, 20은 스위치 출력 다중화부, 30은 시스템 클럭 분배부, 40은 초기화 제어부, 50은 스위치 유지보수 제어부, 60은 스위치 호처리 제어부, 70은 스위치 모듈 제어부를 각각 나타낸다.
라인 정합부(10)는 입력된 광신호를 전기신호로 변환하여 수신 신호의 클럭을 복구한 후 이들로부터 SDH 전송 프레임을 추출하고, 복구한 클럭신호와 전송 프레임에 실려있는 고정길이의 셀 데이타와 연결 식별자(VPI/VCI)와 그 셀에 대한 목적기 정보(라우팅 태그)를 입력 전용버스를 통해 다수의 스위치 출력 다중화부(20)로 출력하고, 시스템에서 종단되는 셀인 신호용 셀이거나 망 관리용 셀을 추출하여 내부 전용버스를 통해 스위치 호처리 제어부(60)로 출력하는 입력 포트 구동부(11)와 상기 스위치 출력 다중화부(20)로부터 출력 전용버스를 통해 스위칭 된 결과에 의한 셀 흐름을 수신하여 라우팅 태그를 떼어내고 다시 해당 채널 식별자로 번역부 SDH 전송 프레임을 통해 인접 노드로 전송하고, 스위치 호처리 제어부(60)에서 인접노드로 신호용 셀이나 망관리용 셀을 송신하고자 할때 내부 전용 버스를 통해 수신하여 사용자 서비스에 영향을 주지 않는 한도에서 이들 셀을 송신하는 출력포트 구동부(12)로 구성된다.
본 발명의 동작을 설명하면, 라인 정합부(10)의 입력포트 구동부(11)는 광신호로부터 전기신호로 변환하여 수신 신호의 클럭을 복구한 후 이들로부터 SDH 전송 프레임을 추출하며, 복구한 클럭신호와 전송 프레임에 실려있는 고정길이의 셀 데이타와 연결 식별자(VPI/VCI)와 그 셀에 대한 목적지 정보(라우팅 태그)를 입력 전용 버스(B2)를 통하여 모든 스위치 출력 다중화부(20)로 출력하는 기능을 수행한다. 그리고 시스템에서 종단되는 셀인 신호용 셀이나 망 관리용 셀을 추출하여 내부 전용버스 B6을 통해 스위치 호처리 제어부(60)로 출력한다.
스위치 출력 다중화부(20)는 상기 각 라인 정합부(10)의 입력포트 구동부(11)에서 입력된 정보 셀 흐름에 해당하는 데이타와 이에 관련 셀 인에이블(CEN), 셀 시작 신호(SOC(Start-Of-Cell)) 그리고, 동기 클럭으로 구성된 연속된 셀을 각 입력 전용 버스(B2)를 통해 입력받아 입력 포트 전용의 임시 저장 수단(내부버퍼)을 이용하여 수신 셀의 선택 여부를 판단한 후, 입력 셀을 일시 저장하여 발생 빈도가 높은 입력포트에 해당하는 임시 저장 수단에 저장된 각 셀들을 우선적으로 읽어 내어 출력 버퍼에 저장후 외부의 망동기 클럭에 맞게 하나의 셀 흐름으로 보내는 스위치 출력 다중화 기능을 수행한다.
이러한 기능을 위해서 스위치 모듈 제어부(70)는 전용 제어 버스(B9)를 통해 각각의 스위치 출력 다중화부(20)를 제어하며, 동작 상태와 장애 상태를 검사하여 관리 프로세스인 스위치 유지보수 제어부(50)로 보고하는 기능을 수행하며, 스위치 기능을 오류시 스위치 출력 다중화부(20)를 절체(보드절체)하는 이중화 기능을 수행한다.
그리고 각 라인 정합부(10)내의 출력포트 구동부(12)에서는 각각의 스위치 출력 다중화부(20)로부터 출력 전용 버스(B3)를 통해 스위칭 된 결과에 의한 셀 흐름을 수신받아서 라우팅 태그를 떼어내고 다시 해당 채널 식별자로 번역후 SDH 전송 프레임을 통해 인접 노드로 전송한다. 그리고 스위치 유지보수 제어부(50)와 스위치 호처리 제어부(60)에서 인접 노드로 신호용 셀이나 망관리용 셀을 송신하고자 할때 내부 전용 버스(B7)를 통하여 이들 셀을 입력받아 사용자 서비스에 영향을 주지 않는 한도에서 이들 셀을 송신한다.
실제 구현에서는 입력포트 구동부(11)와 출력포트 구동부(12)는 같은 라인 정합부(10)에 구현이 되며, 각 라인 정합부(10)는 동질성의 망에서는 동일한 보드의 형태를 가지나 ATM LAN 허브와 같은 장치에는 공중망을 위한 접속과 기존 LAN용 접속 보드가 같이 존재할 수 있으므로 전혀 다른 라인 정합부가 실장될 수도 있다.
시스템 클럭 분배부(30)는 각 입력포트 구동부(11)에서 복구한 각 복구 클럭 신호(B5)를 받아서 망동기 체계와 망구성에 따라 이들중 하나에 동기된 클럭(B8)을 스위치 모듈 제어부(70)에 출력하여 B10을 통해 스위치 출력 다중화부(20)에 출력하는 기능을 수행하며, 일시적인 수신 망동기 클럭에 문제 발생시 보유하고 있는 자체 클럭신호를 분배하여 스위치 동작에 영향이 미치지 않도록 한다.
스위치 호처리 제어부(60)는 각 입력포트 구동부(11)에서 추출된 신호용 및 망 유지보수용 셀을 입력받아 전처리를 수행한 후 망 유지보수용 관리 셀이면 스위치 유지보수 제어부(50)로 출력하고, 신호용 셀이면 메시지 분석을 통해 호처리를 수행한다. 호처리 절차에 따라 연결이 설정되면 해당 연결의 채널 식별자, 라우팅 태크, 등 연결에 대한 정보를 라인 정합부(10) 내의 연결 테이블에 저장한다.
그리고 초기화 제어부(40)는 시스템 초기화 및 재시동의 절차를 제어하는 블록으로서 B11을 통해 스위치 모듈 제어부(70)와 스위치 유지보수 제어부(50)로 초기화 정보 및 제어신호를 출력하면 상기 스위치 유지 보수 제어부(50)는 시스템 전체의 초기화 제어를 수행하며, 상기 스위치 모듈 제어부(70)에서는 각 스위치 출력 다중화부(20)의 초기화 제어를 수행한다.
제4도는 본 발명의 일실시예에 따른 라인 정합부(10)의 블록 구성도로서, 라인 정합부(10)는 기능상 수신 기능을 수행하는 입력포트 구동부(11)와 송신 기능을 수행하는 출력포트 구동부(12)로 구성이 된다.
라인 정합부(10)는 광신호를 입력받아 전기 신호로 변환하여 출력하는 광/전 변환기(13), 상기 광/전 변환기(13)의 직렬 비트의 전기 신호로부터 수신 신호의 클럭을 복구한 후 8비트의 병렬 데이터로 변환하여 출력하는 직/병렬 변환기(14), 스위치 호처리 제어부(60)와 정합하여 제어 신호를 입력받아 출력하고, 채널 식별자와 라우팅 태그 등 연결에 대한 정보를 입력받아 출력하는 프로세스 인터페이스(15), 상기 직/병렬 변환기(14)의 출력을 입력받아 복구 클럭 신호를 시스템 클러 분배부(30)에 출력하고, 상기 프로세스 인터페이스(15)를 통해 스위치 호처리 제어부(60)의 제어를 받고, 상기 직/병렬 변환기(14)의 병렬 데이터로부터 SDH 전송 프레임을 추출하여 셀 경계 식별, 셀 헤더 에러 검사를 통해 유효셀을 추출하여 출력하고, 입력된 유효셀을 SDH 전송 프레임으로 변환하여 출력하고, 물리 계층 OAM(Operation Maintenance) 기능등 ATM 프로토콜의 물리 계층 기능을 수행하는 물리계층 처리기(16), 상기 프로세스 인터페이스(15)와 연결되어 연결과 관련된 정보를 저장하여 상기 물리계층 처리기(16)로부터 입력된 셀 헤더의 출력되고자 하는 연결 식별자(VPI/VCI) 값을 비교하여 셀 형태와 해당되는 라우팅 태그를 부가하여 출력하는 연결 테이블(17), 상기 물리계층 처리기(16)로부터 유효 셀을 입력받아 ATM셀 헤더를 추출하여 상기 연결 테이블(17)로부터 셀 형태와 라우팅 태그가 부가된 셀 헤더를 입력받아 해당되는 ATM 셀 데이터의 헤더를 변환하여 출력되고자 하는 곳으로 라우팅하고, 내부 신호용 셀을 상기 프로세서 인터페이스(17)를 통해 스위치 호처리 제어부(60)로 출력하고, 저장된 셀을 읽어 헤더를 추출하여 상기 연결 테이블(17)로 출력하여 연결 식별자를 변환시켜 상기 물리계층 처리기(16)로 출력하고, ATM 계층의 OAM 기능 등 ATM 계층 기능을 수행하는 ATM 계층 처리기(18), 상기 ATM 계층 처리기(18)로부터 셀을 입력받아 입력 버스를 통해 스위치 출력 다중화부(20)로 출력하는 수신 버퍼(19), 스위치 출력 다중화부(20)로부터 입력된 셀을 저장하여 상기 ATM 계층 처리기(18)로 출력하는 송신 버퍼(19-1), 상기 물리계층 처리기(16)로부터 병렬 데이터를 입력받아 직렬 데이터로 변환하여 출력하는 병렬/직렬 변환기(14-1), 상기 병렬/직렬 변환기(14-1)의 직렬 전기 신호를 광 신호로 변환하여 출력하는 전/광 변환기(13-1)로 구성된다.
상기와 같이 구성된 라인 정합부(10)의 동작을 살펴보면, 광/전 변환기(13)는 입력된 광 신호를 전기 신호로 변환하여 직렬비트 전기 신호를 직/병렬 변환기(14)에 출력한다. 직/병렬 변환기(14)는 입력된 직렬 비트 전기 신호로부터 수신 신호이 클럭을 복구한 후 8비트이 병렬 데이터로 변환하여 물리계층 처리기(16)에 출력한다.
물리계층 처리기(16)는 상기 직/병렬 변환기(14)로부터 입력된 8딥트 병렬 데이터로부터 SDH 전송 프레임을 추출하여 셀 경계 식별, 셀 헤더 에러 감사를 통해 유효셀을 추출하여 연결 테이블(17)과 ATM 계층처리기(18)로 출력한다. 또한 물리계층 처리기(16)는 프로세스 인터페이스(15)를 통해 스위치 호처리 제어부(60)의 제어를 받는다.
연결 테이블(17)은 각 라인 정합부(10)마다 있는 구성되어 상기 물리계층 처리기(16)로부터 셀 데이터를 입력받아 셀 헤더에 있는 입력 VPI/VCI값을 이용하여 셀이 출력되고자 하는 출력단의 정보를 확인하여 입력셀의 헤더 부분에 라우팅 정보 바이트(라우팅 태그)를 부가적으로 붙여서 ATM 계층 처리기(18)로 출력한다. 또한 연결 테이블(17)은 입력된 셀이 내부 신호용 셀인지 ATM 셀인지 등의 셀 형태를 구분하여 ATM 계층 처리기(18)로 출력한다.
ATM 계층 처리기(18)는 상기 물리계층 처리기(16)로부터 셀 데이터를 입력받아 상기 연결 테이블(17)로부터 셀의 형태와 라우팅 태그가 부가된 셀 헤더가 입력되면 해당되는 셀 데이터의 헤더를 변환하여 ATM 셀인 경우는 제6도의(a)와 같이 셀 시작 신호(PRx-SOC)와 셀 인에이블 신호(PRx-CEN*)에 의해 셀 클럭(PRx-CLK)에 동기시켜 수신 버퍼(19)에 출력하고, 내부 신호용 셀인 경우는 프로세스 인터페이스(15)를 통해 스위치 호처리 제어부(60)로 출력한다.
수신 버퍼(19)는 이러한 셀 처리후 저장된 셀을 스위치 출력 다중화부(20)의 일시적인 오버플로우에 의해 수신 불가능 상태가 아니면 즉, Rx-HALT=0이면 입력버스 B2를 통해 3비트의 제어 신호(셀 인에이블 CEN, 셀 시작 신호 SOC(Start-Of-Cell), 동기 클럭)와 바이트 데이터를 모든 스위치 출력 다중화부(20)로 출력한다.
여기서 하나의 입력셀은 다수의 출력단으로의 출력을 원하는 셀일수도 있으므로새로이 구성되는 라우팅 정보 영역에는 원하는 모든 출력단이 표현되어 있어야 한다. 이를 위하여 라우팅 정보는 비트 주소 할당(Bit addressing)방법을 이용하여 각 구성 비트의 위치 및 각 비트의 값으로 출력을 원하는 출력 포트 구동부(12)를 명시한다.
또한 입력셀의 입력 VPI/VCISMS 장치 내부에서의 셀 단위 구분 및 출력 포트 구동부(12)의 연결 테이블(17)에서의 새로운 출력 VPI/VCI를 할당하기 위하여 내부 연결 식별 정보로 대체된다. 따라서 본 발명에서는 부가적인 기능 모듈의 필요성 없이 라우팅 정보 영역의 구성만으로 점대점 및 점대다중점 스위칭 기능을 동시에 제공한다.
스위칭 후 송신을 위해 셀은 송신 버퍼(19-1)가 여유가 있을 때 즉, 제6도의 (b)와 같이 TX-HALT=0이면 송신 시작 신호(Tx-SOC)와 송신 셀 인에이블 신호(Tx-CEN*)에 의해 송신 클럭(Tx-CLK)에 동기되어 수신 데이터가 송신 버퍼(19-1)에 저장된다.
ATM 계층 처리기(18)는 상기 송신 버퍼(19-1)에 저장된 셀 데이터를 하나씩 읽어내어 헤더를 추출하여 연결 테이블(17)에 출력하여 연결 식별자를 변환후 물리계층 처리기(16)에 출력되도록 한다.
물리계층 처리기(16)는 상기 ATM 계층 처리기(18)의 출력을 입력받아 SDH 전송 프레임에 실어 셀을 병렬 데이터로 변한하여 병렬/직렬 변환기(14-1)에 출력하고, 상기 병렬/직렬 변환기(14-1)는 병렬 데이터를 직렬 데이터로 변환하여 전/광 변환기(13-1)에 출력한다.
상기 전/광 변환기(13-1)는 입력된 직렬 전기 신호를 광 신호로 변환하여 출력한다.
여기서, 헤더 변환 수단은 입력 포트 구동부(11)외에 출력 포트 구동부(12)에도 존재해야 하며, 이러한 출력셀에 대한 헤더 변환 기능은 점대다중점 연결시 각 출력 포트 구동부(12)에서 각기 다른 출력 VPI/VCI를 할당해야 하기 때문이다.
그리고 라인 정합부(10)에서는 시스템에서 종단되는 셀인 신호용 셀이거나 망 관리용 셀인 경우, 입력 포트 구동부(11)에서 연결 테이블(17)을 이용하여 이러한 셀을 추출하여 내부 전용버스(프로세스 인터페이스 버스)를 통해 스위치 호처리 제어부(60)로 출력하며, 또한 이러한 셀을 인접 노드로 송신을 원할때는 스위치 호처리 제어부(60)에서 내부 전용 버스(프로세스 인터페이스 버스)를 통해 신호용 셀이거나 망 관리용 셀을 보내며, 이를 받은 출력 포트 구동부(12)는 스위칭된 사용자 정보셀의 서비스에 영향을 주지 않는 한도로 상기 입력된 신호용 셀이나, 망 관리용 셀을 송신한다.
입력 버스는 본 발명이 하드웨어의 처리 속도를 감안하여 병렬로 구성하며, 모두 8비트 데이터 버스와 3비트의 상방향 제어신호, 1비트의 하방향의 흐름 제어 신호로 이루어지며, 이를 통해 고정 길이(실시예에서는 56옥텟)의 셀들을 송수신한다.
여기에서는 제6도의 (a)의 신호에 규정을 따르며, 각각의 포트가 동일므로 하나만을 도시하였다. -CLK는 셀의 데이터를 동기시키는 바이트 클럭이며, -SOC는 고정길이 셀의 시작을 알리는 신호이고, -CEN은 셀의 유효함을 알리는 상방향 제어신호이다. 그리고 -HALT는 현재의 송신을 중지하라는 역방향의 흐름 제어신호이다.
그래서 입력버스를 8비트 병렬로 구성시 155.52Mbps의 속도를 갖고 장치에 입력되는 ATM 셀은 장치내에서는 19.44Mbps의 속도로 그 속도가 감속되어 하드웨어 구성을 용이하도록 한다.
제5도는 본 발명의 일실시예에 따른 스위치 출력 다중화부의 블록 구성도를 나타낸다.
스위치 출력 다중화부(20)는 비트 위치 신호와 라우팅 태그의 바이트 위치 신호를 스위치 모듈 제어부(70)로부터 입력받아 디코딩하여 셀 필터링을 제어하기 위한 제어 신호를 출력하는 셀 필터 제어기(21), 상기 셀 필터 제어기(21)로부터 제어 신호를 입력받고, 스위치 모듈 제어부(70)로부터 주소 제어 신호와 데이터를 입력받아 각 기능부를 제어하는 프로세스 인터페이스(22), 입력 포트 구동부(11)로부터 셀 데이터를 입력받아 상기 셀 필터 제어기(21)의 제어에 의해 필터링하여 제어 신호와 쓰기 제어 신호 그리고 셀 데이터를 출력하고, 버퍼가 풀상태일 때 셀 데이터의 입력을 중단시키기 위해 입력 포트 구동부(11)로 역방향 흐름제어 신호(Rx-HALT)를 출력하는 다수개의 셀 필터(23), 상기 다수개의 셀 필터(23)의 쓰기 신호를 입력받고, 버퍼 읽기 신호를 입력받아 버퍼 점유도를 계수한 계수값과 상태 플래그를 출력하고, 상기 다수개의 셀 필터(23)에 입력셀의 저장을 위한 제어신호를 출력하는 입력 버퍼 제어기(24), 상기 다수개의 셀 필터(23)의 제어 신호와 쓰기 제어 신호에 의해 셀 데이터를 버퍼링하여 읽기 제어 신호에 의해 출력하는 다수개의 입력 버퍼(25), 상기 입력 버퍼 제어기(24)의 버퍼 점유도 계수값과 상태 플래그를 입력받고, 출력 버퍼의 풀상태 신호를 입력받아 상기 입력 버퍼(25)에 읽기 신호를 출력하고, 상기 입력 버퍼(25)에서 출력된 셀 데이터를 저장하기 위한 쓰기 제어 신호를 출력하는 다중화 제어기(26), 상기 다중화 제어기(26)의 쓰기 제어 신호에 의해 카운트 값을 증가하고, 읽기 제어 신호에 의해 카운트 값을 감소하여 상기 다중화 제어기(26)에 풀 상태 신호를 출력하고, 엠티 플래그 신호를 출력하는 업다운 카운터(27), 상기 다중화 제어기(26)의 쓰기 제어 신호에 의해 상기 입력 버퍼(25)의 셀 데이터를 버퍼링하여 읽기 제어 신호에 의해 셀 데이터를 출력하는 공유 출력 버퍼(28), 상기 업다운 카운터(27)로부터 엠티 플래그와 출력 포트 구동부(12)로부터 셀 송신을 중단시키기 위한 역방향 흐름제어 신호(Tx-HALT), 그리고 스위치 모듈 제어부(70)의 외주 제어 신호에 의해 제어되어 상기 업다운 카운터(27)와 공유 출력 버퍼(28)에 읽기 제어 신호를 출력하여 셀 데이터를 입력받아 출력하는 출력제어기(29), 상기 입력 버퍼(25)의 출력 데이터를 리타이밍하여 상기 공유 출력 버퍼(28)에 출력하는 리타이밍 회로(210)로 구성된다.
본 발명의 일실시예에서는 스위치 출력 다중화부(20)의 다수개의 셀필터(23)와 입력 버퍼(25)를 8개의 셀 필터와 입력 버퍼로 구성하여 설명한다.
스위치 출력 다중화부(20)는 그 동작 속도가 입력 버스(B2)를 통해 입력되는 셀 속도의 최소 두배 이상의 처리 속도로 구성되며, 8개의 입력 버퍼(25)들의 셀 저장도를 변수로 하여 가장 저장도가 높은 입력 버퍼 정수(처리속도/입력속도)개를 순서적으로 선별하여 해당 입력 버퍼(25)에서 각각 하나씩의 셀을 순서적으로 읽어내어 순서대로 공유 출력 버퍼(28)에 저장한다.
스위치 출력 다중화부(20)의 8개의 셀 필터(23)는 입력 포트 구동부(11)의 입력 버스(B2)를 통해 수신되는 셀 흐름으로부터 자신의 주소와 셀의 목적지 주소가 일치하는 셀만을 필터링하여 입력 버퍼 제어기(24)의 제어를 받아서 내부 버퍼인 8개의 입력 버퍼(25)에 저장하는 기능을 수행한다. 그리고 8개의 입력 버퍼(25)에 저장된 셀의 점유도 정보를 입력 버퍼 제어기(24)로부터 받아서 다중화 제어기(26)는 LIFO(Loaded Input First Output)의 큐서비스 방식을 이용하여 각 입력 버퍼의 셀을 서로 다중화하는 기능을 수행한다. 이때 8개 입력 버퍼(25)에 해당 셀을 입력속도의 2배 이상의 속도로 읽어내어 공유 출력 버퍼(28)에 저장한다.
그러면 출력 제어기(29)는 상기 공유 출력 버퍼(28)에 일시 저장된 셀을 외부 속도에 정합하여 셀을 송신하게 된다.
셀 필터(23)와 입력 버퍼(25)가 입력 버스 별로 독립되어 있으므로 독립된 속도 및 위상을 가지는 셀 흐름이 입력되어도 가능하며, 스위치 출력 다중화부(20) 하나를 이용하여 8:1 다중화 기능을 수행한다.
본 발명이 동작을 보다 상세히 설명하면, 셀 필터(23)는 각 입력 포트별로 각각 구성되어 있으며, 입력되는 셀흐름으로부터 해당 출력 포트를 목적지로 하는 셀만을 추출하여 입력시키는 기능을 수행한다. 이때 각 출력 포트 주소는 라우팅 테크내의 비트 위치별로 정해져 있으므로 해당 비트가 0인 셀만을 입력시킨다. 이러한 동작은 먼저 입력 포트로부터의 셀 동기 신호에 동기되어 이루어지도록 외부의 타이밍 제어수단에서 셀 필터링의 타이밍 정보를 생성한다. 타이밍 제어수단은 셀의 시작 지점을 나타내는 셀 동기 신호(-SOC)에서 셀이 유효할대(-CEN=0), 바이트 클럭(-CLK)에 동기를 맞추어 타이밍 정보를 생성하여 셀 추출 및 저장 기능을 수행하도록 제어 신호를 입력시킨다.
셀 필터 제어기(21)는 비트 위치 신호와 라우팅 태그의 바이트 위치 신호(C20)를 스위치 모듈 제어부(70)로부터 입력받아서 디코딩하여 모든 셀 필터(23)의 셀 필터링시 비트 어드레스의 위치를 지정하며 여러 바이트의 라우팅 테그중 실질적 라우팅 테그 정보로 인식하여 사용할 바이트의 위치를 선별하여 제어 신호를 셀 필터(23)와 프로세스 인터페이스(22)에 출력한다.
프로세스 인터페이스(22)는 상기 셀 필터 제어기(21)의 제어 신호를 스위치 모듈 제어부(70)의 주소 제어 신호(C21), 데이터(C22)와 함께 입력받아 각 기능부의 상태를 제어하거나 각 기능부의 상태를 모니터링하기 위한 정합 기능을 수행한다.
셀 필터(23)에서는 입력 포트 구동부(11)로부터 송신 중 장애를 받아 56(실시예)바이트가 완전히 구성되지 않은 셀에 대한 영향을 제거하기위하여 56바이트 이상되는 셀은 56바이트만을 수신하며, 56바이트 이하의 셀은 뒤에 '0'을 부가하여 완전한 셀을 만들어 입력시킨다. 그리고 셀 필터 제어기(21)의 셀 필터링 제어 신호를 통해 셀 수신을 막을 수도 있다.
입력 버퍼 제어기(24)는 8개의 셀 필터(23)로부터 셀이 필터링되어 입력 버퍼(25)에 저장될 때 쓰기 제어 신호(C1)와 다중화되어 읽어내는 읽기 제어 신호(C5)를 입력받아 현재 입력 버퍼(25)에 저장된 셀의 수를 계수하는 업다운 카운트들로 구성되어 있다. 그리고 현재 입력되는 셀과 송신된 셀을 계수하여 입력 버퍼(25)에 저장된 셀 수를 유지하는데 입출력의 속도 및 위상에 독립되어 동작하므로 어떤 비동기 신호 접속이 가능하다.
다중화 제어기(26)는 상기 입력 버퍼 제어기(24)의 계수된 값(C11)과 입력 버퍼(25)의 상태 플래그(C12)를 입력받아 읽기 제어 신호를 입력 버퍼(25)에 출력하여 셀 데이터의 다중화 기능과 입력 셀 순서 보장기능을 수행하고, 하나의 출력 포트로 라우팅 되기를 원하는 셀을 다중화하기 위하여 시스템 동기 클럭신호(C8)를 스위치 모듈 제어부(70)를 통해 입력받는다.
다중화 제어기(26)는 현재 입력 버퍼(25)의 셀 점유도가 가장 높은 버퍼부터 서비스를 수행하는데, 이를 위해서 각각의 입력 버퍼(25)의 점유도를 알기 위해 저장 셀수를 계수하고 있는 입력 버퍼 제어기(24)로부터 계수값(C11)과 상태 플래그(C12)를 입력받아 정렬 회로를 통해 점유도가 높은 순서로 분류를 한다. 그 결과에 따라 정수개의 점유도가 높은 입력 버퍼(25)들을 선택후 읽기 제어 신호(C5)를 선택된 입력 버퍼(25)에 출력한다. 그와 동시에 읽은 셀 데이터(C6)를 리타이밍 회로(210)를 통해 리타이밍한 후 공유 출력 버퍼(28)에 쓰기 제어 신호(C9)를 출력하여 셀 송신을 위해 공유 출력 버퍼(28)에 임시 대기시킨다. 그리고 이 쓰기 제어 신호(C9)를 동일하게 업다운 카운터(27)에 입력시켜 공유 출력 버퍼(28)의 셀저장 정도를 감시한다.
업다운 카운터(27)는 다중화 제어기(26)의 쓰기 제어 신호(C9) 및 출력 제어기(29)의 읽기 제어 신호(C16)를 입력받아 공유 출력 버퍼(28)에 저장된 셀수를 계수하는 업다운 카운트로 구성되어 있다. 만일 공유 출력 버퍼(28)가 풀상태이면 풀 상태 신호(C10)를 다중화 제어기(26)에 출력하여 다중화를 일시 중단하며, 이로 인해서 입력 버퍼(25)의 저장 정도가 높아져서 입력 버퍼(25)가 풀 상태에 도달하면 입력 버퍼 제어기(24)에서는 플래그 신호를 어서트한다. 그러면 각 셀 필터(23)에서는 역방향으로 역방향 흐름제어 신호(Rx-HALT=1)를 출력하여 전송 중지를 요구한다. 공유 출력 버퍼(28)의 엠티 상태가 아닐 때 업다운 카운터(27)에서 엠티 플래그(C15)를 출력 제어기(29)에 출력하면 출력 제어기(29)는 셀 동기 신호(C18)와 망 동기 클럭(C19)를 스위치 모듈 제어부(70)로부터 수신하여 이에 동기된 읽기 제어 신호(C16)를 업다운 카운터(27)와 공유 출력 버퍼(28)에 출력한다.
상기 출력 제어기(29)는 공유 출력 버퍼(28)의 출력 데이터(C17)를 입력받아 제6도에 나타낸 출력 데이터 버스와 제어 신호의 타이밍도와 같은 신호들을 라인 정합부(10)의 출력 포트 구동부(12)로 출력한다. 이 때 출력 포트 구동부(12)로부터 역방향 흐름제어 신호(Tx-HALT(C14))가 어서트되어 출력 포트 구동부(12)로 송신이 불가능한 경우 공유 출력 버퍼(28)가 풀 상태가 아니면 임시 송신을 중단하며, 공유 출력 버퍼(28)가 풀 상태이면 무조건 셀 송신을 계속하여 보드의 장애를 방지한다.
또한 스위치 모듈 제어부(70)의 제어신호(C13)에 의해서 출력 포트 구동부(12)의 역방향 흐름 제어 신호(TxHALT(C14))를 무시할 수도 있다.
이외에도 스위치 출력 다중화부(20)는 프로세스 인터페이스(22)를 통해 스위치 모듈 제어부(70)의 제어 신호를 입력받아 스위치 출력 다중화부(20)를 제어하며 상태를 검사하여 상태 보고를 하는 일련의 기능을 수행하기 위한 인터페이스를 제공한다.
프로세스 인터페이스(22)는 스위치 모듈 제어부(70)의 주소 제어 신호(C21)와 데이터 버스(C22)를 통해 데이타를 입력받아 내부 버스(C4)를 이용하여 각 기능부와의 통신을 수행하며 여기에서는 제어 레지스터와 상태 레지스터를 기본으로 구성하여 제어 신호에 따라 스위칭 출력 다중화부(20)를 제어하는 부분과 현재의 상태 정보를 항상 체크하고 기록하는 기능을 수행한다.
상기와 같이 구성되어 동작하는 본 발명은 각 입력별로 전용의 버퍼만으로 구성되는 일반적인 출력 버퍼형 스위칭 장치에 비하여 버퍼 구성에 소요되는 하드웨어의 양을 축소시킬 수 있고, 스위칭 장치에서 한 출력포트 구동부(12)로 트래픽이 몰리는 현상이 발생해도 과도한 셀 손실없이 처리가 가능할 뿐만 아니라, 속도 이득 효과에 따라 소요 버퍼의 축소 효과와 입력 내부 버퍼로의 입력 트래픽이 버스트 특성을 갖을 때에도 원활히 처리할 수 있으며, 종래의 Knockout 스위칭 장치와 같이 Knockout 집중화기 및 공유 버퍼 방법을 사용하지 안혹, 작은 규모의 전용 버퍼와 상대적으로 큰 규모의 공용 버퍼 및 속도 이득 방법을 사용하므로 장치 구성이 간단하고 각 기능부의 제어 로직이 간단하여 보다 쉽게 구현을 할 수 있으며, 스위치 출력 다중화부(20)는 완전 모듈화된 구조를 갖고 있으므로 다단 스테이지 네트워크 방식에 따라 이 모듈들을 연결하면 스위칭 장치의 확장이 가능하고, 출력단의 일시적인 오버플로우 발생시 흐름 제어를 하도록 이들 상호간에 흐름제어 구조를 두어 일시적인 현상으로부터 스위칭 시스템의 전체 동작을 보호하고 전체 성능을 향상시키고, 여러 가입자로 동시에 분배되는 방송형 서비스를 제공할 수 있도록 셀을 복제하는 기능이 있어서 여러 가입자가 분배 서비스를 받을 수 있으므로 채널의 효율성을 기할 수 있는 효과가 있다.

Claims (7)

  1. 입력된 광신호를 전기신호로 변환하여 수신 신호의 클럭을 복구한 후 이들로부터 SDH 전송 프레임을 추출하고, 복구한 클럭신호와 전송 프레임에 실려있는 고정길이의 셀 데이터와 연결 식별자(VPI/VCI)와 그 셀에 대한 목적지 정보(라우팅 태그)를 입력 전용 버스(B2)를 통해 출력하고, 시스템에서 종단되는 셀인 신호용 셀이거나 망 관리용 셀을 추출하여 내부 전용 버스(B6)를 통해 출력하는 입력 포트 구동 수단(11)과; 출력 전용버스를 통해 스위칭된 셀 데이터를 수신하여 라우팅 태그를 떼어내고 다시 해당 채널 식별자로 번역후 SDH 전송 프레임을 통해 인접노드로 전송하고, 인접노드로 전송할 신호용 셀이나 망관리용 셀을 내부 전용 버스(B7)를 통해 수신하여 송신하는 출력 포트 구동 수단(12)을 구비한 다수개의 라인 정합 수단(10); 다수개의 상기 입력 포트 구동 수단(11)에서 복구한 복구 클럭 신호(B5)를 입력받아 망동기 체계와 망구성에 따라 이들중 하나에 동기된 클럭을 출력하고, 일시적인 수신 망동기 클럭에 문제 발생시 보유하고 있는 자체 클럭 신호를 출력하는 시스템 클럭 분배수단(30); 시스템 초기화 및 재시동의 절차를 제어하는 초기화 제어 수단(40); 상기 초기화 제어 수단(40)의 초기화 정보 및 제어신호를 입력받아 시스템 전체이 초기화 제어를 수행하고, 망 유지보수용 관리 셀을 수신하여 스위치의 유지보수를 담당하는 스위치 유지보수 제어 수단(50); 다수개의 상기 입력포트 구동 수단(11)으로부터 추출된 신호용 및 망 유지보수용 셀을 입력받아 전처리를 수행한 후 망 유지보수용 관리셀이면 상기 스위치 유지보수 제어 수단(50)에 출력하고, 신호용 셀이면 메시지 분석을 통해 호처리를 수행하고, 호처리 절차에 따라 연결이 설정되면 해당 연결의 채널 식별자, 라우팅 태그, 등 연결에 대한 정보를 라인 정합 수단(10)에 출력하는 스위치 호처리 제어 수단(60); 상기 시스템 분배 수단(30)으로부터 클럭 신호를 입력받고, 상기 초기화 제어 수단(40)에 의해 초기화되고, 상기 스위치 유지보수 제어 수단(50)의 제어를 받아 전용 제어 버스(B9)를 통해 제어 신호를 출력하고, 동작 상태와 장애 상태를 검사하여 상기 스위치 유지보수 제어수단(50)에 출력하고, 스위치 기능의 오류시 스위치를 절체(보드절체)하는 이중화 기능을 수행하는 스위치 모듈 제어 수단(70); 및 다수의 상기 입력포트 구동 수단(11)으로부터 입력된 데이터와 셀 인에이블(CEN), 셀 시작 신호(SOC(Start-Of-Cell)) 그리고, 동기 클럭을 저장후 수신 셀의 선택 여부를 판단한 후, 입력된 셀을 발생 빈도가 높은 입력포트에 해당하는 임시 저장 수단에 저장된 각 셀들을 우선적으로 읽어 내어 출력 버퍼에 저장후 상기 스위치 모듈 제어 수단(70)의 제어에 의해 출력하는 스위치 출력 다중화 수단(20)을 구비한 것을 특징으로 하는 완전 결합형 에이티엠(ATM) 스위칭 장치.
  2. 제1항에 있어서, 상기 라인 정합 수단(10)은, 광신호를 입력받아 전기 신호로 변한하여 출력하는 광/전 변환 수단(13); 상기 광/전 변환 수단(13)의 직렬 비트의 전기 신호로부터 수신 신호의 클럭을 복구한 후 8비트의 병렬 데이터로 변환하여 출력하는 직/병렬 변환 수단(14); 상기 스위치 호처리 제어 수단(60)과 정합하여 제어 신호를 입력받아 출력하고, 채널 식별자와 라우팅 태그 등 연결에 대한 정보를 입력받아 출력하는 프로세서 인터페이스 수단(15); 상기 직/병렬 변환 수단(14)의 출력을 입력받아 복구 클럭 신호를 상기 시스템 클럭 분배 수단(30)에 출력하고, 상기 프로세스 인터페이스 수단(15)을 통해 상기 스위치 호처리 제어 수단(60)의 제어를 받고, 상기 직/병렬 변환 수단(14)의 병렬 데이터로부터 SDH 전송 프레임을 추출하여 셀 경계 식별, 셀 헤더 에러 검사를 통해 유효셀을 추출하여 출력하고, 입력된 유효셀을 SDH 전송프레임으로 변환하여 출력하고, 물리계층 OAM(Operation Maintenance) 기능등 ATM 프로토콜의 물리 계층 기능을 수행하는 물리계층 처리 수단(16); 상기 프로세스 인터페이스 수단(15)과 연결되어 연결과 관련된 정보를 저장하여 상기 물리계층 처리 수단(16)으로부터 입력된 셀 헤더의 출력되고자 하는 연결 식별자(VPI/VCI) 값을 비교하여 셀 형태와 해당되는 라우팅 태그를 부가하여 출력하는 연결 테이블 저장 수단(17); 상기 물리 계층 처리 수단(16)으로부터 유효셀을 입력받아 ATM 셀 헤더를 추출하여 상기 연결 테이블 저장 수단(17)으로부터 셀 형태와 라우팅 태그가 부가된 셀 헤더를 입력받아 해당되는 ATM 셀 데이터의 헤더를 변환하여 출력되고자 하는 곳으로 라우팅하고, 내부 신호용 셀을 상기 프로세스 인터페이스 수단(17)을 통해 스위치 호처리 제어 수단(60)으로 출력하고, 저장된 셀을 읽어 헤더를 추출하여 상기 연결 테이블 저장 수단(17)으로 출력하여 연결 식별자를 변환시켜 상기 물리계층 처리 수단(16)으로 출력하고, ATM 계층의 OAM 기능 등 ATM 계층 기능을 수행하는 ATM 계층 처리 수단(18); 상기 ATM 계층 처리 수단(18)으로부터 셀을 입력받아 입력 버스를 통해 상기 스위치 출력 다중화 수단(20)으로 출력하는 수신 버퍼링 수단(19); 상기 스위치 출력 다중화 수단(20)으로부터 입력된 셀을 저장하여 상기 ATM 계층 처리 수단(18)으로 출력하는 송신 버퍼링 수단(19-1); 상기 물리계층 처리 수단(16)으로부터 병렬 데이터를 입력받아 직렬 데이터로 변환하여 출력하는 병렬/직렬 변환 수단(14-1); 및 상기 병렬/직렬 변환 수단(14-1)의 직렬 전기 신호를 광 신호로 변환하여 출력하는 전/광 변환 수단(13-1)을 구비한 것을 특징으로 하는 완전 결합형 에이티엠(ATM) 스위칭 장치.
  3. 제2항에 있어서, 상기 연결 테이블 저장 수단(17)은, 비트 주소 할당 방법을 이용하여 각 구성 비트의 위치 및 각 비트의 위치 번호를 동일하게 할당하여 셀 헤더의 연결 식별자(VPI/VCI) 영역을 내부용 연결 식별 정보로 이용하여 출력 헤더의 변환시 각각 다른 출력 연결 식별자(VPI/VCI)를 할당할 수 있도록 하는 방법을 이용하여 점대점 및 점대다중점 스위칭을 수행할 수 있도록 한 것을 특징으로 하는 완전 결합형 에이티엠(ATM) 스위칭 장치.
  4. 제1항에 있어서, 상기 스위치 출력 다중화 수단(20)은, 비트 위치 신호와 라우팅 태그의 바이트 위치 신호를 상기 스위치 모듈 제어 수단(70)으로부터 입력받아 디코딩하여 셀 필터링을 제어하기 위한 제어 신호를 출력하는 셀 필터 제어 수단(21); 상기 셀 필터 제어 수단(21)으로부터 제어 신호를 입력받고, 상기 스위치 모듈 제어 수단(70)으로부터 주소 제어 신호와의 데이터를 입력받아 각 기능부를 제어하는 프로세스 인터페이스 수단(22); 상기 입력 포트 구동 수단(11)으로부터 셀 데이터를 입력받아 상기 셀 필터 제어 수단(21)의 제어에 의해 필터링하여 제어 신호와 쓰기 제어 신호 그리고 셀 데이터를 출력하고, 버퍼가 풀상태이F대 셀 데이터의 입력을 중단시키기 위해 상기 입력 포트 구동 수단(11)으로 역방향 흐름 제어 신호(Rx-HALT)를 출력하는 다수개의 셀 필터링 수단(23); 상기 다수개의 셀 필터링 수단(23)의 쓰기 신호를 입력받고, 버퍼 읽기 신호를 입력받아 버퍼 점유도를 계수한 계수값과 상태 플래그를 출력하고, 상기 다수개의 셀 필터링 수단(23)에 입력셀의 저장을 위한 제어신호를 출력하는 입력 버퍼 제어 수단(24); 상기 다수개의 셀 필터링 수단(23)의 제어 신호와 쓰기 제어 신호에 의한 셀 데이터를 버퍼링하여 읽거 제어 신호에 의해 출력하는 다수개의 입력 버퍼링 수단(25); 상기 입력 버퍼 제어 수단(24)의 버퍼 점유도 계수값과 상태 플래그를 입력받고, 출력 버퍼의 풀상태 신호를 입력받아 상기 입력 버퍼링 수단(25)에 읽기 신호를 출력하고, 상기 입력 버퍼링 수단(25)에서 출력된 셀 데이터를 저장하기 위한 쓰기 제어 신호를 출력하는 다중화 제어 수단(26); 상기 다중화 제어 수단(26)의 쓰기 제어 신호에 의해 카운트 값을 증가하고, 읽기 제어 신호에 의해 카운트 값을 감소하여 상기 다중화 제어수단(26)에 풀 상태 신호를 출력하고, 엠티 플래그 신호를 출력하는 업다운 카운터 수단(27); 상기 다중화 제어 수단(26)의 쓰기 제어 신호에 의해 상기 입력 버퍼링 수단(25)의 셀 데이터를 버퍼링하여 읽기 제어 신호에 의해 셀 데이터를 출력하는 공유 출력 버퍼링 수단(28); 및 상기 업다운 카운터 수단(27)으로부터 엠티 플래그와 상기 출력 포트 구동 수단(12)으로부터 셀 송신을 중단시키기 위한 역방향 흐름제어신호(Tx-HALT), 그리고 상기 스위치 모듈 제어 수단(70)의 외부 제어 신호에 의해 제어되어 상기 업다운 카운터 수단(27)과 공유 출력 버퍼링 수단(28)에 읽기 제어 신호를 출력하여 셀 데이터를 입력받아 출력하는 출력 제어 수단(29)을 구비한 것을 특징으로 하는 완전 결합형 에이티엠(ATM) 스위칭 장치.
  5. 제3항에 있어서, 상기 입력 버퍼링 수단(25)의 출력 데이터를 리타이밍하여 상기 공유 출력 버퍼링 수단(28)에 출력하는 리타이밍 수단(210)을 더 구비한 것을 특징으로 하는 완전 결합형 에이티엠(ATM) 스위칭 장치.
  6. 제3항에 있어서, 상기 셀 필터링 수단(23)은, 상기 입력 포트 구동 수단(11)으로부터 송신 중 장애를 받아 56바이트가 완전히 구성되지 않은 셀에 대한 영향을 제거하기 위하여 56바이트 이상되는 셀은 56바이트만을 수신하고, 56바이트 이하의 셀은 뒤에 '0'을 부가하여 완전한 셀을 만들어 출력하는 것을 특징으로 하는 완전 결합형 에이티엠(ATM) 스위칭 장치.
  7. 제3항에 있어서, 상기 출력 제어 수단(29)은, 상기 출력 포트 구동 수단(12)으로부터 역방향 흐름 제어 신호(Tx-HALT(C14))가 어서트되어 상기 출력 포트 구동 수단(12)으로 송신이 불가능한 경우 상기 공유 출력 버퍼링 수단(28)이 풀 상태가 아니면 임시 송신을 중단하고, 상기 공유 출력 버퍼링 수단(28)이 풀 상태이면 무조건 셀 송신을 계속하여 보드의 장애를 방지하도록 구성한 것을 특징으로 하는 완전 결합형 에이티엠(ATM) 스위칭 장치.
KR1019950052159A 1995-12-19 1995-12-19 완결 결합형 에이티엠 스위칭 장치 KR0150367B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950052159A KR0150367B1 (ko) 1995-12-19 1995-12-19 완결 결합형 에이티엠 스위칭 장치
US08/685,527 US5859846A (en) 1995-12-19 1996-07-24 Fully-interconnected asynchronous transfer mode switching apparatus
JP28685196A JPH09181742A (ja) 1995-12-19 1996-10-29 完全相互接続型非同期転送モード交換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052159A KR0150367B1 (ko) 1995-12-19 1995-12-19 완결 결합형 에이티엠 스위칭 장치

Publications (2)

Publication Number Publication Date
KR970056348A KR970056348A (ko) 1997-07-31
KR0150367B1 true KR0150367B1 (ko) 1998-11-02

Family

ID=19441513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052159A KR0150367B1 (ko) 1995-12-19 1995-12-19 완결 결합형 에이티엠 스위칭 장치

Country Status (3)

Country Link
US (1) US5859846A (ko)
JP (1) JPH09181742A (ko)
KR (1) KR0150367B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109130A (ko) * 2000-05-29 2001-12-08 가네꼬 히사시 Ａｔｍ 전송 시스템용 네트워크 노드
KR100342374B1 (ko) * 2000-02-22 2002-07-04 박종섭 셀버스 정합 장치의 셀버스 초기 상태 안정화 장치 및 그방법
KR20020054250A (ko) * 2000-12-27 2002-07-06 오길록 라인정합장치와 비동기전달모드 스위치장치간 이중화 시스템
KR20040049181A (ko) * 2002-12-05 2004-06-11 주식회사 현대시스콤 에이티엠 교환기 내부 구성 장치 및 방법

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275400A (ja) * 1996-04-04 1997-10-21 Hitachi Ltd Ａｔｍ交換システム
GB9618158D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
JP3773617B2 (ja) * 1997-02-28 2006-05-10 沖電気工業株式会社 クロック信号供給装置
JPH1132055A (ja) * 1997-07-14 1999-02-02 Fujitsu Ltd バッファ制御装置及びバッファ制御方法
US6272144B1 (en) * 1997-09-29 2001-08-07 Agere Systems Guardian Corp. In-band device configuration protocol for ATM transmission convergence devices
US6252880B1 (en) * 1997-11-10 2001-06-26 Advanced Micro Devices, Inc. Apparatus and method for selectively supplying a data packet to a selected network node in a buffered distributor
DE19812423A1 (de) * 1998-03-20 1999-09-23 Moeller Gmbh Bedientasten als aktive Tasten
US6452939B1 (en) * 1998-03-24 2002-09-17 Samsung Electronics Co., Ltd. ATM interface device with double header conversion
US6765928B1 (en) * 1998-09-02 2004-07-20 Cisco Technology, Inc. Method and apparatus for transceiving multiple services data simultaneously over SONET/SDH
DE69934852T2 (de) * 1998-09-11 2007-10-18 Hitachi, Ltd. IP-Paketkommunikationsvorrichtung
US6721508B1 (en) * 1998-12-14 2004-04-13 Tellabs Operations Inc. Optical line terminal arrangement, apparatus and methods
US6804229B2 (en) 1998-12-30 2004-10-12 Nortel Networks Limited Multiple node network architecture
US6885661B1 (en) * 1998-12-30 2005-04-26 Nortel Networks Limited Private branch exchange built using an ATM Network
US6778538B2 (en) 1998-12-30 2004-08-17 Nortel Networks Limited Virtual junctors
US6768736B1 (en) * 1998-12-30 2004-07-27 Nortel Networks Limited Using an ATM switch to grow the capacity of a switching stage
US6788703B2 (en) 1998-12-30 2004-09-07 Nortel Networks Limited DS0 on ATM, mapping and handling
JP2000216802A (ja) * 1999-01-22 2000-08-04 Nec Corp マルチアクセス伝送装置及びマルチアクセス伝送方法
US6654369B1 (en) 1999-05-28 2003-11-25 Intel Corporation Method for directing the route of a cell transmitting a network
US6496503B1 (en) * 1999-06-01 2002-12-17 Intel Corporation Device initialization and operation using directed routing
DE19961269A1 (de) * 1999-12-18 2001-06-21 Alcatel Sa Netzwerkknoten zum Vermitteln von digitalen Informationen unterschiedlicher Protokolltypen
FI108691B (fi) 2000-02-01 2002-02-28 Nokia Corp Keskuksen ohjausyhteyksien autokonfigurointi
US6501757B1 (en) 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
US7106728B1 (en) 2000-05-01 2006-09-12 Industrial Technology Research Institute Switching by multistage interconnection of concentrators
US6754171B1 (en) * 2000-05-18 2004-06-22 Enterasys Networks, Inc. Method and system for distributed clock failure protection in a packet switched network
US6591285B1 (en) 2000-06-16 2003-07-08 Shuo-Yen Robert Li Running-sum adder networks determined by recursive construction of multi-stage networks
IT1320570B1 (it) * 2000-07-31 2003-12-10 Cit Alcatel Interfaccia di trasporto per trame a divisione di tempo.
JP4290320B2 (ja) * 2000-09-28 2009-07-01 富士通株式会社 ルーチング装置
US8009667B1 (en) * 2001-01-16 2011-08-30 Wi—LAN, Inc. Packing source data packets into transporting packets with fragmentation
KR100724881B1 (ko) * 2001-01-31 2007-06-04 삼성전자주식회사 라인 정합 장치 스위칭을 수행하는 스위칭 시스템 및 그제어 방법
US20020174207A1 (en) * 2001-02-28 2002-11-21 Abdella Battou Self-healing hierarchical network management system, and methods and apparatus therefor
US7072300B1 (en) * 2001-03-23 2006-07-04 Advanced Micro Devices, Inc. Action tag generation within a network based on priority or differential services information
US6590417B1 (en) * 2001-04-03 2003-07-08 Cypress Semiconductor Corporation Cascadable bus based crossbar switch in a programmable logic device
GB2377283B (en) * 2001-04-10 2004-12-01 Discreet Logic Inc Initialising modules
AU2002257444A1 (en) * 2001-05-17 2002-11-25 Solidum Systems Corporation Distributed packet processing system with internal load distribution
US7103059B2 (en) * 2001-06-15 2006-09-05 Industrial Technology Research Institute Scalable 2-stage interconnections
US7609695B2 (en) * 2001-06-15 2009-10-27 Industrial Technology Research Institute Optimizing switching element for minimal latency
CN1299477C (zh) * 2001-12-28 2007-02-07 中兴通讯股份有限公司 在多层网络交换机中实现多路线速atm接口的方法
US20040008697A1 (en) * 2002-05-15 2004-01-15 Xyratex Technology Limited Method and apparatus for enabling filtering of data packets
US20050089027A1 (en) * 2002-06-18 2005-04-28 Colton John R. Intelligent optical data switching system
KR20040003508A (ko) * 2002-07-03 2004-01-13 엘지전자 주식회사 동기식 디지털 계위 매핑장치
WO2004019074A2 (en) * 2002-08-20 2004-03-04 Red Sky Systems, Inc. Method and apparatus for performing system monitoring in a terminal independent interface located between a terrestrial optical terminal and an undersea optical transmission path
US20040126119A1 (en) * 2002-08-20 2004-07-01 Evangelides Stephen G. Method and apparatus for providing a terminal independent interface between a terrestrial optical terminal and an undersea optical transmission path
US20040096215A1 (en) * 2002-08-20 2004-05-20 Evangelides Stephen G. Method and apparatus for performing system monitoring in a terminal independent interface located between a terrestrial optical terminal and an undersea optical transmission path
US20040096214A1 (en) * 2002-08-20 2004-05-20 Red Sky Systems, Inc. Method and apparatus for using optical idler tones for performance monitoring in a WDM optical transmission system
EP1394974A3 (en) * 2002-08-30 2005-08-03 Zarlink Semiconductor Limited Adaptive clock recovery in packet networks
JP3800170B2 (ja) 2002-12-11 2006-07-26 ソニー株式会社 符号化伝送装置及び符号化伝送方法
US20050021842A1 (en) * 2003-03-17 2005-01-27 Network Equipment Technologies Real-time packet classification and rate-limiting control packets in a network processor based data-plane
US20040184462A1 (en) * 2003-03-17 2004-09-23 Network Equipment Technologies Sliding window implementation for regulating packets for protocol-based connections
US7613184B2 (en) * 2003-11-07 2009-11-03 Alcatel Lucent Method and apparatus for performing scalable selective backpressure in packet-switched networks using internal tags
US8898339B2 (en) * 2003-12-12 2014-11-25 Napatech A/S Method of transferring data implying a network analyser card
DE102004003833B4 (de) * 2004-01-26 2007-09-27 Infineon Technologies Ag Transceiver
US20050232634A1 (en) * 2004-03-29 2005-10-20 Evangelides Stephen G Jr Undersea optical transmission system employing low power consumption optical amplifiers
US20080050121A1 (en) * 2004-06-17 2008-02-28 Evangelides Stephen G Submarine optical transmission systems having optical amplifiers of unitary design
TWI292096B (en) * 2005-10-06 2008-01-01 Via Tech Inc A data buffer system and an access method of a data buffer device
US8284664B1 (en) * 2007-09-28 2012-10-09 Juniper Networks, Inc. Redirecting data units to service modules based on service tags and a redirection table
JP4506852B2 (ja) * 2008-02-22 2010-07-21 ソニー株式会社 信号入力装置及び信号入力方法
KR20110127968A (ko) * 2010-05-20 2011-11-28 엘에스산전 주식회사 Ｒ ｆｉｄ를 이용한 원격 제어 송수신 장치 및 그 방법
US9178642B2 (en) 2010-10-27 2015-11-03 Hewlett-Packard Development Company, L.P. Receivers and transceivers for optical multibus systems
JP2012205155A (ja) * 2011-03-25 2012-10-22 Fujitsu Ltd 光通信装置および光通信方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298842A (ja) * 1985-10-24 1987-05-08 Nippon Telegr & Teleph Corp <Ntt> パケツト交換システム
JP2569118B2 (ja) * 1987-07-15 1997-01-08 株式会社日立製作所 スイッチングシステム及びその構成方法
JP2747305B2 (ja) * 1988-12-14 1998-05-06 富士通株式会社 Ａｔｍ交換機
JPH0758963B2 (ja) * 1989-01-27 1995-06-21 日本電気株式会社 セル交換装置
JPH03266547A (ja) * 1990-03-16 1991-11-27 Nippon Telegr & Teleph Corp <Ntt> Ａｔｍスイッチ切替制御方法
JPH0484534A (ja) * 1990-07-27 1992-03-17 Nec Corp Ａｔｍデュアルリング網におけるａｔｍセル挿入方式
JPH04122149A (ja) * 1990-09-13 1992-04-22 Oki Electric Ind Co Ltd パケットマルチキャスト方式
JPH0537547A (ja) * 1991-08-02 1993-02-12 Fujitsu Ltd Ａｔｍ同報制御方式
JP2671699B2 (ja) * 1991-11-15 1997-10-29 三菱電機株式会社 セル交換装置
JPH06197120A (ja) * 1992-12-24 1994-07-15 Nippon Telegr & Teleph Corp <Ntt> セル多重化回路
EP0606729A3 (en) * 1993-01-11 1996-12-18 At & T Corp Asynchronous transfer mode (atm) expanded internal cell format.
JPH0730585A (ja) * 1993-07-12 1995-01-31 Nippon Telegr & Teleph Corp <Ntt> パケットスイッチ
US5557609A (en) * 1993-12-01 1996-09-17 Kabushiki Kaisha Toshiba Switching apparatus for ATM
IT1266895B1 (it) * 1994-07-26 1997-01-21 Cselt Centro Studi Lab Telecom Procedimento per l'allocazione ottimale delle risorse per il trasporto di flussi informativi a banda variabile su reti in tecnica atm, e nodo

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342374B1 (ko) * 2000-02-22 2002-07-04 박종섭 셀버스 정합 장치의 셀버스 초기 상태 안정화 장치 및 그방법
KR20010109130A (ko) * 2000-05-29 2001-12-08 가네꼬 히사시 Ａｔｍ 전송 시스템용 네트워크 노드
KR20020054250A (ko) * 2000-12-27 2002-07-06 오길록 라인정합장치와 비동기전달모드 스위치장치간 이중화 시스템
KR20040049181A (ko) * 2002-12-05 2004-06-11 주식회사 현대시스콤 에이티엠 교환기 내부 구성 장치 및 방법

Also Published As

Publication number Publication date
JPH09181742A (ja) 1997-07-11
KR970056348A (ko) 1997-07-31
US5859846A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
KR0150367B1 (ko) 완결 결합형 에이티엠 스위칭 장치
JP3667337B2 (ja) Ａｔｍ交換システム
US6229822B1 (en) Communications system for receiving and transmitting data cells
JP2837660B2 (ja) 拡張構造を有するａｔｍ層機能処理装置
KR960003505B1 (ko) 에이티엠(atm) 다중화 처리 장치
FI113826B (fi) Ohjatun pääsyn ATM-keskus
US6031838A (en) ATM switching system
EP0468498B1 (en) Routing system capable of effectively processing routing information
US6317439B1 (en) Architecture for a SONET line unit including optical transceiver, cross-connect and synchronization subsystem
KR0126848B1 (ko) 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치
EP0674409B1 (en) Apparatus for testing ATM channels
Eng et al. Advances in shared-memory designs for gigabit ATM switching
KR100284004B1 (ko) 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널
KR100236827B1 (ko) 비동기 전송 모드 교환기의 크로스바 매트릭스 스위칭 장치
JP3349725B2 (ja) Ｌａｎ間接続制御方法
JPH09261236A (ja) クロスコネクト装置の無瞬断拡張システム
KR0154089B1 (ko) 입력 버퍼형 atm 사설망 교환기
KR20040046351A (ko) 복합 트래픽 처리기능을 갖는 패킷 포워딩 장치
KR100233679B1 (ko) Atm 교환기에서 중속 가입자 정합장치
KR100355454B1 (ko) 바이트 인터리빙 방식을 이용한 에이티엠 스위칭 장치
JPH08204716A (ja) Ａｔｍスイッチ
AU4018599A (en) ATM switching system
KR20030019835A (ko) 셀버스를 이용한 에이티엠 스위칭 장치
KR19980013933A (ko) 가변용량을 갖는 비 연결형 서버
JPH05183574A (ja) セル交換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee