JPS6298842A - パケツト交換システム - Google Patents

パケツト交換システム

Info

Publication number
JPS6298842A
JPS6298842A JP60236491A JP23649185A JPS6298842A JP S6298842 A JPS6298842 A JP S6298842A JP 60236491 A JP60236491 A JP 60236491A JP 23649185 A JP23649185 A JP 23649185A JP S6298842 A JPS6298842 A JP S6298842A
Authority
JP
Japan
Prior art keywords
buffer memory
input
lines
switch
packet switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60236491A
Other languages
English (en)
Inventor
Masayuki Kobayashi
雅之 小林
Naoya Watabe
渡部　直也
Kenichi Yukimatsu
健一 行松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60236491A priority Critical patent/JPS6298842A/ja
Publication of JPS6298842A publication Critical patent/JPS6298842A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データをパケットと呼ぶ一定の長さのブロッ
クに区切り、これを単位として交換をするパケット交換
システムに関するものである。
〔従来の技術〕
一般に、複数の入回線から到着したパケ・ノドを所定の
出回線に送出するパケット交換システムにおいて、出回
線対応にバッファメモリを設けて、複数の入回線からバ
ッファメモリをアクセス可能とするために入回線とバッ
ファメモリとをバス結合した場合、同時に複数の入回線
から同一の出回線に送出を要求するパケット到着による
アクセス競合が生じる。
第２図は、かかるアクセス競合を避けるだめの手段を講
じた従来のパケット交換システムを示すブロック図であ
る。
同図において、Ｉ　Ｎ＋、Ｉ　Ｎｚ、”・、　Ｉ　Ｎ−
はｍ本の入回線、ＭＵＸは時分割多重化部、ＢＵＳはバ
ス、ＢＭはバッファメモリ、ＯＵ　Ｔ　＋　、　ＯＴＪ
　Ｔ　ｚ　、’・、Ｉ○ＵＴ、は０本の出回線、ＢＭＣ
は入力パケットの接続先要求に応じて、バッファメモリ
ＢＭにおいて所定のタイムスロットを選択するための制
御を行うバッファメモリ制御部、である。
すなわち第２図に示した従来のシステムでは、大回線対
応に時分割多重化部ＭＵＸを設け、入回線数のタイムス
ロットに時分割されたバスＢＵＳで、大回線対応のＭＵ
Ｘと出回線対応のバッファメモリＢＭとを接続するよう
にしている。
この従来の交換システムでは、ＭＵＸ−ＢＭ間転送速度
が（入回線速度Ｘ人回線数）となり入回線数が増える程
高速となり、処理が複雑になるという欠点がある。
〔発明が解決しようとする問題点〕
そこで本発明は、パケット交換システムにおいて、入回
線からバッファメモリにアクセスする際、バッファメモ
リの入力速度を入回線速度より上げることなく、アクセ
ス競合を回避可能にすること、を解決すべき問題点とし
ている。従って本発明は、上述のことを可能にするパケ
ット交換システムを提供することを目的とする。
〔問題点を解決するための手段および作用〕本発明は、
従来のパケット交換システムにおいて、出回線対応に設
けたバッファメモリを入回線数分のバンクに分割し、各
バンクにスイッチにより設定されたバスを経由して、入
回線を接続するようにしたことを主要な特徴とする。こ
のようにバッファメモリを分割することにより、複数の
入回線からのデータを多重化することが不要となるよう
にした点が従来技術と異なる点であると云える。
〔実施例〕
次に図を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示すブロック図である。同
図において、ＳＷはスイッチ、ＤＥＴは入力パケット中
の接続先要求フィールドの検出部、ＤＥＣは接続先要求
に応じてスイッチＳ界内に所定のバスを設定するための
指示を行うデコーダ部、Ｂ　Ｍ、、　Ｂ　Ｍｚ、・・・
、ＢＭ、はバンク分けされたバッファメモリ、ＳＥＬは
ｍ個のバンクから出回線に送出するデータを選択するセ
レクタ、Ｉ　Ｎ　ｌ＋　Ｉ　Ｎｚ。
、、＝、　Ｉ　Ｎ、はｍ本の入回線、ｏＵＴｌ、０ＵＴ
２９１１．。
ＯＵＴ　、は０本の出回線である。
次に回路動作を説明する。第１図において、デコーダ部
ＤＥＣの出力１，２，３．４により設定されるスイッチ
Ｓ界内のバスは１’、２’、３′。
４′である。このような構造になっているので入回線Ｉ
Ｎ４．ＩＮ、から同時に成る同一出回線ＯＵＴ、（但し
、Ｋ＜ｎ）に送出を要求するパケット（ＰＫｉ　、ＰＫ
ｊ　”）が到着した場合、デコーダ部ＤＥＣにより設定
されたスイッチ８ｗ内のバスを介してパケットＰＫ１．
ＰＫＪを、該出回線０ＵＴＫに属するバッファメモリの
バンクＢＭ、。
ＢＭＪに転送することができる。
その効果としてバッファメモリのバンク分けをせずバッ
ファメモリへの入力が１本であった従来システムを採用
した場合に生ずるバッファメモリへのアクセス競合、あ
るいはアクセス競合を避けるために大回線対応に多重化
機能を設は入側と出側を時分割多重されたバスで結ぶこ
とにより生ずるバッファメモリへの入力の高速化を回避
することができる。
〔発明の効果〕
以上説明したように、本発明によれば、出回線対応にバ
ッファメモリを設け、さらに該バ・ノファメモリを入回
線数分のバンクに分け、パケットの転送要求があるごと
にスイッチを介して入回線をバンク分けされたバッファ
メモリに接続することにより、同一出回線に送出要求の
ある複数のパケットをアクセス競合なしに、またバッフ
ァメモリの入力速度を入回線速度より上げることなしに
、バッファメモリに転送できるという利点がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
従来のパケット交換システムを示すブロック図、である
。 符号の説明 Ｉ　Ｎｌ、　Ｉ　Ｎ２＋”・＋　Ｉ　Ｎｌｌ−・・入力
回線、ＯＵＴ、。 ０ＵＴｚ、・・・、ＯＵＴ、・・・出力回線、ＤＥＴ・
・・接続先要求検出部、ＤＣＥ・・・デコーダ部、ＳＷ
・・・スイッチ、ＭＵＸ・・・多重化部、ＢＭ・・・パ
ンツアメモリ、ＢＭ、、ＢＭ２．・・・、ＢＭＩＩ・・
・バンク分けされたバ・ノファメモリ、ＳＥＬ・・・セ
レクタ 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　清 第　１　図 Ｗ

Claims (1)

  1. 【特許請求の範囲】 １）複数の入回線からそれぞれ入力されるパケットを複
    数の出回線の何れかに送出することによりパケット交換
    を行うパケット交換システムにおいて、 入側と出側をもつスイッチと、該スイッチの出側に出回
    線対応に用意され、かつそれぞれが入回線数分のバンク
    に分割されてなるバッファメモリと、前記スイッチの入
    側に収容された複数の入回線を該スイッチを介して任意
    の出回線に属する前記バッファメモリの所定のバンクに
    接続可能とするスイッチング制御手段と、を具備し、 前記複数の入回線において同一出回線への転送（交換）
    を要求する複数の呼が同時に発生した場合、該出回線に
    属する前記バッファメモリの所定バンクにそれぞれ格納
    して、入回線間のバッファ競合を生じないようにしたこ
    とを特徴とするパケット交換システム。
JP60236491A 1985-10-24 1985-10-24 パケツト交換システム Pending JPS6298842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60236491A JPS6298842A (ja) 1985-10-24 1985-10-24 パケツト交換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60236491A JPS6298842A (ja) 1985-10-24 1985-10-24 パケツト交換システム

Publications (1)

Publication Number Publication Date
JPS6298842A true JPS6298842A (ja) 1987-05-08

Family

ID=17001516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60236491A Pending JPS6298842A (ja) 1985-10-24 1985-10-24 パケツト交換システム

Country Status (1)

Country Link
JP (1) JPS6298842A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123548A (ja) * 1987-10-20 1989-05-16 Internatl Business Mach Corp <Ibm> 通信交換装置
JPH01209840A (ja) * 1988-02-18 1989-08-23 Toshiba Corp バス型パケットスイッチ制御方式
JPH0276436A (ja) * 1988-09-13 1990-03-15 Nec Corp 同報パケットスイッチ
JPH09181742A (ja) * 1995-12-19 1997-07-11 Electron & Telecommun Res Inst 完全相互接続型非同期転送モード交換装置
US5757799A (en) * 1996-01-16 1998-05-26 The Boeing Company High speed packet switch
US5881065A (en) * 1995-10-04 1999-03-09 Ultra-High Speed Network And Computer Technology Laboratories Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857940A (ja) * 1981-10-03 1983-04-06 松下電工株式会社 積層板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857940A (ja) * 1981-10-03 1983-04-06 松下電工株式会社 積層板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123548A (ja) * 1987-10-20 1989-05-16 Internatl Business Mach Corp <Ibm> 通信交換装置
JPH01209840A (ja) * 1988-02-18 1989-08-23 Toshiba Corp バス型パケットスイッチ制御方式
JPH0276436A (ja) * 1988-09-13 1990-03-15 Nec Corp 同報パケットスイッチ
US5881065A (en) * 1995-10-04 1999-03-09 Ultra-High Speed Network And Computer Technology Laboratories Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination
JPH09181742A (ja) * 1995-12-19 1997-07-11 Electron & Telecommun Res Inst 完全相互接続型非同期転送モード交換装置
US5757799A (en) * 1996-01-16 1998-05-26 The Boeing Company High speed packet switch

Similar Documents

Publication Publication Date Title
US4752777A (en) Delta network of a cross-point switch
US4814762A (en) Delta network control of a cross-point switch
US4771419A (en) Method of and switch for switching information
JP3899085B2 (ja) ネットワーク装置
JP2538720B2 (ja) パケット／回線スイッチング装置
CA1274304A (en) Crosspoint circuitry for data packet space division switches
US5418781A (en) Architecture for maintaining the sequence of packet cells transmitted over a multicast, cell-switched network
PL135975B1 (en) Distributed control digital switching system
JPH0552118B2 (ja)
JPH0828742B2 (ja) パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
US4672604A (en) Time slot polling arrangement for multiple stage time division switch
CA1256540A (en) Methods of establishing and terminating connections in a distributed-control communications system
JPS6298842A (ja) パケツト交換システム
US4494229A (en) Interconnecting apparatus for a distributed switching telephone system
JP3204996B2 (ja) 非同期時分割多重伝送装置およびスイッチ素子
US3740480A (en) Time division multiplex switching system utilizing all time division techniques
GB2054324A (en) TDM loop communication systems
JPH04229744A (ja) 時分割多重伝送システム
JP3222151B2 (ja) スイッチ素子を備えた非同期時分割多重伝送装置、非同期時分割多重伝送装置用のスイッチ素子および複数のスイッチ素子を備えた非同期時分割多重伝送装置用のスイッチ段
JP3103854B2 (ja) バッファ装置
KR820002241B1 (ko) 분배 제어 디지탈스위칭 시스템
KR820002217B1 (ko) 확장 가능한 디지탈 스위칭 회로망
JPH0276436A (ja) 同報パケットスイッチ
JPS63227150A (ja) 非同期式時分割多重交換方式
JPH0591142A (ja) パケツトスイツチ