JPH09261236A - クロスコネクト装置の無瞬断拡張システム - Google Patents
クロスコネクト装置の無瞬断拡張システムInfo
- Publication number
- JPH09261236A JPH09261236A JP6588896A JP6588896A JPH09261236A JP H09261236 A JPH09261236 A JP H09261236A JP 6588896 A JP6588896 A JP 6588896A JP 6588896 A JP6588896 A JP 6588896A JP H09261236 A JPH09261236 A JP H09261236A
- Authority
- JP
- Japan
- Prior art keywords
- rack
- switch function
- function unit
- basic
- cellized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
- H04L49/405—Physical details, e.g. power supply, mechanical construction or backplane of ATM switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】データの欠落及び重複をなくして無瞬断でスイ
ッチ機能部を拡張する。 【解決手段】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、更に、該基本架のスイッチ機
能部により出方路が決定される該セル化された入力デー
タの該増設架への入力を阻止するフィルタを備える。
ッチ機能部を拡張する。 【解決手段】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、更に、該基本架のスイッチ機
能部により出方路が決定される該セル化された入力デー
タの該増設架への入力を阻止するフィルタを備える。
Description
【0001】
【発明の属する技術分野】本発明は、クロスコネクト装
置の無瞬断拡張システムに関する。
置の無瞬断拡張システムに関する。
【0002】
【従来の技術】複数の加入者線を集線し、これを所定の
幹線に方路を切り換えて接続するクロスコネクト装置が
あり、一般に8×8クロスコネクト装置が使用され、8
本の出入り方路に対し、8本の出方路に切り換えて接続
している。
幹線に方路を切り換えて接続するクロスコネクト装置が
あり、一般に8×8クロスコネクト装置が使用され、8
本の出入り方路に対し、8本の出方路に切り換えて接続
している。
【0003】通信量の拡大と通信機能の信頼性向上のた
め、更に多くの入り方路に対し、対応する多くの出方路
に切り換えることが要望されている。
め、更に多くの入り方路に対し、対応する多くの出方路
に切り換えることが要望されている。
【0004】図11は、基本架としての8×8クロスコ
ネクト装置1の構成例ブロック図であり、8方路からの
データが入力され、8方路にデータを出力する。ここ
で、入力及び出力されるデータは、SDH(Synchronou
s Data Highway)信号である。
ネクト装置1の構成例ブロック図であり、8方路からの
データが入力され、8方路にデータを出力する。ここ
で、入力及び出力されるデータは、SDH(Synchronou
s Data Highway)信号である。
【0005】8方路から入力されるSDH信号は、それ
ぞれ対応するインタフェース回路10〜17に入力され
る。ここで、図12に示すセルフォーマットにしたが
い、ヘッダ部と情報フィールドによりセル化される。
ぞれ対応するインタフェース回路10〜17に入力され
る。ここで、図12に示すセルフォーマットにしたが
い、ヘッダ部と情報フィールドによりセル化される。
【0006】インターフェース回路10〜17から出力
されるセル信号は、ついで多重化回路20〜27により
高速変換により所定数のセルが積み上げられ、これにパ
ス情報が付加され、クロスコネクト装置のスイッチ機能
部4に入力される。
されるセル信号は、ついで多重化回路20〜27により
高速変換により所定数のセルが積み上げられ、これにパ
ス情報が付加され、クロスコネクト装置のスイッチ機能
部4に入力される。
【0007】スイッチ機能部4では、多重化セルをパス
情報に基づき対応する方路を決定して切り換え出力す
る。スイッチ機能部4からの多重化セルは、分離回路4
0〜47により多重分離されインタフェース回路50〜
57を通して元のSDH信号に変換されて幹線に送りだ
される。
情報に基づき対応する方路を決定して切り換え出力す
る。スイッチ機能部4からの多重化セルは、分離回路4
0〜47により多重分離されインタフェース回路50〜
57を通して元のSDH信号に変換されて幹線に送りだ
される。
【0008】かかる8×8クロスコネクト装置に対し、
更にスイッチ機能部4を拡張して、入力方路と対応する
出方路を増加させようとする場合、通常8×8クロスコ
ネクト装置は、運用中である。
更にスイッチ機能部4を拡張して、入力方路と対応する
出方路を増加させようとする場合、通常8×8クロスコ
ネクト装置は、運用中である。
【0009】図13は、8×8クロスコネクト装置の基
本架1に対し、スイッチ機能部の増加架2を追加する場
合に想定される一構成例である。増設架2のスイッチ機
能部400は、64×64のクロスコネクト機能を有
し、基本架1のスイッチ機能部4と同じ8×8のクロス
コネクト構成を8組収容したものである。
本架1に対し、スイッチ機能部の増加架2を追加する場
合に想定される一構成例である。増設架2のスイッチ機
能部400は、64×64のクロスコネクト機能を有
し、基本架1のスイッチ機能部4と同じ8×8のクロス
コネクト構成を8組収容したものである。
【0010】かかる図13の構成により、基本架1への
8本の入方路と、増設架2への56本の入方路に対し、
増設架2のスイッチ機能部400においてクロスコネク
トして増設架2より64の出方路に出力する構成であ
る。
8本の入方路と、増設架2への56本の入方路に対し、
増設架2のスイッチ機能部400においてクロスコネク
トして増設架2より64の出方路に出力する構成であ
る。
【0011】ここで図13のように、基本架1の運用中
に、増加架2を追加して、基本架1のスイッチ機能部4
を増加架2のスイッチ機能部400に吸収して置き代え
る場合、基本架1のスイッチ機能部4の切離しから、増
加架2のスイッチ機能部400の増設までの時間、基本
架1のスイッチ機能部4の入出力側で、切断が不可欠で
ある。したがって、この時間中伝送路が切断してしま
い、この間に流れてきたデータが廃棄されてしまう。
に、増加架2を追加して、基本架1のスイッチ機能部4
を増加架2のスイッチ機能部400に吸収して置き代え
る場合、基本架1のスイッチ機能部4の切離しから、増
加架2のスイッチ機能部400の増設までの時間、基本
架1のスイッチ機能部4の入出力側で、切断が不可欠で
ある。したがって、この時間中伝送路が切断してしま
い、この間に流れてきたデータが廃棄されてしまう。
【0012】図14は、更に別の想定されるスイッチ機
能部の増加架2を追加する構成例である。図13の例と
比較すると、基本架1のスイッチ機能部4の機能を活性
のままにして、更に基本架1に選択回路60〜67を設
けている。
能部の増加架2を追加する構成例である。図13の例と
比較すると、基本架1のスイッチ機能部4の機能を活性
のままにして、更に基本架1に選択回路60〜67を設
けている。
【0013】これにより、基本架1のスイッチ機能部4
と増設架2のスイッチ機能部400にそれぞれ同じデー
タを入力し、選択回路60〜67で基本架側から増設架
側に切り換える構成である。
と増設架2のスイッチ機能部400にそれぞれ同じデー
タを入力し、選択回路60〜67で基本架側から増設架
側に切り換える構成である。
【0014】この構成の場合、上記図13の如き伝送路
の切断の問題はないが、選択回路60〜67に入力する
基本架側データと増設架側データとの間に処理遅延の違
いから位相差が生じてしまうおそれがある。したがっ
て、データの廃棄や逆にデータが2重に出力されること
が生じてしまい問題である。
の切断の問題はないが、選択回路60〜67に入力する
基本架側データと増設架側データとの間に処理遅延の違
いから位相差が生じてしまうおそれがある。したがっ
て、データの廃棄や逆にデータが2重に出力されること
が生じてしまい問題である。
【0015】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記のスイッチ機能部の増設における問題を生
じさせないクロスコネクト装置の無瞬断拡張システムを
提供することにある。
目的は、上記のスイッチ機能部の増設における問題を生
じさせないクロスコネクト装置の無瞬断拡張システムを
提供することにある。
【0016】
【課題を解決するための手段】上記課題を達成するため
の請求項1に記載の本発明のクロスコネクト装置の無瞬
断拡張システムは、セル化された入力データの仮想パス
情報に基づき出方路を決定して該セル化された入力デー
タを出力するスイッチ機能部を有する基本架と、該セル
化された入力データ及び他の基本架からのセル化された
データを入力し、それらの仮想パス情報に基づき出方路
を決定して該セル化された入力データを出力するスイッ
チ機能部を有する増設架を有する。更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの該増設架への入力を阻止するフィルタを備
えたことを特徴とする。
の請求項1に記載の本発明のクロスコネクト装置の無瞬
断拡張システムは、セル化された入力データの仮想パス
情報に基づき出方路を決定して該セル化された入力デー
タを出力するスイッチ機能部を有する基本架と、該セル
化された入力データ及び他の基本架からのセル化された
データを入力し、それらの仮想パス情報に基づき出方路
を決定して該セル化された入力データを出力するスイッ
チ機能部を有する増設架を有する。更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの該増設架への入力を阻止するフィルタを備
えたことを特徴とする。
【0017】更に請求項2に記載のクロスコネクト装置
の無瞬断拡張システムは、請求項1の記載において、前
記フィルタを基本架内に備えたことを特徴とする。
の無瞬断拡張システムは、請求項1の記載において、前
記フィルタを基本架内に備えたことを特徴とする。
【0018】請求項3に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項2の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の入力側に備え
たことを特徴とする。
瞬断拡張システムは、請求項2の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の入力側に備え
たことを特徴とする。
【0019】請求項4に記載のクロスコネクト装置の無
瞬断拡張システムは、セル化された入力データの仮想パ
ス情報に基づき出方路を決定して該セル化された入力デ
ータを出力するスイッチ機能部を有する基本架と、該セ
ル化された入力データ及び他の基本架からのセル化され
たデータを入力し、それらの仮想パス情報に基づき出方
路を決定して該セル化された入力データを出力するスイ
ッチ機能部を有する増設架を有し、更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの、該増設架から該基本架への入力を阻止す
るフィルタを備えたことを特徴とする。
瞬断拡張システムは、セル化された入力データの仮想パ
ス情報に基づき出方路を決定して該セル化された入力デ
ータを出力するスイッチ機能部を有する基本架と、該セ
ル化された入力データ及び他の基本架からのセル化され
たデータを入力し、それらの仮想パス情報に基づき出方
路を決定して該セル化された入力データを出力するスイ
ッチ機能部を有する増設架を有し、更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの、該増設架から該基本架への入力を阻止す
るフィルタを備えたことを特徴とする。
【0020】請求項5に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項4の記載において、前記フ
ィルタを基本架内に備えたことを特徴とする。
瞬断拡張システムは、請求項4の記載において、前記フ
ィルタを基本架内に備えたことを特徴とする。
【0021】請求項6に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項4の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の出力側に備え
たことを特徴とする。
瞬断拡張システムは、請求項4の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の出力側に備え
たことを特徴とする。
【0022】請求項7に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項1または4の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を選択して出
力するスイッチを備えたことを特徴とする。
瞬断拡張システムは、請求項1または4の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を選択して出
力するスイッチを備えたことを特徴とする。
【0023】請求項8に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項1または4の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を多重化して
出力する多重化部を備えたことを特徴とする。
瞬断拡張システムは、請求項1または4の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を多重化して
出力する多重化部を備えたことを特徴とする。
【0024】
【発明の実施の形態】以下、本発明の実施の形態を図面
にしたがって説明する。尚、図において、同一または類
似のものには同一の参照番号または記号を付して説明す
る。
にしたがって説明する。尚、図において、同一または類
似のものには同一の参照番号または記号を付して説明す
る。
【0025】図1は、本発明の第一の実施の形態であ
る。8×8クロスコネクト機能のスイッチ機能部4を有
する基本架1の基本的構成は、先に説明した図11と同
様であり、2×1のスイッチ回路70〜77を有する。
る。8×8クロスコネクト機能のスイッチ機能部4を有
する基本架1の基本的構成は、先に説明した図11と同
様であり、2×1のスイッチ回路70〜77を有する。
【0026】更に拡張される増設架2が接続され、64
方路の入力と出力を有する。64×64クロスコネクト
機能のスイッチ機能部400を有し、64方路の入力の
内、8方路は基本架1から入力される。残りの56方路
のデータは、図示しない他の基本架から入力される。ま
た64方路の入力は、それぞれスイッチ機能部400に
接続されたフィルタ80〜87、900〜955に入力
される。
方路の入力と出力を有する。64×64クロスコネクト
機能のスイッチ機能部400を有し、64方路の入力の
内、8方路は基本架1から入力される。残りの56方路
のデータは、図示しない他の基本架から入力される。ま
た64方路の入力は、それぞれスイッチ機能部400に
接続されたフィルタ80〜87、900〜955に入力
される。
【0027】基本架1のスイッチ機能部4は、基本架1
に入力する8方路のデータのみ処理して2×1のスイッ
チ回路70〜77に入力する。
に入力する8方路のデータのみ処理して2×1のスイッ
チ回路70〜77に入力する。
【0028】増設架2のスイッチ機能部400は、64
×64方路を処理するものであり、フィルタ80〜8
7、900〜955はそれぞれ接続される基本架におけ
る自方路宛のセルをフィルタするものである。
×64方路を処理するものであり、フィルタ80〜8
7、900〜955はそれぞれ接続される基本架におけ
る自方路宛のセルをフィルタするものである。
【0029】このために基本架1に新たに備えた2×1
SW部70〜77に入力されるデータは、基本架側のス
イッチ機能部4からの出力と、増設架側のスイッチ機能
部400からの出力とは重複しない。
SW部70〜77に入力されるデータは、基本架側のス
イッチ機能部4からの出力と、増設架側のスイッチ機能
部400からの出力とは重複しない。
【0030】上記のように、図1において、基本架1の
スイッチ機能部4は、増設架2の接続に関わらず常時使
用される為、データの廃棄や同じデータが二重に出力さ
れることは起こらない。
スイッチ機能部4は、増設架2の接続に関わらず常時使
用される為、データの廃棄や同じデータが二重に出力さ
れることは起こらない。
【0031】ここで、上記フィルタ80〜87、900
〜955の機能及び動作を更に説明すると、これらは、
図12において説明したセルフォーマットの仮想パス識
別子(VPI)及び仮想チャネル識別子(VCI)を認
識する。そして、通過を阻止すべき方路に対してスイッ
チ機能部400により方路決定が行われないように、該
当するセルを廃棄する。
〜955の機能及び動作を更に説明すると、これらは、
図12において説明したセルフォーマットの仮想パス識
別子(VPI)及び仮想チャネル識別子(VCI)を認
識する。そして、通過を阻止すべき方路に対してスイッ
チ機能部400により方路決定が行われないように、該
当するセルを廃棄する。
【0032】かかる動作については、いか各実施の形態
に共通するので、後に改めて説明する。
に共通するので、後に改めて説明する。
【0033】図2は、本発明の更に第二の実施の形態で
ある。この構成ではフィルタ80〜87を基本架1に設
ける構成である。これにより増設架2の部品数を軽減で
き、安価にできる。また、基本架1から直接フィルタ8
0〜87を制御できる。他の動作は、図1の構成と同様
である。
ある。この構成ではフィルタ80〜87を基本架1に設
ける構成である。これにより増設架2の部品数を軽減で
き、安価にできる。また、基本架1から直接フィルタ8
0〜87を制御できる。他の動作は、図1の構成と同様
である。
【0034】図3は、本発明の第三の実施の形態であ
る。この構成ではフィルタ80〜87及び900〜95
5を増設架2に設ける構成である。更に、図1の構成に
対し、フィルタ80〜87及び900〜955は、増設
架2のスイッチ機能部400の出力側に設けられている
点に特徴を有し、かかる点を除き動作は、図1と基本的
に同一である。この構成により、基本架1の部品点数を
軽減でき、安価にできる。
る。この構成ではフィルタ80〜87及び900〜95
5を増設架2に設ける構成である。更に、図1の構成に
対し、フィルタ80〜87及び900〜955は、増設
架2のスイッチ機能部400の出力側に設けられている
点に特徴を有し、かかる点を除き動作は、図1と基本的
に同一である。この構成により、基本架1の部品点数を
軽減でき、安価にできる。
【0035】図4は、更に別の第四の実施の形態であ
る。この構成は、図3の構成に対し、フィルタ80〜8
7を基本架1に設けた構成である。その他の動作は図3
の構成と同様である。
る。この構成は、図3の構成に対し、フィルタ80〜8
7を基本架1に設けた構成である。その他の動作は図3
の構成と同様である。
【0036】図5は、本発明の第五の実施の形態であ
る。この構成では先の実施の形態において、スイッチ機
能部4の出力側に設けている2×1SW部70〜77の
代わりに多重部90〜97を設けている。
る。この構成では先の実施の形態において、スイッチ機
能部4の出力側に設けている2×1SW部70〜77の
代わりに多重部90〜97を設けている。
【0037】多重部90〜97では基本架1からのデー
タと増設架2からのデータを多重化し、したがって速度
が2倍にしている。更に、2×1SW部70〜77を使
用することにより生じていた同時到着によるデータの待
ち合わせ処理が回避することが可能である。
タと増設架2からのデータを多重化し、したがって速度
が2倍にしている。更に、2×1SW部70〜77を使
用することにより生じていた同時到着によるデータの待
ち合わせ処理が回避することが可能である。
【0038】図6は、更に本発明の第六の実施の形態で
ある。この構成は増設架2、3として同一構成で第一、
第二の増設架を使用している。更に、基本架1のスイッ
チ機能部4の出力側に配置されるSW部70〜77を3
×1即ち、3入力に対し、いずれか1を出力する機能を
有するものとしている。
ある。この構成は増設架2、3として同一構成で第一、
第二の増設架を使用している。更に、基本架1のスイッ
チ機能部4の出力側に配置されるSW部70〜77を3
×1即ち、3入力に対し、いずれか1を出力する機能を
有するものとしている。
【0039】この3入力は、基本架1のスイッチ機能部
4の出力及び、第一、第二の増設架2、3内のそれぞれ
のスイッチ機能部401、402である。スイッチ機能
部401、402のそれぞれは、32×32のクロスコ
ネクト機能を有し、他の基本架からの24のデータと基
本架1からの8のデータを入力し、基本架1に8の方路
を出力し、他の基本架に24の方路を出力する構成であ
る。
4の出力及び、第一、第二の増設架2、3内のそれぞれ
のスイッチ機能部401、402である。スイッチ機能
部401、402のそれぞれは、32×32のクロスコ
ネクト機能を有し、他の基本架からの24のデータと基
本架1からの8のデータを入力し、基本架1に8の方路
を出力し、他の基本架に24の方路を出力する構成であ
る。
【0040】尚、フィルタ80〜87及び900〜92
3は、図1において説明したものと同様である。
3は、図1において説明したものと同様である。
【0041】かかる構成は、3×1SW部70〜77に
限定されず、一般化し、増設架をN架とする場合、基本
架1のSW部は、(N+1)×1にして対応することが
可能である。
限定されず、一般化し、増設架をN架とする場合、基本
架1のSW部は、(N+1)×1にして対応することが
可能である。
【0042】図7は、本発明の第七の実施の形態であ
る。この構成は、図6と同様に増設架を第一、第二の2
架使用する場合である。但し、図6の実施の形態とこと
なる点は、基本架1に3×1SW部70〜77の代わり
に多重化部91〜97を設けた構成である。
る。この構成は、図6と同様に増設架を第一、第二の2
架使用する場合である。但し、図6の実施の形態とこと
なる点は、基本架1に3×1SW部70〜77の代わり
に多重化部91〜97を設けた構成である。
【0043】かかる多重化部91〜97による特徴は、
先の図5における実施の形態と同様である。ただし、図
7の実施の形態の場合は、多重化部91〜97により3
倍の速度に変換される。更に、一般化すると増設架をN
架とする場合、基本架1の多重化部91〜97は、(N
+1)×1の多重化を有するものが使用される。
先の図5における実施の形態と同様である。ただし、図
7の実施の形態の場合は、多重化部91〜97により3
倍の速度に変換される。更に、一般化すると増設架をN
架とする場合、基本架1の多重化部91〜97は、(N
+1)×1の多重化を有するものが使用される。
【0044】図8は、上記各実施の形態に共通するフィ
ルタの一構成例を説明する図である。フィルタにおい
て、セルの方路を決定するためには、セルの先頭位置を
示す先頭信号とそのセルが有効もしくは、無効であるか
を示す有効/無効信号が必要となる。
ルタの一構成例を説明する図である。フィルタにおい
て、セルの方路を決定するためには、セルの先頭位置を
示す先頭信号とそのセルが有効もしくは、無効であるか
を示す有効/無効信号が必要となる。
【0045】図8において、(1)は先頭セルと有効・
無効セルがそれぞれ一本の信号としてセルデータ〔図8
(2)〕と並列に伝送される場合を示し、1セル分とし
て、ヘッダに続き情報フィールドが送られる。
無効セルがそれぞれ一本の信号としてセルデータ〔図8
(2)〕と並列に伝送される場合を示し、1セル分とし
て、ヘッダに続き情報フィールドが送られる。
【0046】図8(3)は、かかる伝送携帯に対するフ
ィルタの構成例を示す図である。101は、VPI/V
CIのデコード部である。100、106及び102は
遅延部、103は論理積部、104はタイミング生成
部、及び105はラッチ部である。
ィルタの構成例を示す図である。101は、VPI/V
CIのデコード部である。100、106及び102は
遅延部、103は論理積部、104はタイミング生成
部、及び105はラッチ部である。
【0047】VPI/VCIデコード部101でVPI
/VCIをデコードし、廃棄すべきセルの場合に論理
“H”を出力する。VPI/VCIデコード部101で
の処理時間とタイミングを合わせるべく遅延部102で
遅延された入力セルの有効・無効データが論理積部10
3に入力し、ここで、VPI/VCIデコード部101
の出力と論理積が求められる。
/VCIをデコードし、廃棄すべきセルの場合に論理
“H”を出力する。VPI/VCIデコード部101で
の処理時間とタイミングを合わせるべく遅延部102で
遅延された入力セルの有効・無効データが論理積部10
3に入力し、ここで、VPI/VCIデコード部101
の出力と論理積が求められる。
【0048】廃棄すべきセルの場合は、ここで有効/無
効がマスクされる。タイミング生成部104でラッチタ
イミングが生成され、ラッチ部105でセルの有効/無
効データがラッチされる。そしてラッチされ、出力され
るセルの有効/無効データにタイミングを合わせて、セ
ルデータ、セル先頭をそれぞれ遅延部100、106を
通して出力される。
効がマスクされる。タイミング生成部104でラッチタ
イミングが生成され、ラッチ部105でセルの有効/無
効データがラッチされる。そしてラッチされ、出力され
るセルの有効/無効データにタイミングを合わせて、セ
ルデータ、セル先頭をそれぞれ遅延部100、106を
通して出力される。
【0049】図9は、先頭セルとセル有効/無効を同一
信号上に割り当てた例である〔図9(1)参照〕。そし
て、この先頭セルとセル有効/無効のタイミングに同期
してセルデータが入力される〔図9(2)参照〕。
信号上に割り当てた例である〔図9(1)参照〕。そし
て、この先頭セルとセル有効/無効のタイミングに同期
してセルデータが入力される〔図9(2)参照〕。
【0050】図9(3)は、かかる態様に対応するフィ
ルタの構成例であり、セル有効/無効デコード部102
により同一信号上に割り当てられたセル先頭とセル有効
/無効データからセル有効/無効が抜き出される。
ルタの構成例であり、セル有効/無効デコード部102
により同一信号上に割り当てられたセル先頭とセル有効
/無効データからセル有効/無効が抜き出される。
【0051】そのセル有効/無効とVPI/VCIデコ
ード部101から出力された信号との論理積が論理積部
103で求められ、セレクタ108に入力する。一方、
セレクタ108には更に入力セル先頭と有効/無効デー
タを遅延部107で遅延したものが入力される。
ード部101から出力された信号との論理積が論理積部
103で求められ、セレクタ108に入力する。一方、
セレクタ108には更に入力セル先頭と有効/無効デー
タを遅延部107で遅延したものが入力される。
【0052】更に、タイミング生成部105は、有効/
無効デコーダ102からセル有効/無効が出力される時
のタイミングに同期した選択信号を出力し、これにより
セレクタ108を論理積部103の出力を選択するよう
に制御する。
無効デコーダ102からセル有効/無効が出力される時
のタイミングに同期した選択信号を出力し、これにより
セレクタ108を論理積部103の出力を選択するよう
に制御する。
【0053】図10は、更に別のフィルタの構成例を説
明する図であり、この例ではセル先頭が1信号であり、
セル有効/無効をヘッダのイネーブルビット(図12の
ヘッダの第5オクテットのENBを参照)に割り当てた
例である。
明する図であり、この例ではセル先頭が1信号であり、
セル有効/無効をヘッダのイネーブルビット(図12の
ヘッダの第5オクテットのENBを参照)に割り当てた
例である。
【0054】上記図8、図9の例では、ヘッダのイネー
ブルビットENBは、ドントケア(don't care)である
が、本例では、このセルデータのヘッダのイネーブルビ
ットENBに基づき、有効/無効ビットをセルデータか
ら有効/無効デコード部102でデコードしている。そ
してかかる点を除き、先の図8、図9の例と同じであ
る。
ブルビットENBは、ドントケア(don't care)である
が、本例では、このセルデータのヘッダのイネーブルビ
ットENBに基づき、有効/無効ビットをセルデータか
ら有効/無効デコード部102でデコードしている。そ
してかかる点を除き、先の図8、図9の例と同じであ
る。
【0055】
【発明の効果】以上説明したように、従来の技術でスイ
ッチ機能部を拡張する際に、データの損失に対して目を
つむるか、予めデータの流れを止めて行うことが想定さ
れる。これに対し、実施の形態を図にしたがい説明した
ように、本発明においてはより簡易に、データの瞬断も
なくスイッチ機能部を拡張する事が可能である。
ッチ機能部を拡張する際に、データの損失に対して目を
つむるか、予めデータの流れを止めて行うことが想定さ
れる。これに対し、実施の形態を図にしたがい説明した
ように、本発明においてはより簡易に、データの瞬断も
なくスイッチ機能部を拡張する事が可能である。
【0056】したがって、将来のネットワークあるいは
通信路の多様性に対し、容易に対応が可能であるクロス
コネクト装置の拡張システムを提供できる。
通信路の多様性に対し、容易に対応が可能であるクロス
コネクト装置の拡張システムを提供できる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態を示すブロック図で
ある。
ある。
【図2】本発明の第二の実施の形態を示すブロック図で
ある。
ある。
【図3】本発明の第三の実施の形態を示すブロック図で
ある。
ある。
【図4】本発明の第四の実施の形態を示すブロック図で
ある。
ある。
【図5】本発明の第五の実施の形態を示すブロック図で
ある。
ある。
【図6】本発明の第六の実施の形態を示すブロック図で
ある。
ある。
【図7】本発明の第七の実施の形態を示すブロック図で
ある。
ある。
【図8】上記各図の実施の形態におけるフィルタの第一
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図9】上記各図の実施の形態におけるフィルタの第二
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図10】上記各図の実施の形態におけるフィルタの第
三の構成例を示すブロック図である。
三の構成例を示すブロック図である。
【図11】クロスコネクト装置の一般的構成例を示すブ
ロック図である。
ロック図である。
【図12】セルフォーマットの構成例である。
【図13】増設架の第一の接続想定例(その1)であ
る。
る。
【図14】増設架の第一の接続想定例(その2)であ
る。
る。
1 基本架 10〜17 インタフェース部 20〜27,90〜97,多重化部 30〜37 VP変換部 4 スイッチ機能部 70〜77 2×1スイッチ部 40〜47 多重分離部 50〜57 インタフェース部 2、3 増設架 400 増設架用スイッチ機能部 80〜87,900〜955 フィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜井 宏哉 宮城県仙台市青葉区一番町1丁目2番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 藤本 俊文 宮城県仙台市青葉区一番町1丁目2番25号 富士通東北ディジタル・テクノロジ株式 会社内
Claims (8)
- 【請求項1】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、 更に、該基本架のスイッチ機能部により出方路が決定さ
れる該セル化された入力データの該増設架への入力を阻
止するフィルタを備えたことを特徴とするクロスコネク
ト装置の無瞬断拡張システム。 - 【請求項2】請求項1において、前記フィルタを基本架
内に備えたことを特徴とするクロスコネクト装置の無瞬
断拡張システム。 - 【請求項3】請求項2において、 前記フィルタを増設架内の前記スイッチ機能部の入力側
に備えたことを特徴とするクロスコネクト装置の無瞬断
拡張システム。 - 【請求項4】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、 更に、該基本架のスイッチ機能部により出方路が決定さ
れる該セル化された入力データの、該増設架から該基本
架への入力を阻止するフィルタを備えたことを特徴とす
るクロスコネクト装置の無瞬断拡張システム。 - 【請求項5】請求項4において、 前記フィルタを基本架内に備えたことを特徴とするクロ
スコネクト装置の無瞬断拡張システム。 - 【請求項6】請求項4において、 前記フィルタを増設架内の前記スイッチ機能部の出力側
に備えたことを特徴とするクロスコネクト装置の無瞬断
拡張システム。 - 【請求項7】請求項1または4において、 前記基本架に、更に該基本架内のスイッチ機能部の出力
と前記増設架のスイッチ機能部の出力を選択して出力す
るスイッチを備えたことを特徴とするクロスコネクト装
置の無瞬断拡張システム。 - 【請求項8】請求項1または4において、 前記基本架に、更に該基本架内のスイッチ機能部の出力
と前記増設架のスイッチ機能部の出力を多重化して出力
する多重化部を備えたことを特徴とするクロスコネクト
装置の無瞬断拡張システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06588896A JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
US08/703,094 US5859844A (en) | 1996-03-22 | 1996-08-26 | Uninterrupted-service expansion system for a cross connecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06588896A JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09261236A true JPH09261236A (ja) | 1997-10-03 |
JP3614236B2 JP3614236B2 (ja) | 2005-01-26 |
Family
ID=13299971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06588896A Expired - Fee Related JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5859844A (ja) |
JP (1) | JP3614236B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154583A (en) * | 1998-02-20 | 2000-11-28 | Fujitsu Limited | Optical switch |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6680939B1 (en) * | 2000-09-14 | 2004-01-20 | Nvision, Inc | Expandable router |
US8189603B2 (en) * | 2005-10-04 | 2012-05-29 | Mammen Thomas | PCI express to PCI express based low latency interconnect scheme for clustering systems |
US8920343B2 (en) | 2006-03-23 | 2014-12-30 | Michael Edward Sabatino | Apparatus for acquiring and processing of physiological auditory signals |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4967405A (en) * | 1988-12-09 | 1990-10-30 | Transwitch Corporation | System for cross-connecting high speed digital SONET signals |
US5282195A (en) * | 1991-09-05 | 1994-01-25 | Raynet Corporation | DSO cross-connect for floating virtual tributaries |
US5497363A (en) * | 1994-09-29 | 1996-03-05 | Alcatel Network Systems, Inc. | Expansion shelf for access system and switch block therefor |
-
1996
- 1996-03-22 JP JP06588896A patent/JP3614236B2/ja not_active Expired - Fee Related
- 1996-08-26 US US08/703,094 patent/US5859844A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154583A (en) * | 1998-02-20 | 2000-11-28 | Fujitsu Limited | Optical switch |
Also Published As
Publication number | Publication date |
---|---|
US5859844A (en) | 1999-01-12 |
JP3614236B2 (ja) | 2005-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0150367B1 (ko) | 완결 결합형 에이티엠 스위칭 장치 | |
JP3163069B2 (ja) | スイッチ構造のアップグレード方法 | |
US6795393B1 (en) | Method and apparatus for errorless path protection and rearrangement | |
JP3151139B2 (ja) | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 | |
US20060050699A1 (en) | Header conversion technique in ATM switch | |
JP3516490B2 (ja) | 回線インタフェース装置 | |
JP3110104B2 (ja) | 交換機 | |
JPH09261236A (ja) | クロスコネクト装置の無瞬断拡張システム | |
US6333915B1 (en) | On-line line monitor system | |
EP0554969B1 (en) | STM switching arrangement | |
Eng et al. | Advances in shared-memory designs for gigabit ATM switching | |
JP3297104B2 (ja) | Atmスイッチ | |
EP0777360B1 (en) | Method of expanding the capacity of switching elements, and switching stage obtained by the method | |
JP3466962B2 (ja) | Sdhリングシステム | |
KR20020033047A (ko) | 비동기전송모드 교환기의 보드이중화 장치 및 그 제어방법 | |
JP2747305B2 (ja) | Atm交換機 | |
JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
JP2655630B2 (ja) | アラーム表示信号発生回路 | |
JPH10257580A (ja) | クロスコネクト装置 | |
JP3008966B2 (ja) | Atm装置 | |
JP3463329B2 (ja) | 通信ノード | |
JP2874540B2 (ja) | 光atmスイッチ | |
JP3375055B2 (ja) | 公専統合型交換機 | |
JP3657856B2 (ja) | 通信システム | |
JPH0522404A (ja) | Stm−atm相互変換制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041026 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |