JPH09261236A - クロスコネクト装置の無瞬断拡張システム - Google Patents
クロスコネクト装置の無瞬断拡張システムInfo
- Publication number
- JPH09261236A JPH09261236A JP6588896A JP6588896A JPH09261236A JP H09261236 A JPH09261236 A JP H09261236A JP 6588896 A JP6588896 A JP 6588896A JP 6588896 A JP6588896 A JP 6588896A JP H09261236 A JPH09261236 A JP H09261236A
- Authority
- JP
- Japan
- Prior art keywords
- rack
- switch function
- function unit
- basic
- cellized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
- H04L49/405—Physical details, e.g. power supply, mechanical construction or backplane of ATM switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】データの欠落及び重複をなくして無瞬断でスイ
ッチ機能部を拡張する。 【解決手段】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、更に、該基本架のスイッチ機
能部により出方路が決定される該セル化された入力デー
タの該増設架への入力を阻止するフィルタを備える。
ッチ機能部を拡張する。 【解決手段】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、更に、該基本架のスイッチ機
能部により出方路が決定される該セル化された入力デー
タの該増設架への入力を阻止するフィルタを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、クロスコネクト装
置の無瞬断拡張システムに関する。
置の無瞬断拡張システムに関する。
【０００２】
【従来の技術】複数の加入者線を集線し、これを所定の
幹線に方路を切り換えて接続するクロスコネクト装置が
あり、一般に８×８クロスコネクト装置が使用され、８
本の出入り方路に対し、８本の出方路に切り換えて接続
している。
幹線に方路を切り換えて接続するクロスコネクト装置が
あり、一般に８×８クロスコネクト装置が使用され、８
本の出入り方路に対し、８本の出方路に切り換えて接続
している。
【０００３】通信量の拡大と通信機能の信頼性向上のた
め、更に多くの入り方路に対し、対応する多くの出方路
に切り換えることが要望されている。
め、更に多くの入り方路に対し、対応する多くの出方路
に切り換えることが要望されている。
【０００４】図１１は、基本架としての８×８クロスコ
ネクト装置１の構成例ブロック図であり、８方路からの
データが入力され、８方路にデータを出力する。ここ
で、入力及び出力されるデータは、ＳＤＨ（Synchronou
s Data Highway）信号である。
ネクト装置１の構成例ブロック図であり、８方路からの
データが入力され、８方路にデータを出力する。ここ
で、入力及び出力されるデータは、ＳＤＨ（Synchronou
s Data Highway）信号である。
【０００５】８方路から入力されるＳＤＨ信号は、それ
ぞれ対応するインタフェース回路１０〜１７に入力され
る。ここで、図１２に示すセルフォーマットにしたが
い、ヘッダ部と情報フィールドによりセル化される。
ぞれ対応するインタフェース回路１０〜１７に入力され
る。ここで、図１２に示すセルフォーマットにしたが
い、ヘッダ部と情報フィールドによりセル化される。
【０００６】インターフェース回路１０〜１７から出力
されるセル信号は、ついで多重化回路２０〜２７により
高速変換により所定数のセルが積み上げられ、これにパ
ス情報が付加され、クロスコネクト装置のスイッチ機能
部４に入力される。
されるセル信号は、ついで多重化回路２０〜２７により
高速変換により所定数のセルが積み上げられ、これにパ
ス情報が付加され、クロスコネクト装置のスイッチ機能
部４に入力される。
【０００７】スイッチ機能部４では、多重化セルをパス
情報に基づき対応する方路を決定して切り換え出力す
る。スイッチ機能部４からの多重化セルは、分離回路４
０〜４７により多重分離されインタフェース回路５０〜
５７を通して元のＳＤＨ信号に変換されて幹線に送りだ
される。
情報に基づき対応する方路を決定して切り換え出力す
る。スイッチ機能部４からの多重化セルは、分離回路４
０〜４７により多重分離されインタフェース回路５０〜
５７を通して元のＳＤＨ信号に変換されて幹線に送りだ
される。
【０００８】かかる８×８クロスコネクト装置に対し、
更にスイッチ機能部４を拡張して、入力方路と対応する
出方路を増加させようとする場合、通常８×８クロスコ
ネクト装置は、運用中である。
更にスイッチ機能部４を拡張して、入力方路と対応する
出方路を増加させようとする場合、通常８×８クロスコ
ネクト装置は、運用中である。
【０００９】図１３は、８×８クロスコネクト装置の基
本架１に対し、スイッチ機能部の増加架２を追加する場
合に想定される一構成例である。増設架２のスイッチ機
能部４００は、６４×６４のクロスコネクト機能を有
し、基本架１のスイッチ機能部４と同じ８×８のクロス
コネクト構成を８組収容したものである。
本架１に対し、スイッチ機能部の増加架２を追加する場
合に想定される一構成例である。増設架２のスイッチ機
能部４００は、６４×６４のクロスコネクト機能を有
し、基本架１のスイッチ機能部４と同じ８×８のクロス
コネクト構成を８組収容したものである。
【００１０】かかる図１３の構成により、基本架１への
８本の入方路と、増設架２への５６本の入方路に対し、
増設架２のスイッチ機能部４００においてクロスコネク
トして増設架２より６４の出方路に出力する構成であ
る。
８本の入方路と、増設架２への５６本の入方路に対し、
増設架２のスイッチ機能部４００においてクロスコネク
トして増設架２より６４の出方路に出力する構成であ
る。
【００１１】ここで図１３のように、基本架１の運用中
に、増加架２を追加して、基本架１のスイッチ機能部４
を増加架２のスイッチ機能部４００に吸収して置き代え
る場合、基本架１のスイッチ機能部４の切離しから、増
加架２のスイッチ機能部４００の増設までの時間、基本
架１のスイッチ機能部４の入出力側で、切断が不可欠で
ある。したがって、この時間中伝送路が切断してしま
い、この間に流れてきたデータが廃棄されてしまう。
に、増加架２を追加して、基本架１のスイッチ機能部４
を増加架２のスイッチ機能部４００に吸収して置き代え
る場合、基本架１のスイッチ機能部４の切離しから、増
加架２のスイッチ機能部４００の増設までの時間、基本
架１のスイッチ機能部４の入出力側で、切断が不可欠で
ある。したがって、この時間中伝送路が切断してしま
い、この間に流れてきたデータが廃棄されてしまう。
【００１２】図１４は、更に別の想定されるスイッチ機
能部の増加架２を追加する構成例である。図１３の例と
比較すると、基本架１のスイッチ機能部４の機能を活性
のままにして、更に基本架１に選択回路６０〜６７を設
けている。
能部の増加架２を追加する構成例である。図１３の例と
比較すると、基本架１のスイッチ機能部４の機能を活性
のままにして、更に基本架１に選択回路６０〜６７を設
けている。
【００１３】これにより、基本架１のスイッチ機能部４
と増設架２のスイッチ機能部４００にそれぞれ同じデー
タを入力し、選択回路６０〜６７で基本架側から増設架
側に切り換える構成である。
と増設架２のスイッチ機能部４００にそれぞれ同じデー
タを入力し、選択回路６０〜６７で基本架側から増設架
側に切り換える構成である。
【００１４】この構成の場合、上記図１３の如き伝送路
の切断の問題はないが、選択回路６０〜６７に入力する
基本架側データと増設架側データとの間に処理遅延の違
いから位相差が生じてしまうおそれがある。したがっ
て、データの廃棄や逆にデータが２重に出力されること
が生じてしまい問題である。
の切断の問題はないが、選択回路６０〜６７に入力する
基本架側データと増設架側データとの間に処理遅延の違
いから位相差が生じてしまうおそれがある。したがっ
て、データの廃棄や逆にデータが２重に出力されること
が生じてしまい問題である。
【００１５】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記のスイッチ機能部の増設における問題を生
じさせないクロスコネクト装置の無瞬断拡張システムを
提供することにある。
目的は、上記のスイッチ機能部の増設における問題を生
じさせないクロスコネクト装置の無瞬断拡張システムを
提供することにある。
【００１６】
【課題を解決するための手段】上記課題を達成するため
の請求項１に記載の本発明のクロスコネクト装置の無瞬
断拡張システムは、セル化された入力データの仮想パス
情報に基づき出方路を決定して該セル化された入力デー
タを出力するスイッチ機能部を有する基本架と、該セル
化された入力データ及び他の基本架からのセル化された
データを入力し、それらの仮想パス情報に基づき出方路
を決定して該セル化された入力データを出力するスイッ
チ機能部を有する増設架を有する。更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの該増設架への入力を阻止するフィルタを備
えたことを特徴とする。
の請求項１に記載の本発明のクロスコネクト装置の無瞬
断拡張システムは、セル化された入力データの仮想パス
情報に基づき出方路を決定して該セル化された入力デー
タを出力するスイッチ機能部を有する基本架と、該セル
化された入力データ及び他の基本架からのセル化された
データを入力し、それらの仮想パス情報に基づき出方路
を決定して該セル化された入力データを出力するスイッ
チ機能部を有する増設架を有する。更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの該増設架への入力を阻止するフィルタを備
えたことを特徴とする。
【００１７】更に請求項２に記載のクロスコネクト装置
の無瞬断拡張システムは、請求項１の記載において、前
記フィルタを基本架内に備えたことを特徴とする。
の無瞬断拡張システムは、請求項１の記載において、前
記フィルタを基本架内に備えたことを特徴とする。
【００１８】請求項３に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項２の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の入力側に備え
たことを特徴とする。
瞬断拡張システムは、請求項２の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の入力側に備え
たことを特徴とする。
【００１９】請求項４に記載のクロスコネクト装置の無
瞬断拡張システムは、セル化された入力データの仮想パ
ス情報に基づき出方路を決定して該セル化された入力デ
ータを出力するスイッチ機能部を有する基本架と、該セ
ル化された入力データ及び他の基本架からのセル化され
たデータを入力し、それらの仮想パス情報に基づき出方
路を決定して該セル化された入力データを出力するスイ
ッチ機能部を有する増設架を有し、更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの、該増設架から該基本架への入力を阻止す
るフィルタを備えたことを特徴とする。
瞬断拡張システムは、セル化された入力データの仮想パ
ス情報に基づき出方路を決定して該セル化された入力デ
ータを出力するスイッチ機能部を有する基本架と、該セ
ル化された入力データ及び他の基本架からのセル化され
たデータを入力し、それらの仮想パス情報に基づき出方
路を決定して該セル化された入力データを出力するスイ
ッチ機能部を有する増設架を有し、更に、該基本架のス
イッチ機能部により出方路が決定される該セル化された
入力データの、該増設架から該基本架への入力を阻止す
るフィルタを備えたことを特徴とする。
【００２０】請求項５に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項４の記載において、前記フ
ィルタを基本架内に備えたことを特徴とする。
瞬断拡張システムは、請求項４の記載において、前記フ
ィルタを基本架内に備えたことを特徴とする。
【００２１】請求項６に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項４の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の出力側に備え
たことを特徴とする。
瞬断拡張システムは、請求項４の記載において、前記フ
ィルタを増設架内の前記スイッチ機能部の出力側に備え
たことを特徴とする。
【００２２】請求項７に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項１または４の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を選択して出
力するスイッチを備えたことを特徴とする。
瞬断拡張システムは、請求項１または４の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を選択して出
力するスイッチを備えたことを特徴とする。
【００２３】請求項８に記載のクロスコネクト装置の無
瞬断拡張システムは、請求項１または４の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を多重化して
出力する多重化部を備えたことを特徴とする。
瞬断拡張システムは、請求項１または４の記載におい
て、前記基本架に、更に該基本架内のスイッチ機能部の
出力と前記増設架のスイッチ機能部の出力を多重化して
出力する多重化部を備えたことを特徴とする。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図面
にしたがって説明する。尚、図において、同一または類
似のものには同一の参照番号または記号を付して説明す
る。
にしたがって説明する。尚、図において、同一または類
似のものには同一の参照番号または記号を付して説明す
る。
【００２５】図１は、本発明の第一の実施の形態であ
る。８×８クロスコネクト機能のスイッチ機能部４を有
する基本架１の基本的構成は、先に説明した図１１と同
様であり、２×１のスイッチ回路７０〜７７を有する。
る。８×８クロスコネクト機能のスイッチ機能部４を有
する基本架１の基本的構成は、先に説明した図１１と同
様であり、２×１のスイッチ回路７０〜７７を有する。
【００２６】更に拡張される増設架２が接続され、６４
方路の入力と出力を有する。６４×６４クロスコネクト
機能のスイッチ機能部４００を有し、６４方路の入力の
内、８方路は基本架１から入力される。残りの５６方路
のデータは、図示しない他の基本架から入力される。ま
た６４方路の入力は、それぞれスイッチ機能部４００に
接続されたフィルタ８０〜８７、９００〜９５５に入力
される。
方路の入力と出力を有する。６４×６４クロスコネクト
機能のスイッチ機能部４００を有し、６４方路の入力の
内、８方路は基本架１から入力される。残りの５６方路
のデータは、図示しない他の基本架から入力される。ま
た６４方路の入力は、それぞれスイッチ機能部４００に
接続されたフィルタ８０〜８７、９００〜９５５に入力
される。
【００２７】基本架１のスイッチ機能部４は、基本架１
に入力する８方路のデータのみ処理して２×１のスイッ
チ回路７０〜７７に入力する。
に入力する８方路のデータのみ処理して２×１のスイッ
チ回路７０〜７７に入力する。
【００２８】増設架２のスイッチ機能部４００は、６４
×６４方路を処理するものであり、フィルタ８０〜８
７、９００〜９５５はそれぞれ接続される基本架におけ
る自方路宛のセルをフィルタするものである。
×６４方路を処理するものであり、フィルタ８０〜８
７、９００〜９５５はそれぞれ接続される基本架におけ
る自方路宛のセルをフィルタするものである。
【００２９】このために基本架１に新たに備えた２×１
ＳＷ部７０〜７７に入力されるデータは、基本架側のス
イッチ機能部４からの出力と、増設架側のスイッチ機能
部４００からの出力とは重複しない。
ＳＷ部７０〜７７に入力されるデータは、基本架側のス
イッチ機能部４からの出力と、増設架側のスイッチ機能
部４００からの出力とは重複しない。
【００３０】上記のように、図１において、基本架１の
スイッチ機能部４は、増設架２の接続に関わらず常時使
用される為、データの廃棄や同じデータが二重に出力さ
れることは起こらない。
スイッチ機能部４は、増設架２の接続に関わらず常時使
用される為、データの廃棄や同じデータが二重に出力さ
れることは起こらない。
【００３１】ここで、上記フィルタ８０〜８７、９００
〜９５５の機能及び動作を更に説明すると、これらは、
図１２において説明したセルフォーマットの仮想パス識
別子（ＶＰＩ）及び仮想チャネル識別子（ＶＣＩ）を認
識する。そして、通過を阻止すべき方路に対してスイッ
チ機能部４００により方路決定が行われないように、該
当するセルを廃棄する。
〜９５５の機能及び動作を更に説明すると、これらは、
図１２において説明したセルフォーマットの仮想パス識
別子（ＶＰＩ）及び仮想チャネル識別子（ＶＣＩ）を認
識する。そして、通過を阻止すべき方路に対してスイッ
チ機能部４００により方路決定が行われないように、該
当するセルを廃棄する。
【００３２】かかる動作については、いか各実施の形態
に共通するので、後に改めて説明する。
に共通するので、後に改めて説明する。
【００３３】図２は、本発明の更に第二の実施の形態で
ある。この構成ではフィルタ８０〜８７を基本架１に設
ける構成である。これにより増設架２の部品数を軽減で
き、安価にできる。また、基本架１から直接フィルタ８
０〜８７を制御できる。他の動作は、図１の構成と同様
である。
ある。この構成ではフィルタ８０〜８７を基本架１に設
ける構成である。これにより増設架２の部品数を軽減で
き、安価にできる。また、基本架１から直接フィルタ８
０〜８７を制御できる。他の動作は、図１の構成と同様
である。
【００３４】図３は、本発明の第三の実施の形態であ
る。この構成ではフィルタ８０〜８７及び９００〜９５
５を増設架２に設ける構成である。更に、図１の構成に
対し、フィルタ８０〜８７及び９００〜９５５は、増設
架２のスイッチ機能部４００の出力側に設けられている
点に特徴を有し、かかる点を除き動作は、図１と基本的
に同一である。この構成により、基本架１の部品点数を
軽減でき、安価にできる。
る。この構成ではフィルタ８０〜８７及び９００〜９５
５を増設架２に設ける構成である。更に、図１の構成に
対し、フィルタ８０〜８７及び９００〜９５５は、増設
架２のスイッチ機能部４００の出力側に設けられている
点に特徴を有し、かかる点を除き動作は、図１と基本的
に同一である。この構成により、基本架１の部品点数を
軽減でき、安価にできる。
【００３５】図４は、更に別の第四の実施の形態であ
る。この構成は、図３の構成に対し、フィルタ８０〜８
７を基本架１に設けた構成である。その他の動作は図３
の構成と同様である。
る。この構成は、図３の構成に対し、フィルタ８０〜８
７を基本架１に設けた構成である。その他の動作は図３
の構成と同様である。
【００３６】図５は、本発明の第五の実施の形態であ
る。この構成では先の実施の形態において、スイッチ機
能部４の出力側に設けている２×１ＳＷ部７０〜７７の
代わりに多重部９０〜９７を設けている。
る。この構成では先の実施の形態において、スイッチ機
能部４の出力側に設けている２×１ＳＷ部７０〜７７の
代わりに多重部９０〜９７を設けている。
【００３７】多重部９０〜９７では基本架１からのデー
タと増設架２からのデータを多重化し、したがって速度
が２倍にしている。更に、２×１ＳＷ部７０〜７７を使
用することにより生じていた同時到着によるデータの待
ち合わせ処理が回避することが可能である。
タと増設架２からのデータを多重化し、したがって速度
が２倍にしている。更に、２×１ＳＷ部７０〜７７を使
用することにより生じていた同時到着によるデータの待
ち合わせ処理が回避することが可能である。
【００３８】図６は、更に本発明の第六の実施の形態で
ある。この構成は増設架２、３として同一構成で第一、
第二の増設架を使用している。更に、基本架１のスイッ
チ機能部４の出力側に配置されるＳＷ部７０〜７７を３
×１即ち、３入力に対し、いずれか１を出力する機能を
有するものとしている。
ある。この構成は増設架２、３として同一構成で第一、
第二の増設架を使用している。更に、基本架１のスイッ
チ機能部４の出力側に配置されるＳＷ部７０〜７７を３
×１即ち、３入力に対し、いずれか１を出力する機能を
有するものとしている。
【００３９】この３入力は、基本架１のスイッチ機能部
４の出力及び、第一、第二の増設架２、３内のそれぞれ
のスイッチ機能部４０１、４０２である。スイッチ機能
部４０１、４０２のそれぞれは、３２×３２のクロスコ
ネクト機能を有し、他の基本架からの２４のデータと基
本架１からの８のデータを入力し、基本架１に８の方路
を出力し、他の基本架に２４の方路を出力する構成であ
る。
４の出力及び、第一、第二の増設架２、３内のそれぞれ
のスイッチ機能部４０１、４０２である。スイッチ機能
部４０１、４０２のそれぞれは、３２×３２のクロスコ
ネクト機能を有し、他の基本架からの２４のデータと基
本架１からの８のデータを入力し、基本架１に８の方路
を出力し、他の基本架に２４の方路を出力する構成であ
る。
【００４０】尚、フィルタ８０〜８７及び９００〜９２
３は、図１において説明したものと同様である。
３は、図１において説明したものと同様である。
【００４１】かかる構成は、３×１ＳＷ部７０〜７７に
限定されず、一般化し、増設架をＮ架とする場合、基本
架１のＳＷ部は、（Ｎ＋１）×１にして対応することが
可能である。
限定されず、一般化し、増設架をＮ架とする場合、基本
架１のＳＷ部は、（Ｎ＋１）×１にして対応することが
可能である。
【００４２】図７は、本発明の第七の実施の形態であ
る。この構成は、図６と同様に増設架を第一、第二の２
架使用する場合である。但し、図６の実施の形態とこと
なる点は、基本架１に３×１ＳＷ部７０〜７７の代わり
に多重化部９１〜９７を設けた構成である。
る。この構成は、図６と同様に増設架を第一、第二の２
架使用する場合である。但し、図６の実施の形態とこと
なる点は、基本架１に３×１ＳＷ部７０〜７７の代わり
に多重化部９１〜９７を設けた構成である。
【００４３】かかる多重化部９１〜９７による特徴は、
先の図５における実施の形態と同様である。ただし、図
７の実施の形態の場合は、多重化部９１〜９７により３
倍の速度に変換される。更に、一般化すると増設架をＮ
架とする場合、基本架１の多重化部９１〜９７は、（Ｎ
＋１）×１の多重化を有するものが使用される。
先の図５における実施の形態と同様である。ただし、図
７の実施の形態の場合は、多重化部９１〜９７により３
倍の速度に変換される。更に、一般化すると増設架をＮ
架とする場合、基本架１の多重化部９１〜９７は、（Ｎ
＋１）×１の多重化を有するものが使用される。
【００４４】図８は、上記各実施の形態に共通するフィ
ルタの一構成例を説明する図である。フィルタにおい
て、セルの方路を決定するためには、セルの先頭位置を
示す先頭信号とそのセルが有効もしくは、無効であるか
を示す有効／無効信号が必要となる。
ルタの一構成例を説明する図である。フィルタにおい
て、セルの方路を決定するためには、セルの先頭位置を
示す先頭信号とそのセルが有効もしくは、無効であるか
を示す有効／無効信号が必要となる。
【００４５】図８において、（１）は先頭セルと有効・
無効セルがそれぞれ一本の信号としてセルデータ〔図８
（２）〕と並列に伝送される場合を示し、１セル分とし
て、ヘッダに続き情報フィールドが送られる。
無効セルがそれぞれ一本の信号としてセルデータ〔図８
（２）〕と並列に伝送される場合を示し、１セル分とし
て、ヘッダに続き情報フィールドが送られる。
【００４６】図８（３）は、かかる伝送携帯に対するフ
ィルタの構成例を示す図である。１０１は、ＶＰＩ／Ｖ
ＣＩのデコード部である。１００、１０６及び１０２は
遅延部、１０３は論理積部、１０４はタイミング生成
部、及び１０５はラッチ部である。
ィルタの構成例を示す図である。１０１は、ＶＰＩ／Ｖ
ＣＩのデコード部である。１００、１０６及び１０２は
遅延部、１０３は論理積部、１０４はタイミング生成
部、及び１０５はラッチ部である。
【００４７】ＶＰＩ／ＶＣＩデコード部１０１でＶＰＩ
／ＶＣＩをデコードし、廃棄すべきセルの場合に論理
“Ｈ”を出力する。ＶＰＩ／ＶＣＩデコード部１０１で
の処理時間とタイミングを合わせるべく遅延部１０２で
遅延された入力セルの有効・無効データが論理積部１０
３に入力し、ここで、ＶＰＩ／ＶＣＩデコード部１０１
の出力と論理積が求められる。
／ＶＣＩをデコードし、廃棄すべきセルの場合に論理
“Ｈ”を出力する。ＶＰＩ／ＶＣＩデコード部１０１で
の処理時間とタイミングを合わせるべく遅延部１０２で
遅延された入力セルの有効・無効データが論理積部１０
３に入力し、ここで、ＶＰＩ／ＶＣＩデコード部１０１
の出力と論理積が求められる。
【００４８】廃棄すべきセルの場合は、ここで有効／無
効がマスクされる。タイミング生成部１０４でラッチタ
イミングが生成され、ラッチ部１０５でセルの有効／無
効データがラッチされる。そしてラッチされ、出力され
るセルの有効／無効データにタイミングを合わせて、セ
ルデータ、セル先頭をそれぞれ遅延部１００、１０６を
通して出力される。
効がマスクされる。タイミング生成部１０４でラッチタ
イミングが生成され、ラッチ部１０５でセルの有効／無
効データがラッチされる。そしてラッチされ、出力され
るセルの有効／無効データにタイミングを合わせて、セ
ルデータ、セル先頭をそれぞれ遅延部１００、１０６を
通して出力される。
【００４９】図９は、先頭セルとセル有効／無効を同一
信号上に割り当てた例である〔図９（１）参照〕。そし
て、この先頭セルとセル有効／無効のタイミングに同期
してセルデータが入力される〔図９（２）参照〕。
信号上に割り当てた例である〔図９（１）参照〕。そし
て、この先頭セルとセル有効／無効のタイミングに同期
してセルデータが入力される〔図９（２）参照〕。
【００５０】図９（３）は、かかる態様に対応するフィ
ルタの構成例であり、セル有効／無効デコード部１０２
により同一信号上に割り当てられたセル先頭とセル有効
／無効データからセル有効／無効が抜き出される。
ルタの構成例であり、セル有効／無効デコード部１０２
により同一信号上に割り当てられたセル先頭とセル有効
／無効データからセル有効／無効が抜き出される。
【００５１】そのセル有効／無効とＶＰＩ／ＶＣＩデコ
ード部１０１から出力された信号との論理積が論理積部
１０３で求められ、セレクタ１０８に入力する。一方、
セレクタ１０８には更に入力セル先頭と有効／無効デー
タを遅延部１０７で遅延したものが入力される。
ード部１０１から出力された信号との論理積が論理積部
１０３で求められ、セレクタ１０８に入力する。一方、
セレクタ１０８には更に入力セル先頭と有効／無効デー
タを遅延部１０７で遅延したものが入力される。
【００５２】更に、タイミング生成部１０５は、有効／
無効デコーダ１０２からセル有効／無効が出力される時
のタイミングに同期した選択信号を出力し、これにより
セレクタ１０８を論理積部１０３の出力を選択するよう
に制御する。
無効デコーダ１０２からセル有効／無効が出力される時
のタイミングに同期した選択信号を出力し、これにより
セレクタ１０８を論理積部１０３の出力を選択するよう
に制御する。
【００５３】図１０は、更に別のフィルタの構成例を説
明する図であり、この例ではセル先頭が１信号であり、
セル有効／無効をヘッダのイネーブルビット（図１２の
ヘッダの第５オクテットのＥＮＢを参照）に割り当てた
例である。
明する図であり、この例ではセル先頭が１信号であり、
セル有効／無効をヘッダのイネーブルビット（図１２の
ヘッダの第５オクテットのＥＮＢを参照）に割り当てた
例である。
【００５４】上記図８、図９の例では、ヘッダのイネー
ブルビットＥＮＢは、ドントケア（don't care）である
が、本例では、このセルデータのヘッダのイネーブルビ
ットＥＮＢに基づき、有効／無効ビットをセルデータか
ら有効／無効デコード部１０２でデコードしている。そ
してかかる点を除き、先の図８、図９の例と同じであ
る。
ブルビットＥＮＢは、ドントケア（don't care）である
が、本例では、このセルデータのヘッダのイネーブルビ
ットＥＮＢに基づき、有効／無効ビットをセルデータか
ら有効／無効デコード部１０２でデコードしている。そ
してかかる点を除き、先の図８、図９の例と同じであ
る。
【００５５】
【発明の効果】以上説明したように、従来の技術でスイ
ッチ機能部を拡張する際に、データの損失に対して目を
つむるか、予めデータの流れを止めて行うことが想定さ
れる。これに対し、実施の形態を図にしたがい説明した
ように、本発明においてはより簡易に、データの瞬断も
なくスイッチ機能部を拡張する事が可能である。
ッチ機能部を拡張する際に、データの損失に対して目を
つむるか、予めデータの流れを止めて行うことが想定さ
れる。これに対し、実施の形態を図にしたがい説明した
ように、本発明においてはより簡易に、データの瞬断も
なくスイッチ機能部を拡張する事が可能である。
【００５６】したがって、将来のネットワークあるいは
通信路の多様性に対し、容易に対応が可能であるクロス
コネクト装置の拡張システムを提供できる。
通信路の多様性に対し、容易に対応が可能であるクロス
コネクト装置の拡張システムを提供できる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態を示すブロック図で
ある。
ある。
【図２】本発明の第二の実施の形態を示すブロック図で
ある。
ある。
【図３】本発明の第三の実施の形態を示すブロック図で
ある。
ある。
【図４】本発明の第四の実施の形態を示すブロック図で
ある。
ある。
【図５】本発明の第五の実施の形態を示すブロック図で
ある。
ある。
【図６】本発明の第六の実施の形態を示すブロック図で
ある。
ある。
【図７】本発明の第七の実施の形態を示すブロック図で
ある。
ある。
【図８】上記各図の実施の形態におけるフィルタの第一
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図９】上記各図の実施の形態におけるフィルタの第二
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図１０】上記各図の実施の形態におけるフィルタの第
三の構成例を示すブロック図である。
三の構成例を示すブロック図である。
【図１１】クロスコネクト装置の一般的構成例を示すブ
ロック図である。
ロック図である。
【図１２】セルフォーマットの構成例である。
【図１３】増設架の第一の接続想定例（その１）であ
る。
る。
【図１４】増設架の第一の接続想定例（その２）であ
る。
る。
１ 基本架 １０〜１７ インタフェース部 ２０〜２７，９０〜９７，多重化部 ３０〜３７ ＶＰ変換部 ４ スイッチ機能部 ７０〜７７ ２×１スイッチ部 ４０〜４７ 多重分離部 ５０〜５７ インタフェース部 ２、３ 増設架 ４００ 増設架用スイッチ機能部 ８０〜８７，９００〜９５５ フィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜井 宏哉 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 藤本 俊文 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内
Claims (8)
- 【請求項１】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、 更に、該基本架のスイッチ機能部により出方路が決定さ
れる該セル化された入力データの該増設架への入力を阻
止するフィルタを備えたことを特徴とするクロスコネク
ト装置の無瞬断拡張システム。 - 【請求項２】請求項１において、前記フィルタを基本架
内に備えたことを特徴とするクロスコネクト装置の無瞬
断拡張システム。 - 【請求項３】請求項２において、 前記フィルタを増設架内の前記スイッチ機能部の入力側
に備えたことを特徴とするクロスコネクト装置の無瞬断
拡張システム。 - 【請求項４】セル化された入力データの仮想パス情報に
基づき出方路を決定して該セル化された入力データを出
力するスイッチ機能部を有する基本架と、該セル化され
た入力データ及び他の基本架からのセル化されたデータ
を入力し、それらの仮想パス情報に基づき出方路を決定
して該セル化された入力データを出力するスイッチ機能
部を有する増設架を有し、 更に、該基本架のスイッチ機能部により出方路が決定さ
れる該セル化された入力データの、該増設架から該基本
架への入力を阻止するフィルタを備えたことを特徴とす
るクロスコネクト装置の無瞬断拡張システム。 - 【請求項５】請求項４において、 前記フィルタを基本架内に備えたことを特徴とするクロ
スコネクト装置の無瞬断拡張システム。 - 【請求項６】請求項４において、 前記フィルタを増設架内の前記スイッチ機能部の出力側
に備えたことを特徴とするクロスコネクト装置の無瞬断
拡張システム。 - 【請求項７】請求項１または４において、 前記基本架に、更に該基本架内のスイッチ機能部の出力
と前記増設架のスイッチ機能部の出力を選択して出力す
るスイッチを備えたことを特徴とするクロスコネクト装
置の無瞬断拡張システム。 - 【請求項８】請求項１または４において、 前記基本架に、更に該基本架内のスイッチ機能部の出力
と前記増設架のスイッチ機能部の出力を多重化して出力
する多重化部を備えたことを特徴とするクロスコネクト
装置の無瞬断拡張システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06588896A JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
| US08/703,094 US5859844A (en) | 1996-03-22 | 1996-08-26 | Uninterrupted-service expansion system for a cross connecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06588896A JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261236A true JPH09261236A (ja) | 1997-10-03 |
| JP3614236B2 JP3614236B2 (ja) | 2005-01-26 |
Family
ID=13299971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06588896A Expired - Fee Related JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5859844A (ja) |
| JP (1) | JP3614236B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154583A (en) * | 1998-02-20 | 2000-11-28 | Fujitsu Limited | Optical switch |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680939B1 (en) * | 2000-09-14 | 2004-01-20 | Nvision, Inc | Expandable router |
| US8189603B2 (en) * | 2005-10-04 | 2012-05-29 | Mammen Thomas | PCI express to PCI express based low latency interconnect scheme for clustering systems |
| US8920343B2 (en) | 2006-03-23 | 2014-12-30 | Michael Edward Sabatino | Apparatus for acquiring and processing of physiological auditory signals |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967405A (en) * | 1988-12-09 | 1990-10-30 | Transwitch Corporation | System for cross-connecting high speed digital SONET signals |
| US5282195A (en) * | 1991-09-05 | 1994-01-25 | Raynet Corporation | DSO cross-connect for floating virtual tributaries |
| US5497363A (en) * | 1994-09-29 | 1996-03-05 | Alcatel Network Systems, Inc. | Expansion shelf for access system and switch block therefor |
-
1996
- 1996-03-22 JP JP06588896A patent/JP3614236B2/ja not_active Expired - Fee Related
- 1996-08-26 US US08/703,094 patent/US5859844A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154583A (en) * | 1998-02-20 | 2000-11-28 | Fujitsu Limited | Optical switch |
Also Published As
| Publication number | Publication date |
|---|---|
| US5859844A (en) | 1999-01-12 |
| JP3614236B2 (ja) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0150367B1 (ko) | 완결 결합형 에이티엠 스위칭 장치 | |
| JP3163069B2 (ja) | スイッチ構造のアップグレード方法 | |
| US6795393B1 (en) | Method and apparatus for errorless path protection and rearrangement | |
| JP3151139B2 (ja) | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 | |
| US20060050699A1 (en) | Header conversion technique in ATM switch | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| JP3110104B2 (ja) | 交換機 | |
| JPH09261236A (ja) | クロスコネクト装置の無瞬断拡張システム | |
| US6333915B1 (en) | On-line line monitor system | |
| EP0554969B1 (en) | STM switching arrangement | |
| Eng et al. | Advances in shared-memory designs for gigabit ATM switching | |
| JP3297104B2 (ja) | Ａｔｍスイッチ | |
| EP0777360B1 (en) | Method of expanding the capacity of switching elements, and switching stage obtained by the method | |
| JP3466962B2 (ja) | Ｓｄｈリングシステム | |
| KR20020033047A (ko) | 비동기전송모드 교환기의 보드이중화 장치 및 그 제어방법 | |
| JP2747305B2 (ja) | Ａｔｍ交換機 | |
| JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
| JP2655630B2 (ja) | アラーム表示信号発生回路 | |
| JPH10257580A (ja) | クロスコネクト装置 | |
| JP3008966B2 (ja) | Ａｔｍ装置 | |
| JP3463329B2 (ja) | 通信ノード | |
| JP2874540B2 (ja) | 光ａｔｍスイッチ | |
| JP3375055B2 (ja) | 公専統合型交換機 | |
| JP3657856B2 (ja) | 通信システム | |
| JPH0522404A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |