JPWO2020054173A1 - 信号生成装置 - Google Patents

Abstract

複数のサブＤＡＣと高速アナログデバイスを用いて、単体のサブＤＡＣの出力帯域と比べてより広帯域な信号を、高効率、高精度な補償により高品質に生成するために、デジタル信号処理部と、アナログ帯域がｆ_BであるＭ個（Ｍは２以上の整数）のサブＤＡＣと、Ｍ個のサブＤＡＣが出力するＭ個のアナログ信号を用いて周波数（Ｍ−１）ｆ_B以上の成分を含む広帯域なアナログ信号を生成する広帯域アナログ信号生成部とを備え、デジタル信号処理部は、所望の出力信号を周波数軸上でＭ個の部分に分割しそれぞれをベースバンドにダウンコンバートした信号に相当するＭ個の原分割信号と、Ｍ個の原分割信号を周波数軸上で折返してＭ個の折返し分割信号とを生成する手段と、原分割信号および折返し分割信号を入力とし、Ｍ個のサブＤＡＣへと送信されるＭ個の複合信号を出力とする２Ｍ×Ｍフィルタとを備え、２Ｍ×Ｍフィルタは、２Ｍ²通りの入出力の組合せに対して独立に応答関数を設定可能である信号生成装置とした。

Description

本発明は、例えば高速信号伝送システムなどに用いられるデジタル−アナログ変換器を用いた信号生成装置に関する。

スマートフォンの広い普及に代表されるように、インターネットのトラフィックは日々増え続けており、光ファイバ通信や無線通信、有線電気通信等の大容量化・高機能化が求められている。システムの大容量化・高機能化のための要素技術として、効率的なネットワーク構成、高度なデジタル変復調システムや、高速動作可能な光・電子デバイスなどの開発が続いている。例えば通信装置の送信側回路に着目すると、デジタル信号処理に特化したプロセッサであるデジタル信号処理回路（ＤＳＰ：Digital Signal Processor）を用いて、高度な多値変調や波形整形などの処理をデジタル信号のレベルで行う検討が盛んに行われている。

ＤＳＰを利用したこのようなデジタル信号処理技術の導入にあたっては、ＤＳＰにより生成されるデジタル信号を最終的な高速のアナログ信号に変換する、高速動作可能なデジタル−アナログ変換器（ＤＡＣ：Digital-to-Analog Converter）が不可欠である。しかしながら、現行のＣＭＯＳプラットフォームを用いて作製されたＤＡＣでは、そのアナログ出力帯域が２０ＧＨｚ程度と不十分であり、通信システムの大容量化を実現するにあたってのボトルネックの１つとなっていた。これを解決する技術として、複数のサブＤＡＣとミキサやマルチプレクサ等の高速アナログデバイスを用いることで、単体のＤＡＣの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置が提案されている。

非特許文献１では、２個のサブＤＡＣを用い、一方のサブＤＡＣの出力信号周波数を乗算器でアップコンバートしたうえで他方のサブＤＡＣの出力信号と加算することで、サブＤＡＣ単体の出力帯域と比べてより広帯域な信号を生成する技術が提案されている。さらに非特許文献２では、非特許文献１の原理を３個のサブＤＡＣに拡張した構成による広帯域信号生成が報告されている。さらに特許文献３では、デジタル信号処理による前処理を用いることで、乗算器によるアップコンバートを用いた広帯域信号生成において、従来必要であったアナログ周波数フィルタを不要とする技術が提案されている。また、特許文献１では、複数のサブＤＡＣとアナログマルチプレクサを用いた構成で広帯域信号を生成する手段が開示されている。

国際公開第２０１７／０３３４４６号 特開２０１８−４２０７３号公報 特開２０１８−７８４０３号公報

C. Laperle and M. O’Sullivan, "Advances in High-Speed DACs, ADCs, and DSP for Optical Coherent Transceivers", J. Lightw. Technol., vol.32, no.4, pp.629-643 (2014) X. Chen, S. Chandrasekhar, S. Randel, G. Raybon, A. Adamiecki, P. Pupalaikis, P. Winzer, "All-electronic 100 GHz bandwidth digital-to-analog converter generating PAM signals up to 190 GBaud", J. Lightw. Technol vol.35, no.3, pp.411-417 (2017) T. Jyo, H. Yamazaki, M. Nagatani, H. Hamada, H. Fukuyama, and H. Nosaka, "An 80-Gbaud Transmitter using Bandwidth Interleaving with Sideband Cancelling Method", in Proc. European Microwave Week 2018, paper EuMC15-1 (2018) D. Zhou and V. E. DeBrunner, "Novel Adaptive Nonlinear Predistorters Based on the Direct Learning Algorithm," IEEE J. Trans. Signal Process., vol.55, no.1, pp.120-133 (2007)

上記のような広帯域信号生成技術において、高品質な信号を生成するためには、サブＤＡＣの個体差やアナログバイスの不完全性を補償する技術が必要となる。

このため特許文献１では、デジタル信号処理部において、サブＤＡＣ毎に周波数応答を補償する補償部を設ける構成が開示されている（段落００６０および図６の６５１および６５２）。また、特許文献２では、このような補償を行うために必要な伝達関数を推定する手段を備えた光伝送システムが開示されている。

しかしながら実際のデバイスでは、各サブＤＡＣのベースバンド出力信号同士を比較した場合の周波数応答差と、各サブＤＡＣの出力信号がアナログデバイスの機能によってアップコンバートされたイメージ信号同士を比較した場合の周波数応答差とが、必ずしも互いに一致しないために、サブＤＡＣ毎の補償だけでは補償が不完全になってしまう場合があるという課題があった。また、アナログデバイスの不完全性によって、理想的には生じないはずの次数のイメージ信号が僅かに生じることによる信号劣化についても、上記のサブＤＡＣ毎の補償では補償しきれないという課題があった。

本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、複数のサブＤＡＣと高速アナログデバイスを用いることで、単体のサブＤＡＣの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置において、高効率、高精度な補償により高品質な信号生成を実現することのできる信号生成装置を提供することである。

本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。

（構成１）
デジタル信号処理部と、
アナログ帯域がｆ_BであるＭ個（Ｍは２以上の整数）のサブＤＡＣと、
前記Ｍ個のサブＤＡＣが出力するＭ個のアナログ信号を用いて周波数（Ｍ−１）ｆ_B以上の成分を含む広帯域なアナログ信号を生成する広帯域アナログ信号生成部とを備え、
前記デジタル信号処理部は、
所望の出力信号を周波数軸上でＭ個の部分に分割しそれぞれをベースバンドにダウンコンバートした信号に相当するＭ個の原分割信号を生成する手段と、
前記Ｍ個の原分割信号を周波数軸上で折返してＭ個の折返し分割信号を生成する手段と、
前記Ｍ個の原分割信号および前記Ｍ個の折返し分割信号を入力とし、前記Ｍ個のサブＤＡＣへと送信されるＭ個の複合信号を出力とする２Ｍ×Ｍフィルタとを備え、
前記２Ｍ×Ｍフィルタは、
２Ｍ²通りの入出力の組合せに対して独立に応答関数を設定可能である
ことを特徴とする信号生成装置。

（構成２）
前記広帯域アナログ信号生成部は、
２個の入力信号を一定の周波数で高速に切り替えて出力するアナログマルチプレクサ、
または前記アナログマルチプレクサをツリー状に多段接続した回路、
またはミキサによってＭ個の入力信号のうち少なくともＭ−１個を周波数アップコンバートした後に合波して出力する回路、
または前記アナログマルチプレクサとミキサを複合的に用いた回路
のいずれかであることを特徴とする構成１に記載の信号生成装置。

（構成３）
前記広帯域アナログ信号生成部は、
２つのミキサとコンバイナ、および９０度位相シフタからなるＩＱ変調器型回路
であることを特徴とする構成１に記載の信号生成装置。

（構成４）
前記２Ｍ×Ｍフィルタの、２Ｍ²通りの入出力の組合せに対して独立に設定される応答関数Ｇ_mq（ｆ）は、
前記広帯域アナログ信号生成部の周波数応答をＲ_kp（ｆ）としたときに、次式

但し、チルダ記号〜は、前記サブＤＡＣのアナログ帯域をｆ_Bとしたときに、元の関数をｆ_B／２を中心に折返して複素共役を取る折返し操作を示している
により決定される
ことを特徴とする構成１ないし３のいずれか１項に記載の信号生成装置

（構成５）
前記デジタル信号処理部は、前記原分割信号を生成する手段の入力側に接続されたメイン非線形フィルタと、前記２Ｍ×ＭフィルタのＭ個の出力の各々に接続されたＭ個のサブ非線形フィルタとのすくなくとも一方を備える
ことを特徴とする構成１ないし４のいずれか１項に記載の信号生成装置。

以上説明したように、本発明によれば、複数のサブＤＡＣと高速アナログデバイスを用いることで、単体のサブＤＡＣの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置において、高精度な補償による高品質な信号生成を、従来技術より低い計算負荷で実現することができる。

本発明の第１の実施形態に係る信号生成装置の構成を示す図である。 図１の広帯域アナログ信号生成部の構成例１を示す図である。 図１の広帯域アナログ信号生成部の構成例２を示す図である。 図１の広帯域アナログ信号生成部の構成例３を示す図である。 図１の各サブＤＡＣの出力信号のスペクトルを表した図である。 図１の広帯域アナログ信号生成部の出力信号のスペクトルを説明する図である。 図１のデジタル信号処理部の内部の機能ブロック図である。 従来の信号生成装置において、タイプ１の条件（ｆｃｌｋ＝２ｆＢ）とした際のデジタル信号処理部の機能ブロック図である。 従来の信号生成装置において、タイプ２の条件（ｆｃｌｋ＝ｆＢ）とした際のデジタル信号処理部の機能ブロック図である。 本発明の第２の実施形態に係る信号生成装置の構成を示す図である。 図１０の広帯域アナログ信号生成部の具体的な構成例１を示す図である。 図１０の広帯域アナログ信号生成部の具体的な構成例２を示す図である。 図１０の各サブＤＡＣの出力信号のスペクトルを表した図である。 図１０の広帯域アナログ信号生成部の出力信号のスペクトルを説明する図である。 図１０のデジタル信号処理部の内部の機能ブロック図である。 本発明の第３の実施形態に係る信号生成装置の構成を示した図である。 図１６の広帯域アナログ信号生成部の具体的な構成例１を示す図である。 図１６の広帯域アナログ信号生成部の具体的な構成例２を示す図である。 図１６の各サブＤＡＣの出力信号のスペクトルを表した図である。 図１６の広帯域アナログ信号生成部の出力信号のスペクトルを説明する図である。 図１６のデジタル信号処理部の内部の機能ブロック図である。 本発明の第４の実施形態に係る信号生成装置の構成を示した図である。

以下の説明において、スペクトルを表す数式や図においては、簡単のため正周波数成分のみを表し、負周波数成分は省略する。以下の説明で用いる信号は全て実信号であるため、負周波数成分は正周波数成分のｆを−ｆで置き換え、全体の複素共役を取った関数となる。また、上付きのアスタリスク（＊）は複素共役を表すものとする。

また、デジタル信号処理部への入力として用いられる入力信号とは、所望の（装置全体の最終的な出力信号として望ましい）アナログ信号をサンプリングして得られるデジタル信号に相当するものだが、これは実際に所望のアナログ信号を物理的に生成してサンプリングしたものではなく、送信デジタルデータ列、変調フォーマット、所望パルス形状等に基づきデジタル領域で仮想的に生成したものである。このような仮想的なデジタル入力信号の生成は、本発明に限らず通信用ＤＳＰの送信側処理として一般的に行われることである。

また、本明細書においては主に信号のスペクトルに着目して動作を説明するが、説明の対象がデジタル信号である場合、スペクトルとは暗黙的に第１ナイキスト領域内のスペクトル、すなわち直流から当該デジタル信号のサンプリングレートの１／２までの周波数領域で定義されるスペクトルを指すものとする。また、特に断りのない限り、デジタル信号のサンプリングレートは、原信号の最大周波数の２倍を超える値に設定されるものとする。たとえば周波数範囲０〜ｆ_MAXの成分からなる信号は、サンプリングレート＞２ｆ_MAXのデジタル信号として扱われる。

また、本明細書において、ＤＡＣのアナログ帯域とは、当該ＤＡＣが特段大きな信号劣化なく出力可能なアナログ信号の上限周波数を指す。具体的には、出力アナログ信号の強度がＤＣ近傍に比べ一定の値だけ減衰する周波数をアナログ帯域とする場合が多い。アナログ帯域を定義する信号強度の減少量の閾値は、生成すべき信号のスペクトル形状や受信側装置の特性等に応じて任意に設定されるべきものであるが、典型的には３〜６ｄＢ程度、最大でも概ね２０ｄＢ程度とすべきである。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置１００は、入力信号１０１が入力されるデジタル信号処理部１１０、サブＤＡＣ１２１〜１２２、出力信号１０２を出力する広帯域アナログ信号生成部１３１から構成される。サブＤＡＣの個数をＭ個（Ｍ≧２の整数）とすると、本例はＭ＝２の例だが、その動作原理はＭ≧３の構成にも拡張可能である。

サブＤＡＣ１２１〜１２２のアナログ帯域をｆ_Bとする。広帯域アナログ信号生成部１３１は、サブＤＡＣ１２１〜１２２から入力される信号をそれぞれｆ_Bの整数倍だけ周波数シフトしたイメージを生成し、それらを重ね合わせることで、出力信号１０２として周波数範囲０〜２ｆ_B程度の広帯域な信号を出力する機能を有する。

広帯域アナログ信号生成部１３１の具体的な構成例としては、図２に示されるようなアナログマルチプレクサ２１１を用いたもの、図３に示されるようなミキサ３２１とコンバイナ３３１を用いたもの、図４に示されるようなミキサ４２１，４２２、コンバイナ４３１、９０度位相シフタ４４１からなるＩＱ変調器型のもの等が挙げられる。図２〜図４の構成の動作の詳細については後述するが、図２〜４に示した構成例のいずれにおいても、デジタル信号処理部１１０で適切な信号処理を行えば、出力信号１０２はサブＤＡＣ１２１〜１２２のアナログ帯域の２倍である０〜２ｆ_Bの領域にわたる任意の広帯域信号とすることができる。

図５は、実施形態１、図１のサブＤＡＣ１２１〜１２２の出力信号のスペクトルを表した図であり、図６は、広帯域アナログ信号生成部１３１からの出力信号１０２のスペクトルを説明する図である。

図５には、サブＤＡＣ１２１〜１２２の出力信号のスペクトルを、Ｙ₁（ｆ）〜Ｙ₂（ｆ）として示している。図６には、上のベースバンド成分（０次）からイメージ信号の次数の順に下へ、各サブＤＡＣに対応する信号のスペクトルを示している。図６の最下段のｆ軸上には、広帯域アナログ信号生成部１３１からの出力信号１０２のスペクトルを、Ｚ_OUT（ｆ）として示している。図６の右上には、図中で使用する各信号のスペクトル成分の記号の説明を示している。

後述の通り、説明の便宜上、サブＤＡＣ１２１〜１２２の応答特性は広帯域アナログ信号生成部１３１のモデルの方に含めるものとするので、Ｙ₁（ｆ）〜Ｙ₂（ｆ）はサブＤＡＣ１２１〜１２２が完全にフラットな理想的な周波数応答を持つものと仮定した場合の出力信号のスペクトルである。すなわちＹ₁（ｆ）〜Ｙ₂（ｆ）は、サブＤＡＣ１２１〜１２２への入力デジタル信号のスペクトルと一致する（正確には、当該デジタル信号の第１ナイキスト領域に相当する周波数領域において両者は一致する）。

Ｙ₁（ｆ）〜Ｙ₂（ｆ）は概ね周波数範囲０〜ｆ_Bの成分からなるスペクトルである。Ｚ_OUT（ｆ）はＹ₁（ｆ）〜Ｙ₂（ｆ）のベースバンド成分および１〜２次のイメージから生成される。但しここでは、ｋ次イメージとは元の信号を周波数軸上でｋｆ_Bだけシフトした信号を指す。Ｙ_m（ｆ）（ｍ＝１，２）のｋ次イメージ（ｋ＝１，２，…）をＹ_m,k（ｆ）とすると、式（１）として

と表すことができる。

但しｆ_kはｆ＝（ｋ−１）ｆ_Bを原点とした周波数、すなわちｆ_k＝ｆ−（ｋ−１）ｆ_Bである。またチルダ記号（〜）は元の関数をｆ_B／２を中心に折返して複素共役を取る折返し操作を示しており、

である。

式（１）右辺の第一項と第二項はそれぞれｋ次イメージの下側波帯と上側波帯に相当する。下側波帯はｋｆ_Bを中心に低周波数側の概ね（ｋ−１）ｆ_B〜ｋｆ_Bの範囲に成分を持ち、上側波帯はｋｆ_Bを中心に高周波数側の概ねｋｆ_B〜（ｋ＋１）ｆ_Bの範囲に成分を持つ。

一般には、これらのイメージおよびベースバンド成分にそれぞれ異なる応答関数を乗じた後に加算したものがＺ_OUT（ｆ）となる。図６を参照すると、Ｚ_OUT（ｆ）のうちｆ＝（ｋ−１）ｆ_B〜ｋｆ_Bの成分は概ねＹ₁（ｆ）〜Ｙ₂（ｆ）のｋ−１次イメージの上側波帯とｋ次イメージの下側波帯から構成されることがわかる（但し０次イメージの上側波帯＝ベースバンド成分）。つまり、Ｚ_OUT（ｆ）を概ね周波数ｆ_B毎の部分に区切ったものを低周波数数側からＺ₁（ｆ₁），Ｚ₂（ｆ₂），…とすると、各Ｚ_k（ｆ_k）はそれぞれ２個のｋ−１次上側波帯および２個のｋ次下側波帯の計４個のスペクトル成分の重ね合わせとして表現できることがわかる。このときＺ_k-1（ｆ_k-1）とＺ_k（ｆ_k）はｋｆ_B周辺で多少の重なりを持ってもよい。変数ｆ_kをｆで置換したＺ_k（ｆ）は、Ｚ_k（ｆ_k）をベースバンドにダウンコンバートした信号に相当する。Ｚ_k（ｆ）とＹ₁（ｆ）〜Ｙ₂（ｆ）との関係は、以下の式（２）のように表すことができる。

ただし、Ｒ_kp（ｆ）は広帯域アナログ信号生成部１３１の周波数応答を表しており、ｐ＝１〜２（１〜Ｍ）についてはＹ_p（ｆ）のｋ−１次イメージの上側波帯に対する周波数応答、ｐ＝３〜４（Ｍ＋１〜２Ｍ）についてはＹ_p-4（ｆ）のｋ次イメージの下側波帯に対する周波数応答である。

Ｒ_kp（ｆ）は理想的な動作において生じるイメージの応答だけでなく、デバイスの不完全性等により生じるスプリアス成分の応答も含む。また、説明の便宜上、前段のサブＤＡＣ１２１〜１２２およびそれらと広帯域アナログ信号生成部１３１との接続部等の応答（振幅、位相を含む）もＲ_kp（ｆ）に含めるものとする。例えばサブＤＡＣ１２１の高周波数側の減衰がサブＤＡＣ１２２に比べ大きい場合は、Ｒ_k1（ｆ）の高周波数側とＲ_k3（ｆ）の低周波数側がＲ_k2（ｆ）、Ｒ_k4（ｆ）に比べ大きくなる。

同様に、各サブＤＡＣ１２１〜１２２と広帯域アナログ信号生成部１３１との間のケーブルによる信号遅延時間の差（スキュー）も、Ｒ_kp（ｆ）の位相特性に含まれる。これにより、Ｙ₁（ｆ）〜Ｙ₂（ｆ）は、サブＤＡＣ１２１〜１２２への入力デジタル信号をそのままアナログ信号に変換した信号のスペクトルと考えることができる（正確には、当該デジタル信号の第１ナイキスト領域に相当する周波数領域において両者は一致する）。

なお、式（２）は雑音や非線形歪の影響は考慮していない。雑音は式（２）右辺に加算される形で、非線形歪は式（２）や図２では考慮されていない位置に現れるイメージ等の形でそれぞれ最終的な出力に影響するが、一般的には信号生成装置１００は雑音や非線形歪の影響が十分小さくなるような条件で用いられる。

例えば、アナログ領域（サブＤＡＣの出力以降）において信号振幅が小さくなりすぎると雑音の影響が大きくなり、大きくなりすぎると非線形歪の影響が大きくなってしまうので、使用するデバイスの特性に合わせて最適な振幅となるよう調整される。ＤＣバイアスの最適化も非線形歪の大きさに影響する。このような調整は、本発明の信号生成装置に限った特殊なものではなく、高速信号を生成する装置において広く一般に行われるものである。

また、一般にＭ個のサブＤＡＣを使った場合、広帯域アナログ信号生成部の出力として任意の波形が得られる周波数範囲は０〜Ｍｆ_B（本例では０〜２ｆ_B）である。Ｍｆ_Bより高周波数側には不要なイメージが残る場合があるが、これらのイメージは送信側或いは受信側のアナログフィルタ、或いは受信側のデジタルフィルタで容易に除去することができる。

このため以降の説明では、ｋ＝１〜Ｍ（本例では１〜２）の要素についてのみ注目し、ｋ＞Ｍの要素については無視する。すなわち、広帯域アナログ信号生成部１３１の周波数応答については、式（２）のＲ_kp（ｆ）：ｋ＝１〜Ｍ（本例では１〜２）にのみ注目し、各ｆに対しＭ行２Ｍ列（本例では２行４列）の行列として扱えばよい。

このように、広帯域アナログ生成部１３１の動作を、Ｍ個のサブＤＡＣからの入力信号およびそれらを周波数軸上で反転した信号の計２Ｍ個の入力信号、出力信号をＭ個の帯域に分割してベースバンドにダウンコンバートした信号に相当するＭ個の出力信号、およびそれらを結ぶＭ行２Ｍ列の応答関数で表現するという従来技術にはない発想が、本発明の基礎となる。

ここで、広帯域アナログ信号生成部１３１の具体的構成例の詳細について、式（２）と関連付けながら説明する。

まず、図２に示したアナログマルチプレクサ２１１を用いた広帯域アナログ信号生成部１３１の構成について説明する。アナログマルチプレクサ２１１は、２個の入力アナログ信号をクロック周波数ｆ_clkで高速に切り替えながら出力するスイッチ（セレクタ）回路である。特許文献１に詳しく示される通り、アナログマルチプレクサ２１１からの出力信号は、理想的には２個の入力アナログ信号のベースバンド成分と、周波数ｆ_clkを中心とするイメージ成分とを加算したものとして表すことができる。また理想的には、ベースバンド成分間の位相差はゼロ、イメージ成分間の位相差はπであるる。また、ベースバンド信号とイメージ信号の振幅比を１：１／ｒとすると、アナログマルチプレクサ２１１の動作が遷移時間ゼロのスイッチングであればｒ＝π／２だが、実際には遷移時間は有限であり、ｒ＝２程度となることもある。

クロック周波数の設定は二通りの方法があり、ｆ_clk＝２ｆ_Bとする場合（特許文献１の第１〜第５の実施形態）と、ｆ_clk＝ｆ_Bとする場合（特許文献１の第６〜第７の実施形態）がある。便宜上、前者をタイプ１、後者をタイプ２とする。

タイプ１の場合、アナログマルチプレクサ２１１の動作が理想的であれば、イメージはｆ_clk＝２ｆ_Bの周りにのみ発生する（正確にはｆ_clkの奇数倍の周波数の周りにのみ発生するが、関心のある周波数範囲０〜２ｆ_B内ではｆ_clk＝２ｆ_Bの周りのイメージのみ考慮すればよい）ため、式（２ｂ）として、

と表すことができる。

ここで、クロック周波数の１倍であるｆ_clkの周りのイメージは通常は１次イメージと呼ばれるが、本願では図２の考え方に従ってｆ_Bを単位にイメージの次数を定義しているので、ｆ_clk＝２ｆ_Bの周りのイメージは２次イメージに該当する。

また、タイプ２の場合、アナログマルチプレクサ２１１の動作が理想的であれば、イメージはｆ_clk＝ｆ_Bの周りにのみ発生する（正確にはｆ_clkの奇数倍の周波数の周りにのみ発生するが、関心のある周波数範囲０〜２ｆ_B内ではｆ_clk＝ｆ_Bの周りのイメージのみ考慮すればよい）ため、式（２ｃ）として、

と表すことができる。

この場合は、ｆ_clk＝ｆ_Bの周りのイメージは、本願の図２の考え方においても１次イメージとなる。

次に、図３に示したミキサ３２１とコンバイナ３３１を用いた広帯域アナログ信号生成部１３１の構成について説明する。ミキサ３２１は入力アナログ信号の一方を周波数ｆ_clkの正弦波と乗算することで、周波数ｆ_clkだけアップコンバートするものである。この構成でｆ_clk＝ｆ_Bとすると、出力信号１０２はサブＤＡＣ１２１からの出力アナログ信号のベースバンド成分にサブＤＡＣ１２２からの出力アナログ信号の１次イメージを加算したものになるから、ミキサ３２１およびコンバイナ３３１の動作が理想的であれば、式（２ｄ）として、

のように表すことができる。

次に、図４に示したＩＱ変調器型の広帯域アナログ信号生成部１３１の構成について説明する。この例では２個のミキサ４２１および４２２を、互いに位相が９０度異なる正弦波で駆動し、それぞれの出力信号をコンバイナ４３１で加算して出力する。ｆｃｌｋ＝ｆ_Bとすれば、ミキサ４２１および４２２はそれぞれ互いに位相が９０度ことなる１次イメージを出力するから、ミキサ４２１〜４２２およびコンバイナ４３１の動作が理想的であれあれば、式（２ｅ）として、

のように表すことができる。

特許文献１〜３では、式（２ｂ）〜（２ｄ）のような理想的な動作、或いはここに各サブＤＡＣ１２１〜１２２の応答特性だけを考慮に入れた動作を前提として、デジタル信号処理部１１０で行うべき信号処理の内容を開示している。しかしながら、実際のデバイスにおいては式（２ｂ）〜（２ｄ）の通りにはならない。

一般的にはＲ_kp（ｆ）は式（２ｂ）や（２ｃ）のように定数ではなく、周波数依存性を持ち、周波数依存性（応答スペクトルの波形）も要素ごとに異なる。また、式（２ｂ）〜（２ｄ）でゼロとなっている要素も、実際にはゼロにはならない。例えば図２の構成例をタイプ２の条件で駆動した場合には理想的には２次イメージが生じないため、式（２ｃ）ではＲ₂₃（ｆ）＝Ｒ₂₄（ｆ）＝０となっているが、実際にはデバイスの不完全性に起因して２次イメージも発生し、Ｒ₂₃（ｆ）とＲ₂₄（ｆ）は非ゼロの応答となる。後述するように、このような応答の非理想性も含め高精度に補償できる点が本発明の特徴である。

図７に、図１のデジタル信号処理部１１０内部の機能ブロック図を示す。デジタル信号処理部１１０では、式（２）で一般的に表されるような広帯域アナログ信号生成部１３１の特性に応じて、最終的な出力信号１０２として所望のアナログ信号が得られるよう、各サブＤＡＣ１２１〜１２２に送るデジタル信号を生成する。デジタル信号処理部１１０への入力信号１０１は、所望のアナログ信号をサンプリングしたデジタル信号に相当する信号であり、デジタル領域で仮想的に生成される。入力信号１０１のスペクトルをＸ_target（ｆ）とする。Ｘ_target（ｆ）は概ね周波数範囲０〜Ｍｆ_B（本例では０〜２ｆ_B）の成分からなるスペクトルである。

帯域分割部６１１では、入力信号１０１を概ね周波数ｆ_B毎に分割し、それぞれをベースバンドにダウンコンバートした信号に相当する原分割信号６２１〜６２２を生成する。原分割信号６２１〜６２２のスペクトルをＸ₁（ｆ）〜Ｘ₂（ｆ）とすると、以下の式（３）の関係が成り立つ。

このときＸ_k-1（ｆ_k-1）とＸ_k（ｆ_k）はｋｆ_B周辺で多少の重なりを持ってもよい。Ｘ_k（ｆ）はそれぞれ概ね周波数範囲０〜ｆ_Bの成分からなるスペクトルである。原分割信号６２１〜６２２は入力信号１０１に比べ帯域幅が１／Ｍ程度（１／２程度）となるため、入力信号１０１に比べ１／Ｍ程度（１／２程度）のサンプリングレートで表現できる。このため、帯域分割部２１１でのデジタル処理には、帯域分割後にダウンサンプリングを行う処理も含めておくことが望ましい。

スペクトル折返し部６１２では、原分割信号６２１〜６２２を周波数軸上でｆ_B／２を中心に折返して複素共役を取ることで、折返し分割信号６３１〜６３２を生成する。折返し分割信号６３１〜６３２のスペクトルは、式（１）と同様のチルダ（〜）を用いて

と表せる。

２Ｍ×Ｍフィルタ（４×２フィルタ）６１３は、原分割信号６２１〜６２２および折返し分割信号６３１〜６３２を入力として受け入れ、サブＤＡＣ１２１〜１２２へと送る複合信号６４１〜６４２を生成する。前述の通り、式（２）のモデルではサブＤＡＣ１２１〜１２２およびそれらと広帯域信号生成部１３１との接続部の応答もＲ_km（ｆ）に含むので、これらの複合信号６４１〜６４２のスペクトルは式（１），（２）におけるＹ₁（ｆ）〜Ｙ₂（ｆ）そのものである。（正確には複合信号６４１〜６４２はデジタル信号であるため、その第１ナイキスト領域におけるスペクトルが式（１），（２）におけるＹ₁（ｆ）〜Ｙ₂（ｆ）と一致するということである。）

４×２フィルタ６１３の動作は以下の式（４）で表すことができる。

ただしＧ_mq（ｆ）は４×２フィルタ（２Ｍ×Ｍフィルタ）６１３の応答関数であり、ｍ＝１〜２（１〜Ｍ）はそれぞれ出力として得られる複合信号６４１〜６４２に対応し、ｑ＝１〜２（１〜Ｍ）はＸ_q（ｆ）、ｑ＝３〜４（Ｍ＋１〜２Ｍ）は

に対応する。

このように４×２フィルタ６１３は、原分割信号６２１〜６２２および折返し分割信号６３１〜６３２に対し、それぞれ独立に設定可能な応答関数Ｇ_mq（ｆ）を乗じた後に重ね合わせることで、複合信号６４１〜６４２を得るフィルタである。原分割信号６２１〜６２２および折返し分割信号６３１〜６３２はいずれも周波数が概ねｆ_B以下の成分からなる信号なので、複合信号６４１〜６４２も周波数が概ねｆ_B以下の成分からなり、アナログ帯域が概ねｆ_BであるサブＤＡＣ１２１〜１２２によって問題なくアナログ信号に変換することができる。

さて、この４×２フィルタ６１３の応答Ｇ_mq（ｆ）を適切に設定することで、雑音や非線形歪の影響を無視すれば、式（５）として、

とすることができる。

すなわち、信号生成装置１００の最終的な出力信号１０２のスペクトルＺ_OUT（ｆ）のうち概ね周波数０〜２ｆ_Bの範囲をＸ_target（ｆ）と概ね一致させることができる。

以下、式（５）を満たすＧ_mq（ｆ）の求め方を示す。まず、式（４）の両辺に折返し操作を行うと、式（６）として、

を得る。

ここで、式（６）右辺のＧ行列の左２列と右２列（左Ｍ列と右Ｍ列）を入れ替え、Ｘベクトルの上２行と下２行（上Ｍ行と下Ｍ行）を入れ替えれば、式（７）として、

を得る。

よって、式（２），（４），（７）より、式（８）として、

を得る。

したがって、式（５）を成り立たせるためには、以下の式（９）

が成り立っていればよい。

以下、式（９）をＧ_mq（ｆ）について整理する。まず式（９）両辺を左右２列ずつ（Ｍ列ずつ）に分離し、以下の式（１０）、式（１１）

を得る。

次に式（１１）について、両辺に折返し操作を行い、Ｒ行列の左２列と右２列（左Ｍ列と右Ｍ列）を入れ替え、Ｇ行列の上２行と下２行（上Ｍ行と下Ｍ行）を入れ替えれば、式（１２）

を得る。

よって式（１０），（１２）より、以下の式（１３）が得られ、その両辺にＲ行列の逆行列をかければ、以下の式（１４）が得られる。

この式（１４）より、所与のＲ_kp（ｆ）に対して、式（５）を満たすようなＧ_mq（ｆ）を求めることができる。

前述の通りＲ_kp（ｆ）は、サブＤＡＣ１２１〜１２２の応答特性の個体差、サブＤＡＣ１２１〜１２２と広帯域アナログ信号生成部１３１との接続間のスキュー、および各次数のイメージに対する広帯域アナログ信号生成部１３１の応答特性（デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答も含む）をすべて含んでいる。そのため、Ｇ_mq（ｆ）を係数とする４×２フィルタ２１３は、サブＤＡＣの個体差、スキュー、次数ごとの応答特性差を全て補償し、信号生成装置１００全体として理想的なＤＡＣ特性が得られるような複合信号６４１〜６４２を生成することができる。

なお式（１４）よりＧ_mq（ｆ）を求めるためにはＲ_kp（ｆ）が与えられる必要があるが、Ｒ_kp（ｆ）は実測によって求めるか、シミュレーション等により求めればよい。例えば実測により求めるなら、サブＤＡＣ１２１〜１２２のアナログ応答は個別に測定しておき、広帯域アナログ信号生成部１３１の応答は４系統の入力信号を１系統ずつ入力して応答を評価する等の方法が考えられる。

（従来技術との比較）
従来技術にはない本発明の大きな特徴は、２Ｍ×Ｍフィルタ（４×２フィルタ）６１３の部分にある。以下、本発明と、特許文献１に記載の従来技術とを比較する。

図８は、特許文献１に記載の従来の信号生成装置において、前記タイプ１の条件（ｆｃｌｋ＝２ｆ_B）とした際のデジタル信号処理部７１０の機能ブロック図を示す。ただし、図７と比較しやすい形にするため、特許文献１に記載の形と比べ、全体の機能に影響のない範囲で、処理順序が入れ替わっている場合がある。

図８に示す従来技術に基づくデジタル信号処理部７１０では、まず入力信号を帯域分割部７１１で概ね周波数ｆ_B毎に分割しベースバンドへとダウンコンバートするが、このうち低周波数側の原分割信号７２１と、高周波数側の原分割信号をスペクトル折返し部７１２で折返した折返し分割信号７３２のみを使う。帯域分割に伴うダウンサンプリングも必要に応じて帯域分割部７１１で行う。重み付き加算部７１３では、原分割信号７２１には定数１が、折返し分割信号７３２には定数ｒおよび−ｒが乗じられたのち、それぞれ加算される。

その後、重み付き加算部７１３からの出力は、サブチャネル応答補償フィルタ７１４にて各サブＤＡＣを含むサブチャネルのアナログ応答特性を補償するフィルタリングをかけられた後、各サブＤＡＣに送られる。なお、重み付き加算部７１３には基本的に後段の帯域アナログ信号生成部が理想的な動作をすると仮定した場合の定数が設定されており、実際のデバイスの応答特性の補償は全て後段のサブチャネル応答補償部７１４にて補償される。

図９は、特許文献１に記載の従来の信号生成装置において、前記タイプ２の条件（ｆ_clk＝ｆ_B）とした際のデジタル信号処理部８１０の機能ブロック図を示す。ただし、図７と比較しやすい形にするため、特許文献１に記載の形と比べ、全体の機能に影響のない範囲で、処理順序が入れ替わっている場合がある。

図９に示す従来技術に基づくデジタル信号処理部８１０では、まず入力信号を帯域分割部８１１で概ね周波数ｆ_B毎に分割しベースバンドへとダウンコンバートするが、このうち低周波数側の原分割信号８２１〜８２２と、高周波数側の原分割信号をスペクトル折返し部８１２で折返した折返し分割信号８３２のみを使う。帯域分割に伴うダウンサンプリングも必要に応じて帯域分割部８１１で行う。重み付き加算部８１３では、原分割信号８２１には定数１が、原分割信号８２２には定数ｒおよび−ｒが、また折返し分割信号８３２には係数−１が乗じられたのち、それぞれ加算される。

その後、重み付き加算部８１３からの出力は、サブチャネル応答補償フィルタ８１４にて各サブＤＡＣを含むサブチャネルのアナログ応答特性を補償するフィルタリングをかけられた後、各サブＤＡＣに送られる。なお、重み付き加算部８１３には基本的に後段の帯域アナログ信号生成部が理想的な動作をすると仮定した場合の定数が設定されており、実際のデバイスの応答特性の補償は全て後段のサブチャネル応答補償部８１４にて補償される。

従来技術の、図８の重み付き加算部７１３とサブチャネル補償部７１４の組合せや、図９の重み付き加算部８１３とサブチャネル補償部８１４の組合せでは、周波数依存性を持つフィルタがサブチャネル応答補償部の２個しかないため、補償の自由度が限られ、式（２）のＲ_mq（ｆ）で表されるような広帯域アナログ信号生成部１３１の応答特性を補償しきれないという課題があった。

具体的には、図８や図９の従来構成では、サブＤＡＣの応答特性の個体差や、サブＤＡＣと広帯域アナログ信号生成部の接続部のスキューはサブチャネル応答補償部７１４や８１４にて補償できるものの、広帯域アナログ信号生成部１３１におけるイメージの次数ごとの応答特性差や、デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答の補償はできないという課題があった。

これに対し図７の本発明の構成においては、４×２フィルタ６１３で周波数依存性を持つフィルタを８個（２Ｍ²個）用意し、各原分割信号および折返し分割信号毎に個別に適用している。これを式（１４）のように設定することで、広帯域アナログ信号生成部１３１におけるイメージの次数ごとの応答特性差や、デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答の補償も可能になり、より高効率、高精度な補償により高品質な信号を生成できる。

なお、特許文献２においても、基本的に図８や図９のようにサブチャネル毎に応答補償を行う形が想定されている。

［第２の実施形態］
図１０は、本発明の第２の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置９００は、入力信号９０１が入力されるデジタル信号処理部９１０、サブＤＡＣ９２１〜９２３、出力信号９０２を出力する広帯域アナログ信号生成部９３１から構成される。サブＤＡＣの個数をＭ（≧２の整数）個とすると、本例はＭ＝３の例である。

サブＤＡＣ９２１〜９２３のアナログ帯域をｆ_Bとする。広帯域アナログ信号生成部９３１は、サブＤＡＣ９２１〜９２３から入力される信号をそれぞれｆ_Bの整数倍だけ周波数シフトしたイメージを生成し、それらを重ね合わせることで、出力信号９０２として周波数範囲０〜３ｆ_B程度の広帯域な信号を出力する機能を有する。

広帯域アナログ信号生成部９３１の具体的な構成例としては、図１１に示されるような２つのミキサ１０２１、１０２２とコンバイナ１０３１を用いたもの、或いは図１２に示されるような、アナログマルチプレクサ１１１１とミキサ１１２１、コンバイナ１１３１を複合的に用いたもの等を用いることができる。

図１１の広帯域アナログ信号生成部９３１の構成例では、ミキサ１０２１は周波数ｆ_clk＝ｆ_Bで駆動されサブＤＡＣ９２２からの信号の１次イメージを生成し、ミキサ１０２２は周波数２ｆ_clk＝２ｆ_Bで駆動されサブＤＡＣ９２３からの信号の２次イメージを生成する。３入力のコンバイナ１０３１は、サブＤＡＣ９３１からのベースバンド成分と、上記で生成された１次イメージ、２次イメージを加算することで広帯域信号を生成する。

図１２の広帯域アナログ信号生成部９３１の構成例では、アナログマルチプレクサ１１１１は、ｆ_clk＝ｆ_Bのタイプ２の条件で駆動され、サブＤＡＣ９２１〜９２２からの信号によりベースバンド成分と１次イメージを生成する。ミキサ１１２１は、２ｆ_clk＝２ｆ_Bで駆動され、サブＤＡＣ９２３からの信号の２次イメージを生成する。２入力のコンバイナ１１３１は、上記で生成されたベースバンド成分と１次イメージ、２次イメージをを加算することで広帯域信号を生成する。

図１１、１２に示した広帯域アナログ信号生成部９３１の構成例のいずれにおいても、デジタル信号処理部９１０で適切な信号処理を行うことにより、サブＤＡＣ９２１〜９２３のアナログ帯域の３倍の０〜３ｆ_Bの帯域にわたる広帯域の出力信号９０２を得ることができる。

図１３は、実施形態１の図５と同様に、実施形態２、図１０のサブＤＡＣ９２１〜９２３の出力信号のスペクトルを表した図であり、図１４は、広帯域アナログ信号生成部９３１からの出力信号９０２のスペクトルを説明する図である。

図１３には、サブＤＡＣ９２１〜９２３の出力信号のスペクトルを、Ｙ₁（ｆ）〜Ｙ₃（ｆ）として示している。図１４には、上のベースバンド成分（０次）からイメージ信号の次数の順に下へ、各サブＤＡＣに対応する信号のスペクトルを示している。図１４の最下段のｆ軸上には、広帯域アナログ信号生成部９３１からの出力信号９０２のスペクトルをＺ_OUT（ｆ）とし、Ｚ_OUT（ｆ）を概ね周波数ｆ_B毎の部分に区切ったものを低周波数数側からＺ₁（ｆ₁），Ｚ₂（ｆ₂），…として示している。図１４の右上には、図中で使用する各信号のスペクトル成分の記号の説明を示している。

上記第１の実施形態の説明と同様、サブＤＡＣ９２１〜９２３の応答特性は広帯域アナログ信号生成部９３１のモデルの方に含めるものとするので、Ｙ₁（ｆ）〜Ｙ₃（ｆ）はサブＤＡＣ９２１〜９２３への入力デジタル信号のスペクトルと一致する（正確には、当該デジタル信号の第１ナイキスト領域に相当する周波数領域において両者は一致する）。

以下の説明は、任意の整数Ｍ≧２について同様に適用できるものである。このため、可能な限り変数Ｍを使って説明する。Ｍ＝３を代入すれば、本実施形態２についての説明となる。

Ｙ₁（ｆ）〜Ｙ_M（ｆ）は概ね周波数範囲０〜ｆ_Bの成分からなるスペクトルである。Ｚ_OUT（ｆ）はＹ₁（ｆ）〜Ｙ_M（ｆ）のベースバンド成分および１〜Ｍ次（本例では１〜３次）のイメージから生成される。上記第１の実施形態の説明と同様の記法を用いれば、Ｚ_k（ｆ）とＹ₁（ｆ）〜Ｙ_M（ｆ）との関係は以下の式（１５）のように表すことができる。

ただし、Ｒ_kp（ｆ）は広帯域アナログ信号生成部９３１の周波数応答を表しており、ｐ＝１〜Ｍ（本例では１〜３）についてはＹ_p（ｆ）のｋ−１次イメージの上側波帯に対する周波数応答、ｐ＝Ｍ＋１〜２Ｍ（本例では４〜６）についてはＹ_p-4（ｆ）のｋ次イメージの下側波帯に対する周波数応答である。

Ｒ_kp（ｆ）は理想的な動作において生じるイメージの応答だけでなく、デバイスの不完全性等により生じるスプリアス成分の応答も含む。また、前記第１の実施形態の説明と同様、前段のサブＤＡＣ９２１〜９２３およびそれらと広帯域アナログ信号生成部９３１との接続部等の応答（振幅、位相を含む）もＲ_kp（ｆ）に含めるものとする。式（１５）が雑音や非線形歪の影響を考慮していない点、一般的には信号生成装置９００は雑音や非線形歪の影響が十分小さくなるような条件で用いられるという点も、前記第１の実施形態と同様である。

さらには、広帯域アナログ信号生成部９３１の周波数応答については、式（１５）のＲ_kp（ｆ）：ｋ＝１〜Ｍ（本例では１〜３）にのみ注目し、各ｆに対しＭ行２Ｍ列（本例では３行６列）の行列として扱えばよいという点も、前記第１の実施形態と同様である。

図１１に示す広帯域アナログ信号生成部９３１の構成例を用いた場合には、ミキサ１０２１および１０２２とコンバイナ１０３１の動作が理想的であれば、Ｒ_kp（ｆ）は以下の式（１５ｂ）

で表すことができる。

一方図１２に示す広帯域アナログ信号生成部９３１の構成例を用いた場合、アナログマルチプレクサ１１１１、ミキサ１１２１、コンバイナ１１３１の動作が理想的であれば、Ｒ_kp（ｆ）は以下の式（１５ｃ）

で表すことができる。

しかしながら、実際のデバイスにおいては式（１５ｂ）〜（１５ｃ）の通りにはならない。

一般的にはＲ_kp（ｆ）は式（１５ｂ）や式（１５ｃ）のように定数ではなく周波数依存性を持ち、周波数依存性（応答スペクトルの波形）も要素ごとに異なる。また、式（１５ｂ）や式（１５ｃ）でゼロとなっている要素も、実際にはゼロにはならない。例えばミキサは理想的にはベースバンド成分を通さないため式（１５ｂ）ではＲ₂₁（ｆ）＝Ｒ₃₁（ｆ）＝０となっているが、実際にはデバイスの不完全性に起因してベースバンド成分も透過し、Ｒ₂₁（ｆ）やＲ₃₁（ｆ）は非ゼロの応答となる。このような応答の非理想性も含め高精度に補償できる点が本発明の特徴である。

図１５に、図１０のデジタル信号処理部９１０内部の機能ブロック図を示す。デジタル信号処理部９１０では、式（１５）で一般的に表されるような広帯域アナログ信号生成部９３１の特性に応じて、最終的な出力信号９０２として所望のアナログ信号が得られるよう、各サブＤＡＣ９２１〜９２３に送るデジタル信号を生成する。デジタル信号処理部９１０への入力信号９０１は、所望のアナログ信号をサンプリングしたデジタル信号に相当する信号であり、デジタル領域で仮想的に生成される。入力信号９０１のスペクトルをＸ_target（ｆ）とする。Ｘ_target（ｆ）は概ね周波数範囲０〜Ｍｆ_B（本例では０〜３ｆ_B）の成分からなるスペクトルである。

帯域分割部１３１１では、入力信号９０１を概ね周波数ｆ_B毎に分割し、それぞれをベースバンドにダウンコンバートした信号に相当する原分割信号１３２１〜１３２３を生成する。原分割信号のスペクトルを図中上から順にＸ₁（ｆ）〜Ｘ_M（ｆ）とすると、以下の式（１６）の関係が成り立つ。

このときＸ_k-1（ｆ_k-1）とＸ_k（ｆ_k）はｋｆ_B周辺で多少の重なりを持ってもよい。Ｘ_k（ｆ）はそれぞれ概ね周波数範囲０〜ｆ_Bの成分からなるスペクトルである。原分割信号１３２１〜１３２３は入力信号９０１に比べ帯域幅が１／Ｍ程度（１／３程度）となるため、入力信号９０１に比べ１／Ｍ程度（１／３程度）のサンプリングレートで表現できる。このため、帯域分割部１３１１でのデジタル処理には、帯域分割後にダウンサンプリングを行う処理も含めておくことが望ましい。

スペクトル折返し部１３１２では、原分割信号１３２１〜１３２３を周波数軸上でｆ_B／２を中心に折返して複素共役を取ることで、折返し分割信号１３３１〜１３３３を生成する。折返し分割信号１３３１〜１３３３のスペクトルは、式（１）と同様のチルダ（〜）を用いて

と表せる。

２Ｍ×Ｍフィルタ（本例では６×３フィルタ）１３１３は、原分割信号１３２１〜１３２３および折返し分割信号１３３１〜１３３３を入力として受け入れ、サブＤＡＣ９２１〜９２３へと送る複合信号１３４１〜１３４３を生成する。

前述の通り、式（１５）のモデルではサブＤＡＣ９２１〜９２３およびそれらと広帯域信号生成部９３１との接続部の応答もＲ_km（ｆ）に含むので、これらの複合信号１３４１〜１３４３のスペクトルは式（１５）におけるＹ₁（ｆ）〜Ｙ_M（ｆ）そのものである。（正確には複合信号９４１〜９４２はデジタル信号であるため、その第１ナイキスト領域におけるスペクトルが式（１５）におけるＹ₁（ｆ）〜Ｙ_M（ｆ）と一致するということである。）

２Ｍ×Ｍフィルタ（本例では６×３フィルタ）１３１３の動作は以下の式（１７）で表すことができる。

ただしＧ_mq（ｆ）は２Ｍ×Ｍフィルタ（本例では６×３フィルタ）１３１３の応答関数であり、ｍ＝１〜Ｍ（本例では１〜３）はそれぞれ出力として得られる複合信号１３４１〜１３４２に対応し、ｑ＝１〜Ｍ（本例では１〜３）はＸ_q（ｆ）、ｑ＝Ｍ＋１〜２Ｍ（本例では４〜６）は

に対応する。

このように２Ｍ×Ｍフィルタ（本例では６×３フィルタ）１３１３は、原分割信号１３２１〜１３２３および折返し分割信号１３３１〜１３３３に対し、それぞれ独立に設定可能な応答関数Ｇ_mq（ｆ）を乗じた後に重ね合わせることで、複合信号１３４１〜１３４３を得るフィルタである。原分割信号１３２１〜１３２３および折返し分割信号１３３１〜１３３３はいずれも周波数が概ねｆ_B以下の成分からなる信号なので、複合信号１３４１〜１３４３も周波数が概ねｆ_B以下の成分からなり、アナログ帯域が概ねｆ_BであるサブＤＡＣ９２１〜９２３によって問題なくアナログ信号に変換することができる。

前記第１の実施形態の場合と同様、所与のＲ_kp（ｆ）に対して、２Ｍ×Ｍフィルタ（本例では６×３フィルタ）１３１３の応答Ｇ_mq（ｆ）を適切に設定することで、雑音や非線形歪の影響を無視すれば、式（１８）として、

とすることができる。

すなわち、信号生成装置９００の最終的な出力信号９０２のスペクトルＺ_OUT（ｆ）のうち概ね周波数０〜Ｍｆ_B（本例では０〜３ｆ_B）の範囲をＸ_target（ｆ）と概ね一致させることができる。

そのためには、前記第１の実施形態の場合と同様、所与のＲ_kp（ｆ）に対して、Ｇ_mq（ｆ）を式（１９）

とすればよい。式（１９）の導出は式（１４）と同様であるので省略する。

Ｒ_kp（ｆ）は、サブＤＡＣ９２１〜９２３の応答特性の個体差、サブＤＡＣ９２１〜９２３と広帯域アナログ信号生成部９３１との接続間のスキュー、および各次数のイメージに対する広帯域アナログ信号生成部９３１の応答特性（デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答も含む）をすべて含んでいる。そのため、Ｇ_mq（ｆ）を係数とする２Ｍ×Ｍフィルタ（本例では６×３フィルタ）１３１３は、サブＤＡＣの個体差、スキュー、次数ごとの応答特性差を全て補償し、信号生成装置９００全体として理想的なＤＡＣ特性が得られるような複合信号１３４１〜１３４３を生成することができる。

［第３の実施形態］
図１６は、本発明の第３の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置１４００は、入力信号１４０１が入力されるデジタル信号処理部１４１０、サブＤＡＣ１４２１〜１４２４、出力信号１４０２を出力する広帯域アナログ信号生成部１４３１から構成される。サブＤＡＣの個数をＭ（≧２の整数）個とすると、本例はＭ＝４の例である。

サブＤＡＣ１４２１〜１４２４のアナログ帯域をｆ_Bとする。広帯域アナログ信号生成部１４３１は、サブＤＡＣ１４２１〜１４２４から入力される信号をそれぞれｆ_Bの整数倍だけ周波数シフトしたイメージを生成し、それらを重ね合わせることで、出力信号１４０２として周波数範囲０〜４ｆ_B程度の広帯域な信号を出力する機能を有する。

広帯域アナログ信号生成部１４３１の具体的な構成例としては、図１７に示されるような３つのミキサ１５２１〜１５２３と４入力のコンバイナ１５３１を用いたもの、或いは図１８に示されるような、３つのアナログマルチプレクサ１６１１〜１６１３をツリー状に多段接続したもの等を用いることができる。

図１７の広帯域アナログ信号生成部１４３１の構成例では、ミキサ１５２１は周波数ｆ_clk＝ｆ_Bで駆動されサブＤＡＣ１４２２からの信号の１次イメージを生成し、ミキサ１５２２は周波数２ｆ_clk＝２ｆ_Bで駆動されサブＤＡＣ１４２３からの信号の２次イメージを生成し、ミキサ１５２３は周波数３ｆ_clk＝３ｆ_Bで駆動されサブＤＡＣ１４２４からの信号の３次イメージを生成し、４入力のコンバイナ１５３１においてそれら３つのイメージをサブＤＡＣ１４２１からの信号のベースバンド成分と加算することで広帯域信号を生成する。

図１８の広帯域アナログ信号生成部１４３１の構成例では、アナログマルチプレクサ１６１１はｆ_clk＝ｆ_Bのタイプ２の条件で駆動され、サブＤＡＣ１４２１、１４２２からの信号により、ベースバンド成分と１次イメージを生成する。アナログマルチプレクサ１６１２はｆ_clk＝ｆ_Bのタイプ２の条件で駆動され、サブＤＡＣ１４２３、１４２４からの信号により、ベースバンド成分と１次イメージを生成する。さらにアナログマルチプレクサ１６１３は、２ｆ_clk＝２ｆ_Bのタイプ２の条件で駆動され、多段ツリー接続されてアナログマルチプレクサ１６１１、１６１２からの信号から、さらにその倍の帯域の信号を生成する。

図１７、１８に示した広帯域アナログ信号生成部１４３１の構成例のいずれにおいても、デジタル信号処理部１４１０で適切な信号処理を行うことにより、サブＤＡＣ１４２１〜１４２４のアナログ帯域の４倍である０〜４ｆ_Bの領域にわたる広帯域の出力信号１４０２を得ることができる。

図１９は、実施形態１の図５、実施形態２の図１３と同様に、実施形態３、図１６のサブＤＡＣ１４２１〜１４２４の出力信号のスペクトルを表した図であり、図２０は、広帯域アナログ信号生成部１４３１からの出力信号１４０２のスペクトルを説明する図である。

図１９には、サブＤＡＣ１４２１〜１４２４の出力信号のスペクトルを、Ｙ₁（ｆ）〜Ｙ₄（ｆ）として示している。図２０には、上のベースバンド成分（０次）からイメージ信号の次数の順に下へ、各サブＤＡＣに対応する信号のスペクトルを示している。図２０の最下段のｆ軸上には、広帯域アナログ信号生成部１４３１からの出力信号１４０２のスペクトルをＺ_OUT（ｆ）とし、Ｚ_OUT（ｆ）を概ね周波数ｆ_B毎の部分に区切ったものを低周波数数側からＺ₁（ｆ₁），Ｚ₂（ｆ₂），…として示している。図２０の右上には、図中で使用する各信号のスペクトル成分の記号の説明を示している。

上記第１および第２の実施形態の説明と同様、サブＤＡＣ１４２１〜１４２４の応答特性は広帯域アナログ信号生成部１４３１のモデルの方に含めるものとするので、Ｙ₁（ｆ）〜Ｙ₄（ｆ）はサブＤＡＣ１４２１〜１４２４への入力デジタル信号のスペクトルと一致する（正確には、当該デジタル信号の第１ナイキスト領域に相当する周波数領域において両者は一致する）。 広帯域アナログ信号生成部１４３１の周波数応答を表すＲ_kp（ｆ）とＹ₁（ｆ）〜Ｙ₄（ｆ）とＺ₁（ｆ）〜Ｚ₄（ｆ）との関係は、前記式（１５）およびその説明部分でＭ＝４とした場合に該当する。

図２１に、図１６のデジタル信号処理部１４１０内部の機能ブロック図を示す。デジタル信号処理部１４１０についての説明は、前記第２の実施形態におけるデジタル信号処理部９１０の説明においてＭの値を３から４に変更したものに該当する。所与のＲ_kp（ｆ）に対して、２Ｍ×Ｍフィルタ（本例では８×４フィルタ）１８１３の応答関数Ｇ_mq（ｆ）を式（１９）に従って設定することで、信号生成装置１４００の最終的な出力信号１４０２のスペクトルＺ_OUT（ｆ）のうち概ね周波数０〜Ｍｆ_B（本例では０〜４ｆ_B）の範囲をＸ_target（ｆ）と概ね一致させることができる。

Ｒ_kp（ｆ）は、サブＤＡＣ１４２１〜１４２４の応答特性の個体差、サブＤＡＣ１４２１〜１４２４と広帯域アナログ信号生成部１４３１との接続間のスキュー、および各次数のイメージに対する広帯域アナログ信号生成部１４３１の応答特性（デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答も含む）をすべて含んでいる。そのため、Ｇ_mq（ｆ）を係数とする２Ｍ×Ｍフィルタ（本例では８×４フィルタ）１８１３は、それらの個体差、スキュー、次数ごとの応答特性差を全て補償し、信号生成装置１４００全体として理想的なＤＡＣ特性が得られるような複合信号１８４１〜１８４４を生成することができる。

［本発明の作用効果（計算量の削減）について］
本発明の計算量の観点から見た作用効果について検討する。従来技術においては、所望信号のスペクトルＸをサンプル点数Ｎ個のデジタル波形で表し、これにデバイス応答の不完全性を補償するためのＮ×Ｎ行列Ｈを乗じて信号Ｐを得た後、Ｐをスペクトル分割し各サブＤＡＣに送るというデジタル補償手段が提案されている。（非特許文献２）これはすなわち、全ての周波数成分間のクロストークを考慮してデバイスの不完全性を補償するという原理であるが、補償のための計算量がＮ²で増大するという問題がある。

一方本発明は、原分割信号と折返し分割信号を基底として系を捉え、これらの分割信号を入力として２Ｍ×Ｍフィルタを適用しデバイスの不完全性を補償する、という新たな着想に基づいている。従来手法に比べ、本発明は、同等の補償精度を得るために必要な計算負荷が大きく削減されるという顕著なメリットがある。

従来手法と本発明で、計算負荷を具体的に比較する。サブＤＡＣをＭ個用いて周波数範囲０〜Ｍｆ_Bの広帯域信号を生成する場合を考える。補償を適切に行うためのフィルタの周波数分解能をｄｆとすると、従来手法ではサンプル点数ＮはＮ＝Ｍｆ_B／ｄｆとなり、補償行列Ｈの要素数、すなわち補償に必要な係数の数はＮ²個である。

一方本発明においては、分割信号の周波数範囲は０〜ｆ_Bとなるので、２Ｍ×Ｍフィルタを構成する各部分フィルタのサンプル点数はそれぞれｆ_B／ｄｆであり、係数の数はトータルで２Ｍ²ｆ_B／ｄｆ＝２ＭＮ個である。つまり、本発明と従来手法で、補償に用いる係数の数の比は２Ｍ：Ｎである。

現実的にはＭ＝２〜１６程度であり、Ｍ＝２ならＮ＞４において、Ｍ＝１６としてもＮ＞３２において、それぞれ本発明の補償フィルタの方が計算負荷が小さいことになる。例えばｆ_MAX＝６４ＧＨｚとすれば、Ｎ＝４はｄｆ＝１６ＧＨｚ、Ｎ＝３２はｄｆ＝２ＧＨｚに相当するが、これらは十分な分解能とは言い難く、高精度な補償を行うためにはＮをこれよりも大きな値とすることが望ましい。

典型的には、少なくとも１ＧＨｚの分解能で補償を行うことが望ましく、これは上記の条件ではＮ＝６４に相当するため、Ｍ＝２なら本発明は従来の手法に対し係数の数が１／１６、Ｍ＝１６としても１／２で済むことになる。当然ながら、ｆ_Bを大きくすれば、同じ分解能を得るために必要なＮも大きくなり、本発明がより有利となる。

なお補償の精度に関しては、本明細書図６、１４、２０に説明した動作原理を考えれば、サブＤＡＣおよび広帯域アナログ信号生成部の応答はＲ_kp（ｆ）（ｋ＝１〜Ｍ，ｐ＝１〜２Ｍ）でほぼ完全に記述できるので、前述の通り式（１４）のようにＧ_mq（ｆ）（ｍ＝１〜Ｍ，ｑ＝１〜２Ｍ）を設定すれば補償としては十分であり、これ以上係数を増やしたＮ×Ｎ行列での補償を行っても補償精度の改善はあまり望めないことがわかる。従って、現実的なサブＤＡＣ個数を前提として、広い信号帯域で充分な分解能の補償を行うためには、ＤＳＰの計算負荷の観点から本発明を用いることが有利である。

見方を変えれば、従来のＮ×Ｎ行列による補償は、システム全体を完全なブラックボックスとして扱っているために無駄が多いのに対し、本発明ではシステムの動作原理を考慮し補償に必要な係数の数を２ＭＮに絞っているので計算が効率的になる、と捉えることもできる。

［第４の実施形態］
本発明の第４の実施形態に係る信号生成装置は、図１に示した第１の実施形態に係る信号生成装置と同様の構成において、デジタル信号処理部１１０に代わり、図２２に示す内部機能ブロック図で表されるデジタル信号処理部２２１０を用いた構成をとる。図２２に示すデジタル信号処理部２２１０は、図７に示したデジタル信号処理部１１０と比べ、帯域分割部２２１１の前段にメイン非線形フィルタ２２５１が、４×２フィルタ（２Ｍ×Ｍフィルタ）２２１３の後段にサブ非線形フィルタ２２６１〜２２６２がそれぞれを追加されている。

本実施形態では非線形歪の影響を考慮した構成をとっている。前述の第１〜３の実施形態においては、前述の式（２）の説明で記載の通り、信号生成装置を非線形歪の影響が十分小さくなるような条件で用いることを前提とし、非線形歪を考慮していなかった。しかしながら実際には、出力信号振幅を大きくする場合等において、非線形歪による特性劣化が問題になることもある。そのような場合には、デジタル信号処理部に非線形フィルタ（非線形プリディストータ）を追加することにより、非線形歪を補償することが望ましい。

本発明の信号生成装置においては、非線形歪は２種類に分けて考える必要がある。すなわち、広帯域信号が生成される前のアナログ領域で生じる非線形歪と、広帯域信号が生成された後のアナログ領域で生じる非線形歪である。以下では前者をサブチャネル非線形歪、後者をメインチャネル非線形歪と呼ぶことにする。サブチャネル非線形歪には、サブＤＡＣで生じる非線形歪や、広帯域アナログ信号生成部の入力側回路（入力バッファアンプ等）で生じる非線形歪が含まれる。一方メインチャネル非線形歪には、広帯域アナログ信号生成部の出力側回路（出力バッファアンプ等）で生じる非線形歪や、その後段に接続される光変調器で生じる非線形歪等が含まれる。

非線形処理は線形処理と異なり基本的に順序を入れ替えたり帯域毎に分割することはできない。サブチャネル非線形歪およびメインチャネル非線形歪を補償するにはそれぞれ個別の非線形フィルタを適切な順序で配置する必要がある。具体的には、メインチャネル非線形歪を補償するには、最終的な出力として得たい広帯域信号全体に対する非線形補償を行えばよいので、デジタル信号処理部２２１０の帯域分割部２２１１の前段にメイン非線形フィルタ２２５１を追加すればよい。一方でサブチャネル非線形歪を補償するには、各サブＤＡＣに送られる複合信号に対して非線形補償を行えばよいので、デジタル信号処理部の４×２フィルタ（２Ｍ×Ｍフィルタ）２２１３の後段にサブ非線形フィルタ２２６１〜２２６２を追加すればよい。

各非線形フィルタの具体的な構成としては、例えばＶｏｌｔｅｒｒａフィルタやＭｅｍｏｒｙ Ｐｏｌｙｎｏｍｉａｌフィルタなど、アナログ電子部品や光変調器の非線形補償手段として一般的に用いられる非線形フィルタを用いることができる。フィルタ係数は、シミュレーション結果やテスト信号を用いた実測データに基づいて最適化することができる。最適化のアルゴリズムとしては、例えば非特許文献４に示されるような直接学習法や間接学習法等を用いることができる。

なお本実施形態はＭ＝２の構成だが、Ｍ＝３以上でも同様の構成を用いることができることは自明である。例えば図１０に示したＭ＝３構成であれば、図１５に示したデジタル信号処理部において、帯域分割部１３１１の前段にメイン非線形フィルタを、６×３フィルタ（２Ｍ×Ｍフィルタ）１３１３の各出力ポートの後段にサブ非線形フィルタをそれぞれ配置すれば、メインチャネル及びサブチャネル非線形歪を補償することができる。

また、本実施形態ではメインチャネル及びサブチャネル非線形歪の両方を補償する構成をとったが、どちらか一方のみの歪が問題となる場合、或いは両方が問題となるが回路構成の複雑さを考慮しどちらか一方のみの補償に絞る場合等は、メイン非線形フィルタ２２５１あるいはサブ非線形フィルタ２２６１〜２２６２のいずれか一方のみを用いてもよい。これはＭ≧３の場合でも同様である。

以下、メイン非線形フィルタとサブ非線形フィルタを本実施形態４のように配置する必要性について、少し詳しく説明する。本実施形態４は基本的に第１の実施形態に非線形補償の機能を加えたものである。第１の実施形態に非線形補償の機能を加えることを考えた場合、一見、図７の４×２フィルタ（２Ｍ×Ｍフィルタ）６１３に含まれる８個の応答関数Ｇ_ｍｑ（ｆ）を夫々非線形関数で置き換えた構成（以下、成分毎分割構成と呼ぶ）でも良いように見えるかもしれないが、実際には成分毎分割構成では正しく非線形歪を補償することはできない。

なぜなら、現実にアナログ信号として生成されるのはサブＤＡＣ１２１〜１２２からの出力信号および広帯域信号生成部１３１からの出力信号１０２であり、これらの信号は、基本的に原分割信号６２１〜６２２および折返し分割信号６３１〜６３２の４成分（以下、単に４成分と呼ぶ）の線形結合である。従って、これらの現実のアナログ信号が現実のアナログデバイスの特性によって非線形歪を受けた後の信号には、４成分のそれぞれのべき乗成分だけでなく、４成分間の積の成分も含まれる。ところが上記の成分毎分割構成は、４成分それぞれのべき乗成分は補償可能だが、４成分間の積の成分は補償できない。

一方、図２２に示した構成とすれば、帯域分割部２２１１への入力はほぼ広帯域信号生成部１３１からの出力信号１０２と同じ割合で４成分を含んだ信号であり、また４×２フィルタ（２Ｍ×Ｍフィルタ）２２１３からの出力はほぼサブＤＡＣ１２１〜１２２からの出力信号と同じ割合で４成分を含んだ信号であるため、これらを入力とするメイン非線形フィルタ２２５１およびサブ非線形フィルタ２２６１〜２２６２を用いれば、４成分それぞれのべき乗成分と４成分間の積成分を共に正しく補償することができる。

実際には、非線形歪についても、前述の線形応答と同様、広帯域アナログ信号生成部１３１におけるイメージの次数ごとに非線形歪の出方が異なること（以下、次数毎の非線形応答特性差と呼ぶ）も考えられるので、図２２の構成で全ての非線形歪を完全には補償しきれるとは限らない。しかしながら、そもそも本信号生成装置はほぼ線形に応答する範囲で使用されるものであり、非線形歪の強度（非線形歪による理想信号からのズレ成分の強度）は信号強度に対して微小（典型的には−１０ｄＢ以下）である。上記の次数毎の非線形応答特性差は、非線形歪の強度に対して更に微小なので、その影響は十分小さい。

本発明によれば、複数のサブＤＡＣと高速アナログデバイスを用いることで、単体のサブＤＡＣの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置において、高精度な補償による高品質な信号生成を、従来技術より低い計算負荷で実現することができる。

１００，９００、１４００ 信号生成装置
１０１，７０１，８０１、９０１、１４０１ 入力信号
１０２、９０２、１４０２ 出力信号
１１０、７１０，８１０，９１０、１４１０、２２１０ デジタル信号処理部
１２１〜１２２、９２１〜９２３、１４２１〜１４２４ サブＤＡＣ
１３１，９３１、１４３１ 広帯域アナログ信号生成部
２１１、１１１１、１６１１〜１６１３ アナログマルチプレクサ
３２１、４２１，４２２、１０２１、１０２２，１１２１、１５２１〜１５２３ ミキサ
３３１、４３１、１０３１，１１３１，１５３１ コンバイナ
４４１ ９０度位相シフタ
６１１，７１１，８１１，１３１１、１８１１、２２１１ 帯域分割部
６２１、６２２，７２１、８２１、８２２、１３２１〜１３２３、１８２１〜１８２４、２２２１、２２２２ 原分割信号
６３１、６３２，７３２，８３２、１３３１〜１３３３、１８３１〜１８３４、２２３１、２２３２ 折返し分割信号
６１３，１３１３，１８１３、２２１３ ２Ｍ×Ｍフィルタ
６４１、６４２，７４１，７４２，８４１，８４２、１３４１〜１３４３、１８４１〜１８４４、２２４１、２２４２ 複合信号
７１３，８１３ 重み付き加算部
６１２、７１２，８１２、１３１２，１８１２、２２１２ スペクトル折返し部
７１４，８１４ サブチャネル応答補償フィルタ
２２５１ メイン非線形フィルタ
２２６１、２２６２ サブ非線形フィルタ

Claims (5)

1. デジタル信号処理部と、
   アナログ帯域がｆ_BであるＭ個（Ｍは２以上の整数）のサブＤＡＣと、
   前記Ｍ個のサブＤＡＣが出力するＭ個のアナログ信号を用いて周波数（Ｍ−１）ｆ_B以上の成分を含む広帯域なアナログ信号を生成する広帯域アナログ信号生成部とを備え、
   前記デジタル信号処理部は、
   所望の出力信号を周波数軸上でＭ個の部分に分割しそれぞれをベースバンドにダウンコンバートした信号に相当するＭ個の原分割信号を生成する手段と、
   前記Ｍ個の原分割信号を周波数軸上で折返してＭ個の折返し分割信号を生成する手段と、
   前記Ｍ個の原分割信号および前記Ｍ個の折返し分割信号を入力とし、前記Ｍ個のサブＤＡＣへと送信されるＭ個の複合信号を出力とする２Ｍ×Ｍフィルタとを備え、
   前記２Ｍ×Ｍフィルタは、
   ２Ｍ²通りの入出力の組合せに対して独立に応答関数を設定可能である
   ことを特徴とする信号生成装置。
2. 前記広帯域アナログ信号生成部は、
   ２個の入力信号を一定の周波数で高速に切り替えて出力するアナログマルチプレクサ、
   または前記アナログマルチプレクサをツリー状に多段接続した回路、
   またはミキサによってＭ個の入力信号のうち少なくともＭ−１個を周波数アップコンバートした後に合波して出力する回路、
   または前記アナログマルチプレクサとミキサを複合的に用いた回路
   のいずれかであることを特徴とする請求項１に記載の信号生成装置。
3. 前記広帯域アナログ信号生成部は、
   ２つのミキサとコンバイナ、および９０度位相シフタからなるＩＱ変調器型回路
   であることを特徴とする請求項１に記載の信号生成装置。
4. 前記２Ｍ×Ｍフィルタの、２Ｍ²通りの入出力の組合せに対して独立に設定される応答関数Ｇ_mq（ｆ）は、
   前記広帯域アナログ信号生成部の周波数応答をＲ_kp（ｆ）としたときに、次式
   

   

   但し、チルダ記号〜は、前記サブＤＡＣのアナログ帯域をｆ_Bとしたときに、元の関数をｆ_B／２を中心に折返して複素共役を取る折返し操作を示している
   により決定される
   ことを特徴とする請求項１ないし３のいずれか１項に記載の信号生成装置。
5. 前記デジタル信号処理部は、前記原分割信号を生成する手段の入力側に接続されたメイン非線形フィルタと、前記２Ｍ×ＭフィルタのＭ個の出力の各々に接続されたＭ個のサブ非線形フィルタとのすくなくとも一方を備える
   ことを特徴とする請求項１ないし４のいずれか１項に記載の信号生成装置。

Images