JPWO2015033496A1 - 表示装置および駆動方法 - Google Patents

表示装置および駆動方法 Download PDF

Info

Publication number
JPWO2015033496A1
JPWO2015033496A1 JP2015535292A JP2015535292A JPWO2015033496A1 JP WO2015033496 A1 JPWO2015033496 A1 JP WO2015033496A1 JP 2015535292 A JP2015535292 A JP 2015535292A JP 2015535292 A JP2015535292 A JP 2015535292A JP WO2015033496 A1 JPWO2015033496 A1 JP WO2015033496A1
Authority
JP
Japan
Prior art keywords
switch
voltage
line
period
drive transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015535292A
Other languages
English (en)
Other versions
JP6142178B2 (ja
Inventor
柘植　仁志
仁志 柘植
浩平 戎野
浩平 戎野
茂夫 法邑
茂夫 法邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015033496A1 publication Critical patent/JPWO2015033496A1/ja
Application granted granted Critical
Publication of JP6142178B2 publication Critical patent/JP6142178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

マトリクス状に配置された複数の画素回路（６０）を有する表示装置であって、複数の画素回路（６０）の各々は、ＥＬ素子（６６）と、電圧を保持するための容量素子（６７）と、容量素子（６７）に保持された電圧に応じた電流をＥＬ素子（６６）に供給することによりＥＬ素子（６６）を発光させる駆動トランジスタ（６１）と、画素回路（６０）を初期化する初期化期間において、駆動トランジスタ（６１）に、駆動トランジスタ（６１）の閾値電圧よりも大きな電圧であって駆動トランジスタ（６１）のゲート電極およびソース電極間が順バイアスとなる参照電圧を印加し、初期化期間の前の所定期間において、駆動トランジスタ（６１）に、駆動トランジスタ（６１）のゲート電極およびソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加する電圧印加部（３１）と、を備える。

Description

本発明は、表示装置および駆動方法に関し、特に電流駆動型の発光素子を用いた表示装置の駆動方法に関する。
近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
薄膜トランジスタの半導体層（チャネル層）としてはシリコンを用いることが多いが、近年、アモルファスＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）に代表される酸化物半導体を半導体層として用いた薄膜トランジスタも開発されている（例えば特許文献１）。
特開２０１２−２１２０７７号公報
しかしながら、酸化物半導体を半導体層（チャネル層）に用いたＴＦＴでは、通電などのストレスにより、ＴＦＴがオン状態となるゲートーソース間電圧(閾値電圧)が変動しやすい。そして、閾値電圧の経時的な変動は、表示装置の輝度制御に影響し、表示品質を悪化させてしまうという問題が生じる。
さらに、酸化物半導体を半導体層に用いたＴＦＴでは、閾値電圧の変動を抑制するために、閾値電圧補償動作を行うとしても、閾値電圧の信頼性シフトが大きく短時間しか閾値電圧補償動作を行うことができないという問題もある。つまり、閾値電圧補償動作が可能な電圧（限界電圧以下）を短時間しか維持できないという問題もある。
本発明は、上述の問題に鑑みてなされたものであり、閾値電圧補償動作を行う期間を十分に確保できない場合でも、より長期間、駆動トランジスタの閾値電圧を動作補償範囲内に含めることができる表示装置およびその駆動方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の表示画素を有する表示装置であって、前記複数の表示画素の各々は、発光素子と、電圧を保持するための容量素子と、前記容量素子に保持された電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記表示画素を初期化する初期化期間において、前記駆動トランジスタに、前記駆動トランジスタの閾値電圧よりも大きな電圧であって前記駆動トランジスタのゲート電極およびソース電極間が順バイアスとなる参照電圧を印加し、前記初期化期間の前の前記発光素子を発光させない期間のうちの所定期間において、前記駆動トランジスタに、前記駆動トランジスタの前記ゲート電極およびソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加する電圧印加部と、を備える。
本発明の表示装置等によれば、閾値電圧補償動作を行う期間を十分に確保できない場合でも、より長期間、駆動トランジスタの閾値電圧を動作補償範囲内に含めることができる。
図１は、実施の形態に係る表示装置の機能ブロック図の一例である。 図２Ａは、実施の形態に係る表示装置の有する表示画素の回路構成の一例を示す図である。 図２Ｂは、実施の形態に係る表示装置の有する表示画素の回路構成の一例を示す図である。 図３は、実施の形態に係る表示装置の駆動時の動作の一例を説明するためのタイミングチャートである。 図４Ａは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。 図４Ｂは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。 図４Ｃは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。 図４Ｄは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。 図４Ｅは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。 図４Ｆは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。 図５は、図３に示すタイミングチャートの変形例である。 図６は、図２Ｂに示す回路構成の変形例を示す図である。 図７は、図２Ｂに示す回路構成の変形例を示す図である。 図８は、図２Ｂに示す回路構成の変形例を示す図である。 図９は、本開示の表示装置を内蔵した薄型フラットＴＶの外観図である。
本発明に係る表示装置の一態様は、制御部とマトリクス状に配置された複数の表示画素とを有する表示装置であって、前記複数の表示画素の各々は、発光素子と、電圧を保持するための容量素子と、前記容量素子に保持された電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記表示画素を初期化する初期化期間において、前記駆動トランジスタに、前記駆動トランジスタの閾値電圧よりも大きな電圧であって前記駆動トランジスタのゲート電極およびソース電極間が順バイアスとなる参照電圧を印加し、前記初期化期間の前の前記発光素子を発光させない期間のうちの所定期間において、前記駆動トランジスタに、前記駆動トランジスタの前記ゲート電極およびソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加する電圧印加部と、前記所定期間および前記初期化期間において、前記容量素子の第２電極と第１電源線とを導通させる第１スイッチと、データ信号電圧を供給するための信号線と前記容量素子の前記第１電極との導通および非導通を切り換える第２スイッチと、前記容量素子の前記第１電極と前記駆動トランジスタの前記ゲート電極の導通および非導通を切り換える第３スイッチとを備え、前記電圧印加部は、前記参照電圧を供給する第２電源線または前記逆バイアス電圧を供給する第３電源線に切り換えて前記参照電圧または前記逆バイアス電圧を供給する電源切換スイッチと、前記電源切換スイッチと前記駆動トランジスタの前記ゲート電極との導通および非導通を切り換える第４スイッチとを有し、前記駆動トランジスタのソース電極は、前記容量素子の第２電極および前記発光素子のアノードと導通されており、前記制御部は、前記所定期間において、前記第２スイッチを非導通にさせ、前記第３スイッチを導通にさせ、かつ、第１スイッチを導通させた状態において、前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第３電源線に切り換えて前記逆バイアス電圧を供給させ、前記初期化期間において、前記第２スイッチを非導通、かつ、前記第３スイッチを導通、かつ、第１スイッチを導通させた状態において、前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第２電源線に切り換えて前記参照電圧を供給させる。
ここで、例えば、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチおよび前記駆動トランジスタは、Ｎチャンネル薄膜トランジスタである。
また、例えば、前記所定期間は、前記初期化期間の後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値補償期間よりも長い。
また、例えば、前記駆動トランジスタのチャネル層は、酸化物半導体からなる。
また、本発明に係る駆動方法の一態様は、マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、前記複数の表示画素の各々は、発光素子と、電圧を保持するための容量素子と、前記容量素子に保持された電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記容量素子の第２電極と第１電源線とを導通させるための第１スイッチと、データ信号電圧を供給するための信号線と前記容量素子の前記第１電極との導通および非導通を切り換える第２スイッチと、前記容量素子の前記第１電極と前記駆動トランジスタの前記ゲート電極の導通および非導通を切り換える第３スイッチとを備え、前記駆動トランジスタのソース電極は、前記容量素子の第２電極および前記発光素子のアノードと導通されており、前記駆動方法は、前記表示画素を初期化する初期化期間において、前記駆動トランジスタに、前記駆動トランジスタの閾値電圧よりも大きな電圧であって前記駆動トランジスタのゲート電極およびソース電極間が順バイアスとなる参照電圧を印加するステップと、前記初期化期間の前の前記発光素子を発光させない期間のうちの所定期間において、前記駆動トランジスタに、前記駆動トランジスタの前記ゲート電極およびソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加するステップとを含み、前記逆バイアス電圧を印加するステップでは、前記第２スイッチを非導通、前記第３スイッチを導通、かつ、第１スイッチを導通にさせた状態において、前記参照電圧を供給する第２電源線または前記逆バイアス電圧を供給する第３電源線に切り換えて前記参照電圧または前記逆バイアス電圧を供給すると前記駆動トランジスタの前記ゲート電極との導通および非導通を切り換える前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第３電源線に切り換えて前記逆バイアス電圧を供給させ、前記参照電圧を印加するステップでは、前記第２スイッチを非導通、かつ、前記第３スイッチを導通、かつ、第１スイッチを導通にさせた状態において、前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第２電源線に切り換えて前記参照電圧を供給させる。
以下、本発明の一態様に係る表示装置およびその駆動方法について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。
（実施の形態）
本実施の形態において、本開示の一態様に係る表示装置の発光素子として有機ＥＬ素子を用いる場合について説明する。
図１は、実施の形態に係る表示装置の機能ブロック図の一例である。
図１に示す表示装置１は、表示パネル制御回路２と、走査線駆動回路３と、データ線駆動回路５と、表示パネル６とを備える。
表示パネル６は、例えば有機ＥＬパネルである。また、表示パネル６は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線と、Ｎ本の点灯制御線、直交して配置されたＭ本のソース信号線を有する（図示せず）。さらに、表示パネル６は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素回路（図示せず）を有する。
表示パネル制御回路２は、後述する所定期間および初期化期間における動作を制御する制御部の一例である。表示パネル制御回路２は、表示データ信号Ｓ１に基づいてデータ線駆動回路５を制御するための制御信号Ｓ２を生成し、生成した制御信号Ｓ２をデータ線駆動回路５へ出力する。また、表示パネル制御回路２は、入力される同期信号に基づいて走査線駆動回路３を制御するための制御信号Ｓ３を生成する。そして、表示パネル制御回路２は、生成した制御信号Ｓ３を走査線駆動回路３へ出力する。
ここで、表示データ信号Ｓ１は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号である。
また、制御信号Ｓ２は、映像信号および水平同期信号を含む。制御信号Ｓ３は、垂直同期信号および水平同期信号をそれぞれ含む。
データ線駆動回路５は、表示パネル制御回路２で生成された制御信号Ｓ２に基づいて、表示パネル６のソース信号線を駆動する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。
走査線駆動回路３は、表示パネル制御回路２で生成された制御信号Ｓ３に基づいて、表示パネル６の走査線を駆動する。より具体的には、走査線駆動回路３は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、Ｒｅｆ信号、Ｍｅｒｇｅ信号、ｉｎｉｔ信号を出力する。
以上のように、表示装置１は構成される。
なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。
図２Ａおよび図２Ｂは、実施の形態に係る表示装置の有する表示画素の回路構成の一例を示す図である。
図２Ａおよび図２Ｂに示す画素回路６０は、表示パネル６が有する一画素であり、Ｄａｔａ線７６（データ線）を介して供給されたデータ信号（データ信号電圧）により発光する機能を有する。
画素回路６０は、表示画素（発光画素）の一例であり、行列状に配置されている。画素回路６０は、例えば図２Ａに示すように、駆動トランジスタ６１と、スイッチ６２と、スイッチ６３を有する電圧印加部３１と、スイッチ６４と、スイッチ６５と、ＥＬ素子６６と、容量素子６７と、を備えている。また、画素回路６０には、Ｄａｔａ線７６（データ線）と、ＲＦＶ線６８（ＶＲＥＦまたはＶＲＥＶ）と、ＥＬアノード電源線６９（ＶＴＦＴ）と、ＥＬカソード電源線７０（ＶＥＬ）と、初期化電源線７１（ＶＩＮＩ）と、Ｍｅｒｇｅ線７５（マージ線）とを備える。
ここで、Ｄａｔａ線７６は、データ信号電圧を供給するための信号線（ソース信号線）の一例である。
ＲＦＶ線６８は、例えば図２Ａに示すように参照電圧ＶＲＥＦまたは逆バイアス電圧ＶＲＥＶを供給する。ＥＬアノード電源線６９（ＶＴＦＴ）は、駆動トランジスタ６１のドレイン電極の電位を決定するための高電圧側電源線であり、例えば２０Ｖである。ＥＬカソード電源線７０（ＶＥＬ）は、ＥＬ素子６６の第２電極（カソード）に接続された低電圧側電源線である。初期化電源線７１（ＶＩＮＩ）は、駆動トランジスタ６１のソースゲート間の電圧すなわち容量素子６７の電圧を初期化するための電圧ＶＩＮＩ（初期化電圧ＶＩＮＩとも称す）を供給する第１電源線の一例である。
ここで、ＲＦＶ線６８が供給する参照電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩとの電位差は駆動トランジスタ６１の閾値電圧（Ｖｔｈ）よりも大きな電圧、すなわち、閾値電圧Ｖｔｈ＜（参照電圧ＶＲＥＦ−電圧ＶＩＮＩ）に設定される。
また、ＲＦＶ線６８が供給する参照電圧ＶＲＥＦおよび初期化電源線７１の電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、次のように設定されている。
電圧ＶＩＮＩ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）、参照電圧ＶＲＥＦ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）＋（駆動トランジスタ６１の閾値電圧Ｖｔｈ）
なお、ＲＦＶ線６８は、例えば図２Ｂに示すように、電源線６８Ａ（ＶＲＥＦ）と電源線６８Ｂ（ＶＲＥＶ）とで構成され、電源切換スイッチ３１０で切り換えられて、参照電圧ＶＲＥＦまたは逆バイアス電圧ＶＲＥＶを供給するとしてもよい。
ＥＬ素子６６は、駆動トランジスタ６１により供給された電流に応じて発光する発光素子の一例であり、行列状に配置される。ＥＬ素子６６は、例えば有機ＥＬ素子である。ＥＬ素子６６は、カソード（第２電極）が、ＥＬカソード電源線７０に接続され、アノード（第１電極）が、駆動トランジスタ６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線７０に供給されている電圧はＶＥＬであり、例えば０（ｖ）である。
駆動トランジスタ６１は、ＥＬ素子６６への電流の供給を制御する電圧駆動の駆動素子であり、容量素子６７に保持された電圧に応じた電流をＥＬ素子６６に供給することでＥＬ素子６６を発光させる。
例えば、発光期間（後述の期間Ｔ１１）において、駆動トランジスタ６１は、容量素子６７に保持された電圧（データ信号電圧）に応じた電流をＥＬ素子６６に流すことにより、ＥＬ素子６６を発光させる。より具体的には、駆動トランジスタ６１は、ゲート電極に供給されたデータ信号電圧を、そのデータ信号電圧に対応した電流に変換し、変換された電流をＥＬ素子６６に供給することにより、ＥＬ素子６６を発光させる。
また、例えば、発光期間に続く非発光期間（後述の期間Ｔ１２）において、駆動トランジスタ６１は電流をＥＬ素子６６に流さないことでＥＬ素子６６を発光させない。
また、例えば、初期化期間の前の所定期間（逆バイアス期間、後述の期間Ｔ２）において、駆動トランジスタ６１のゲート電極−ソース電極間に逆バイアスが印加される。それにより、閾値電圧Ｖｔｈの変動量を抑制することができる。そして、その後、初期化期間（後述の期間Ｔ５）において、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な電圧が駆動トランジスタ６１のソース電極−ゲート電極間に印加され、閾値補償期間（後述の期間Ｔ６）において、駆動トランジスタ６１の閾値電圧が補償される。なお、詳細については後述するためここでの説明は省略するが、このようにして、閾値電圧Ｖｔｈの変動を補正する閾値補償機能に加えて、閾値電圧Ｖｔｈの変動量を抑える逆バイアス印加機能を設けることで、より長期間、動作補償範囲に閾値電圧Ｖｔｈが含まれる駆動トランジスタ６１（画素回路６０）を実現することができる。
また、駆動トランジスタ６１を構成する薄膜トランジスタ（ＴＦＴ）はｎ型であってもｐ型であってもよい。また、薄膜トランジスタのチャネル層は、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体および有機半導体などのうちのいずれかで形成されていてもよい。例えば、酸化物半導体は、インジウム（ｉｎ）、ガリウム（Ｇａ）および亜鉛（Ｚｎ）のうち、少なくとも１種を含む酸化物半導体材料を用いることができる。酸化物半導体は、オフ電流が少なく、アモルファス状態でも高い電子移動度を持ち、低温プロセスで形成可能であり、例えば、アモルファス酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）を用いて形成できる。
容量素子６７は、電圧を保持するための蓄積容量であり、駆動トランジスタ６１の流す電流量を決める電圧を保持する。具体的には、容量素子６７の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソース電極（ＥＬカソード電源線７０側）とＥＬ素子６６のアノード（第１電極）との間に接続されている。容量素子６７の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲート電極にスイッチ６５を介して接続されている。また、容量素子６７の第１電極は、参照電圧ＶＲＥＦまたは逆バイアス電圧ＶＲＥＶを供給するＲＦＶ線６８とスイッチ６３およびスイッチ６５を介して接続されている。
スイッチ６２は、データ信号電圧を供給するためのＤａｔａ線７６（信号線）と容量素子６７の第１電極との導通および非導通を切り換える第２スイッチの一例である。具体的には、スイッチ６２は、ドレインおよびソースの一方の端子がＤａｔａ線７６に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線７２に接続されているスイッチングトランジスタである。換言すると、スイッチ６２は、Ｄａｔａ線７６を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を容量素子６７に書き込むための機能を有する。
電圧印加部３１は、駆動トランジスタ６１を初期化する初期化期間（期間Ｔ５）において、駆動トランジスタ６１に、駆動トランジスタ６１の閾値電圧Ｖｔｈよりも大きな電圧であって駆動トランジスタ６１のゲート電極−ソース電極間が順バイアスとなる参照電圧ＶＲＥＦを印加する。電圧印加部３１は、初期化期間（期間Ｔ５）の前の所定期間（期間Ｔ２）において、駆動トランジスタ６１に、駆動トランジスタ６１のゲート電極−ソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加する。より具体的には、電圧印加部３１は、上記所定期間（期間Ｔ２）において、駆動トランジスタ６１のゲート電極に初期化電源線７１（第１電源線）を基準に逆バイアス電圧を印加する。また、電圧印加部３１は、上記初期化期間（期間Ｔ５）において駆動トランジスタ６１のゲート電極に初期化電源線７１（第１電源線）を基準に参照電圧ＶＲＥＦを印加する。
ここで、例えば、電圧印加部３１は、図２Ａに示すように、スイッチ６３を有している。
スイッチ６３は、参照電圧ＶＲＥＦまたは逆バイアス電圧ＶＲＥＶを供給するＲＦＶ線６８と駆動トランジスタ６１のゲート電極並びにスイッチ６５のドレインおよびソースの一方の端子との導通および非導通を切り換える第４スイッチの一例である。具体的には、図２Ａに示すように、スイッチ６３は、ドレインおよびソースの一方の端子がＲＦＶ線６８に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６１のゲート電極とスイッチ６５のドレインおよびソースの一方の端子とに接続され、ゲートがＲｅｆ線７３に接続されているスイッチングトランジスタである。換言すると、スイッチ６３は、駆動トランジスタ６１のゲート電極に対して参照電圧（ＶＲＥＦ）または逆バイアス電圧ＶＲＥＶを与える機能を有する。
なお、電圧印加部３１は、図２Ａに示す構成に限らない。図２Ｂに示すように、ＲＦＶ線６８が、電源線６８Ａ（ＶＲＥＦ）と電源線６８Ｂ（ＶＲＥＶ）とで構成される場合、電圧印加部３１Ａは、スイッチ６３Ａと電源切換スイッチ３１０とを備えるとしてもよい。
ここで、電源切換スイッチ３１０は、図２Ｂに示すように、電圧印加部３１Ａは、参照電圧ＶＲＥＦを供給する電源線６８Ａ（第２電源線）または逆バイアス電圧ＶＲＥＶを供給する電源線６８Ｂ（第３電源線）に切り換えて参照電圧ＶＲＥＦまたは逆バイアス電圧ＶＲＥＶを供給する。スイッチ６３Ａは、例えば第４スイッチの一例であり、電源切換スイッチ３１０と駆動トランジスタ６１のゲート電極との導通及び非導通を切り換える。スイッチ６３Ａは、電源線６８Ａ（ＶＲＥＦ）と電源線６８Ｂ（ＶＲＥＶ）との接続関係を除くと、スイッチ６３と同様であるためその他の説明は省略する。
スイッチ６４は、容量素子６７の第２電極および駆動トランジスタ６１のソース電極と初期化電源線７１（第１電源線）との導通および非導通を切り換える第１スイッチの一例である。具体的には、スイッチ６４は、ドレインおよびソースの一方の端子が初期化電源線７１（ＶＩＮＩ）に接続され、ドレインおよびソースの他方の端子が容量素子６７の第２電極および駆動トランジスタ６１のソース電極に接続され、ゲートがＩｎｉｔ線７４に接続されているスイッチングトランジスタである。換言すると、スイッチ６４は、容量素子６７の第２電極および駆動トランジスタ６１のソース電極に対して初期化電圧ＶＩＮＩを与える機能を有する。
スイッチ６５は、容量素子６７の第１電極と駆動トランジスタ６１のゲート電極との導通および非導通を切り換える第３スイッチの一例である。具体的には、スイッチ６５は、ドレインおよびソースの一方の端子がスイッチ６３のドレインおよびソースの他方の端子と駆動トランジスタ６１のゲート電極とに接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートがＭｅｒｇｅ線７５に接続されているスイッチングトランジスタである。換言すると、スイッチ６５は、駆動トランジスタ６１のゲート電極に、容量素子６７の第１電極の電位を与える機能を有する。
以上のように画素回路６０は構成されている。
なお、画素回路６０を構成するスイッチ６２〜スイッチ６５はｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ６２〜スイッチ６５は、ｐ型ＴＦＴであってもよく、両方の組み合わせでもよい。つまり、例えば、駆動トランジスタ６１のみｐ型ＴＦＴであり、スイッチ６２〜スイッチ６５はｎ型ＴＦＴであるともよいし、スイッチ６３のみｐ型ＴＦＴであり、駆動トランジスタ６１およびスイッチ６２、６４、６５はｎ型ＴＦＴであるとしてもよい。
次に、図２Ａに示す画素回路の駆動方法について図３〜図４Ｆを用いながら説明を行う。
図３は、実施の形態に係る表示装置の駆動時の動作の一例を説明するためのタイミングチャートである。図４Ａ〜図４Ｆは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。図３において、横軸は時間を表している。また横軸方向には、表示パネル６を構成するｎ行の画素回路６０のうち対応する行の画素回路６０に対するＳｃａｎ線７２、Ｒｅｆ線７３、Ｉｎｉｔ線７４、Ｍｅｒｇｅ線７５およびＤａｔａ線７６に発生する電圧の波形図が示されている。なお、ＲＦＶ線６８は、電圧レベルがＨＩＧＨのときには参照電圧ＶＲＥＦを供給し、電圧レベルがＬＯＷのときには逆バイアス電圧ＶＲＥＶを供給するとして以下説明する。
本実施の形態のおける駆動方法（走査方法）は、図２Ａに示す画素回路６０の構成により、表示パネル制御回路２の制御に従って期間Ｔ１から期間Ｔ１２を実施することで実現できる。
以下、画素回路６０の動作を例に挙げて具体的に説明する。
（期間Ｔ１）
図３に示す時刻ｔ１〜時刻ｔ２の期間Ｔ１は、ＲＦＶ線が供給する電圧を切り換えるための遷移期間である。
より具体的には、時刻ｔ１において、走査線駆動回路３は、Ｓｃａｎ線７２とＩｎｉｔ線７４との電圧レベルをＬＯＷ、かつ、Ｒｅｆ線７３とＭｅｒｇｅ線７５との電圧レベルをＨＩＧＨに維持しつつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦから逆バイアス電圧ＶＲＥＶに切り換える。すなわち、時刻ｔ１において、スイッチ６２およびスイッチ６４を非導通状態（オフ状態）、かつ、スイッチ６３およびスイッチ６５を導通状態（オン状態）に維持しつつ、ＲＦＶ線６８に供給する電圧を参照電圧ＶＲＥＦから逆バイアス電圧ＶＲＥＶに切り換える。
このように、ＲＦＶ線が供給する電圧を切り換えるための遷移期間である期間Ｔ１を設けることにより、ＥＬアノード電源線６９と初期化電源線７１との間に貫通電流が流れてしまうのを防止することができる。
表示装置１を構成する表示パネル６のサイズや１画素あたり（画素回路６０）のサイズが大きい場合、ゲート信号線（Ｓｃａｎ線７２〜Ｍｅｒｇｅ線７５）の配線時定数が増加する。そのため、ゲート信号線の信号電圧の変化速度が表示パネル６の面内で大きく変動し、各ゲート信号線の時定数が異なる場合には、同一画素においても、信号変化タイミングが異なることがある。たとえば、ＲＦＶ線６８が“Ｌ”すなわちＲＦＶ線６８が供給する電圧が逆バイアス電圧ＶＲＥＶになる前に、Ｉｎｉｔ線７４の電圧レベルがＨＩＧＨとなる可能性があり、駆動トランジスタ６１に大きなＶｇｓがかかることで、ＥＬアノード電源線６９から初期化電源線７１に貫通電流が流れることがある。貫通電流は表示パネル６の消費電力に影響し、消費電力が増加する欠点がある。
また、たとえば、初期化電源線７１に電流が流れると、給電端から遠い初期化電源線７１は電圧が上昇し、初期化期間で印加される電圧が所定電圧よりも高くなり、閾値補償期間の開始時のＶｇｓ電圧が十分取れず、動作可能なＶｔｈ範囲が狭くなってしまう問題がある。
そのため、スイッチ６４を非導通のままでＲＦＶ線６８に供給する電圧を参照電圧ＶＲＥＦから逆バイアス電圧ＶＲＥＶに切り換える遷移期間である期間Ｔ１を設けることにより、ＥＬアノード電源線６９と初期化電源線７１との間に貫通電流が流れてしまうのを防止する。この方法の利点としては、さらに期間Ｔ２を考えると、節点Ｃの電位が期間Ｔ１で設定済みであるため、期間Ｔ２では節点Ｂのみ充電を行えばよく、節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩにより短期間で設定（初期化電圧ＶＩＮＩを書き込み）することができる。
（期間Ｔ２：逆バイアス期間）
図３に示す時刻ｔ２〜時刻ｔ３の期間Ｔ２は、逆バイアス電圧ＶＲＥＶを駆動トランジスタ６１に印加する逆バイアス期間である。ここで、逆バイアス電圧ＶＲＥＶとは、駆動トランジスタ６１のソース電極に初期化電源線７１の電圧ＶＩＮＩ印加されている場合に、駆動トランジスタ６１のゲート電極−ソース電極間が逆バイアスとなる電圧である。ここで、上述したように、逆バイアス電圧ＶＲＥＶ−初期化電圧ＶＩＮＩ＜閾値電圧Ｖｔｈと設定され、駆動トランジスタ６１のＶｇｓに閾値電圧Ｖｔｈ以下の電圧が印加される。
具体的には、図４Ａの画素回路６０の動作状態に示されるように、時刻ｔ２において、走査線駆動回路３は、Ｓｃａｎ線７２の電圧レベルをＬＯＷに、Ｒｅｆ線７３とＭｅｒｇｅ線７５との電圧レベルをＨＩＧＨに、かつ、ＲＦＶ線６８が供給する電圧を逆バイアス電圧ＶＲＥＶに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ２において、スイッチ６２を非導通状態（オフ状態）、スイッチ６３およびスイッチ６５を導通状態（オン状態）、かつ、ＲＦＶ線６８の供給する電圧を逆バイアス電圧ＶＲＥＶに維持しつつ、スイッチ６４を導通状態（オン状態）にする。
このように、駆動トランジスタ６１のゲート電極−ソース電極間が逆バイアスにされる逆バイアス期間である期間Ｔ２を設けることにより、駆動トランジスタ６１の閾値電圧Ｖｔｈの変動量を抑制することができる。また、発光期間（期間Ｔ１１）においてシフトした閾値電圧を、逆方向にシフトさせ、１フレームの前後では閾値電圧の変動が少なくなるといったことが可能になる。
なお、期間Ｔ２は、印加する逆バイアス電圧の大きさや、発光期間(期間Ｔ１１）での閾値電圧シフト量によって、１フレームの前後で閾値電圧の変動が小さくなるように設定する。たとえば、順バイアス電圧が４Ｖで１フレームの７０％期間印加された場合に、逆バイアス電圧を−１０Ｖで逆バイアス期間を１フレームの２０％程度挿入する。
また、本実施の形態では、容量素子６７が半導体容量で、駆動トランジスタ６１と、容量素子６７との劣化特性を合わせるために、期間Ｔ２（逆バイアス期間）において、Ｍｅｒｇｅ線７５の電圧レベルをＨＩＧＨ（スイッチ６５をオン状態）に維持したものとして説明しているが、それに限らない。容量素子６７がＭＩＭ構成（Ｍｅｔａｌ‐Ｉｎｓｕｌａｔｏｒ‐Ｍｅｔａｌ Ｓｔｒｕｃｔｕｒｅ）の場合には、期間Ｔ２（逆バイアス期間）において、Ｍｅｒｇｅ線７５の電圧レベルはＬＯＷ（スイッチ６５をオフ状態）であってもよい。
（期間Ｔ３）
図３に示す時刻ｔ３〜時刻ｔ４の期間Ｔ３は、ＲＦＶ線が供給する電圧を切り換えるためにスイッチ６３を非導通にするための所定期間である。
表示パネル制御回路２は、スイッチ６２を非導通（オフ）、スイッチ６５を導通（オン）、かつスイッチ６４を導通（オン）にさせた状態で、スイッチ６３を非導通（オフ）にさせ、かつ、ＲＦＶ線６８に逆バイアス電圧ＶＲＥＶを駆動トランジスタ６１のゲート電極に供給させることで期間Ｔ３（所定期間）を実行する。
より具体的には、時刻ｔ３において、走査線駆動回路３は、Ｓｃａｎ線７２の電圧レベルをＬＯＷ、Ｉｎｉｔ線７４とＭｅｒｇｅ線７５との電圧レベルをＨＩＧＨ、かつ、ＲＦＶ線６８が供給する電圧を逆バイアス電圧ＶＲＥＶに維持しつつ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ３において、スイッチ６２を非導通状態（オフ状態）、スイッチ６４およびスイッチ６５を導通状態（オン状態）、かつ、ＲＦＶ線６８の供給する電圧を逆バイアス電圧ＶＲＥＶに維持しつつ、スイッチ６３を非導通状態（オフ状態）にさせる。
このように、スイッチ６３を非導通にするための期間である期間Ｔ３を設けることにより、ＲＦＶ線が供給する電圧を切り換えた際に駆動トランジスタ６１のゲート電極に参照電圧ＶＲＥＦが印加されＥＬアノード電源線６９と初期化電源線７１との間に貫通電流が流れてしまうのを防止することができる。なお、この期間Ｔ３がないと、ＲＦＶ線６８の立ち上がりが早い画素では、早期から貫通電流がＥＬアノード電源線６９と初期化電源線７１と間に流れる。一方で、初期化するためには、前画素が参照電圧ＶＲＥＦにまで立ち上がる必要があり、前画素が初期化期間（期間Ｔ５）に入るまでの期間Ｔ３および期間Ｔ４相当のところが長くなる。それにより、貫通電流が画素数と時間を考慮して発光電流に対して割合が大きくなり、発光とは無関係にパネルの消費電力が大きくなってしまう。
（期間Ｔ４）
図３に示す時刻ｔ４〜時刻ｔ５の期間Ｔ４は、ＲＦＶ線が供給する電圧を切り換えるための遷移期間である。
より具体的には、時刻ｔ４において、走査線駆動回路３は、Ｓｃａｎ線７２とＲｅｆ線７３との電圧レベルをＬＯＷ、かつ、Ｉｎｉｔ線７４とＭｅｒｇｅ線７５との電圧レベルをＨＩＧＨに維持しつつ、ＲＦＶ線６８が供給する電圧を逆バイアス電圧ＶＲＥＶから参照電圧ＶＲＥＦに切り換える。すなわち、時刻ｔ４において、スイッチ６２およびスイッチ６３を非導通状態（オフ状態）、かつ、スイッチ６４およびスイッチ６５を導通状態（オン状態）に維持しつつ、ＲＦＶ線６８に供給する電圧を逆バイアス電圧ＶＲＥＶから参照電圧ＶＲＥＦに切り換える。
ここで、ＲＦＶ線６８の供給する電圧の切り換えよりもＲｅｆ線７３の電圧レベルの変化（立ち上がり）の方が早いので、ＲＦＶ線６８の供給する電圧の切り換えとＲｅｆ線７３の電圧レベルの変化を同時に行わず、ＲＦＶ線６８の供給する電圧の切り換えを先に行う。
このように、ＲＦＶ線が供給する電圧を先に切り換えるため遷移期間である期間Ｔ４を設けることにより、ＲＦＶ線が供給する電圧を切り換えた際に駆動トランジスタ６１のゲート電極に不定電圧が印加されてしまうのを防止することができる。
（期間Ｔ５：初期化期間）
図３に示す時刻ｔ５〜時刻ｔ６の期間Ｔ５は、駆動トランジスタを初期化する初期化期間である。ここで、初期化期間とは、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な電圧を駆動トランジスタ６１のソース電極−ゲート電極間に印加する期間である。本実施の形態では、初期化期間において、駆動トランジスタ６１のゲート電極に、駆動トランジスタ６１の閾値電圧Ｖｔｈよりも大きな電圧であって駆動トランジスタ６１のゲート電極−ソース電極間が順バイアスとなる参照電圧ＶＲＥＦを印加する。
表示パネル制御回路２は、スイッチ６２を非導通（オフ）、スイッチ６５を導通（オン）、かつスイッチ６４を導通（オン）にさせた状態で、スイッチ６３を導通（オン）させ、かつ、ＲＦＶ線６８に参照電圧ＶＲＥＦを駆動トランジスタ６１のゲート電極に供給させることで期間Ｔ５（初期化期間）を実行する。
具体的には、図４Ｂの画素回路６０の動作状態に示されるように、時刻ｔ５において、走査線駆動回路３は、Ｓｃａｎ線７２の電圧レベルをＬＯＷ、Ｉｎｉｔ線７４とＭｅｒｇｅ線７５との電圧レベルをＨＩＧＨ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｒｅｆ線７３の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ５において、スイッチ６２を非導通状態（オフ状態）、スイッチ６４およびスイッチ６５を導通状態（オン状態）、かつ、ＲＦＶ線６８の供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６３を導通状態（オン状態）にする。
このように、Ｒｅｆ線７３の電圧レベルをＬＯＷからＨＩＧＨに変化させること（立ち上がり）により初期化期間を開始する。
これにより、節点Ａ（節点Ｃ）の電位がＲＦＶ線６８の供給する参照電圧ＶＲＥＦに設定される。また、スイッチ６４が導通状態（オン状態）であるから、節点Ｂの電位は初期化電源線７１の電圧ＶＩＮＩに設定される。すなわち、駆動トランジスタ６１は、ゲート電極にＲＦＶ線６８の供給する参照電圧ＶＲＥＦが印加され、ソース電極に初期化電源線７１の電圧ＶＩＮＩが印加されることで、駆動トランジスタ６１のゲート電極−ソース電極間に順バイアスの所定電圧が印加される初期化期間が行われる。
なお、期間Ｔ５は、節点Ａ（節点Ｃ）および節点Ｂの電位が、所定電位になるまでの長さ（時間）に設定される。
また、駆動トランジスタ６１のゲート電極−ソース電極間電圧（所定電圧）は、閾値電圧補償動作を行うのに必要なドレイン電流を確保できる電圧に設定されることが必要である。そのため、ＲＦＶ線６８の参照電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩの電位差は、上述したように、駆動トランジスタ６１の閾値電圧Ｖｔｈよりも大きな電圧すなわち閾値電圧Ｖｔｈ＜（参照電圧ＶＲＥＦ−初期化電圧ＶＩＮＩ）に設定される。また、参照電圧ＶＲＥＦおよび初期化電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、初期化電圧ＶＩＮＩ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）、および、参照電圧ＶＲＥＦ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）＋閾値電圧Ｖｔｈ、となるように設定される。
（期間Ｔ６：閾値補償期間）
次に、図３の時刻ｔ６〜時刻ｔ７の期間Ｔ６は、駆動トランジスタ６１の閾値電圧Ｖｔｈを補償する閾値補償期間である。
具体的には、図４Ｃの画素回路６０の動作状態に示されるように、時刻ｔ６において、走査線駆動回路３は、Ｓｃａｎ線７２の電圧レベルをＬＯＷ、Ｒｅｆ線７３およびＭｅｒｇｅ線７５の電圧レベルをＨＩＧＨ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ６において、スイッチ６２を非導通状態（オフ状態）、スイッチ６３およびスイッチ６５を導通状態（オン状態）、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６４が非導通状態（オフ状態）にされる。
ここで、駆動トランジスタ６１のゲート電極−ソース電極間電圧（所定電圧）は、初期化期間（期間Ｔ５）において、上述したように設定されているので、ＥＬ素子６６には電流が流れない。駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴによりドレイン電流が供給されるが、それとともに駆動トランジスタ６１のソース電位が変化する。言い換えると、駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴにより供給されるドレイン電流が０となる点まで駆動トランジスタ６１のソース電位が変化する。
このように、駆動トランジスタ６１のゲート電極にＲＦＶ線６８が供給する参照電圧ＶＲＥＦを印加した状態で、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨからＬＯＷに変化させる（スイッチ６５を導通状態（オン状態）にする）と、駆動トランジスタ６１の閾値補償動作を開始する。
そして、期間Ｔ６の終了時（時刻ｔ７）には、駆動トランジスタ６１のゲート電極−ソース電極間電圧（節点Ａ（節点Ｃ）と節点Ｂとの電位差）は駆動トランジスタ６１の閾値電圧に相当する電位差となる。この電位差（電圧）は容量素子６７に保持（記憶）される。
（期間Ｔ７）
図３に示す時刻ｔ７〜時刻ｔ８の期間Ｔ７は、閾値補償動作を終了させるための期間である。
より具体的には、時刻ｔ７において、走査線駆動回路３は、Ｓｃａｎ線７２およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｍｅｒｇｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ７において、スイッチ６２およびスイッチ６４を非導通状態（オフ状態）、スイッチ６３を導通状態（オン状態）、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６５を非導通状態（オフ状態）にする。
このようにして、Ｒｅｆ線７３とＭｅｒｇｅ線７５との電圧レベルを同時に変化させず、Ｍｅｒｇｅ線７５の電圧レベルを先に変化させてスイッチ６５を非導通とする期間Ｔ７を設ける。それにより、スイッチ６３およびスイッチ６５の寄生容量を介してゲート信号線（Ｓｃａｎ線７２〜Ｍｅｒｇｅ線７５）の電圧の変化が節点Ａの電位に影響する突き抜けを減らすことができ、突き抜け量のばらつきに起因する表示ムラを低減することが可能である。
なお、Ｒｅｆ線７３とＭｅｒｇｅ線７５との電圧レベルを同時もしくはＲｅｆ線７３の電圧レベルを先にＬＯＷにする場合、まず、スイッチ６３による突き抜けが節点Ａに伝搬する。スイッチ６５がオン状態になると、次にスイッチ６５による突き抜けが節点Ａに伝搬する。
一方、期間Ｔ７を設ける場合、スイッチ６５による突き抜けは節点Ａに伝搬するが、スイッチ６３による突き抜けはすでにスイッチ６５がオフ状態のため節点Ａに伝搬しない。そして、この分が突き抜け量の低減効果となる。
（期間Ｔ８）
図３に示す時刻ｔ８〜時刻ｔ９の期間Ｔ８は、スイッチ６３を非導通状態（オフ状態）にすることで、Ｄａｔａ線７６を介して供給されたデータ信号電圧とＲＦＶ線６８の参照電圧ＶＲＥＦとが同時に節点Ａに印加されるのを防止する期間である。
具体的には、時刻ｔ８において、走査線駆動回路３は、Ｓｃａｎ線７２とＩｎｉｔ線７４とＭｅｒｇｅ線７５との電圧レベルをＬＯＷ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ８において、スイッチ６２、スイッチ６４およびスイッチ６５を非導通状態（オフ状態）、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６３を非導通状態（オフ状態）にする。
このように、Ｒｅｆ線７３の動作によりスイッチ６３をさらに非導通状態（オフ状態）とし、スイッチ６２およびスイッチ６３が非導通状態（オフ状態）となる期間Ｔ８を設けることで、Ｄａｔａ線７６を介してスイッチ６２から供給されるデータ信号電圧と、ＲＦＶ線６８の参照電圧ＶＲＥＦとが節点Ａ（容量素子６７の第１電極）に同時に印加されるのを防止することができる。
なお、スイッチ６３とスイッチ６５とを同時に非導通状態（オフ状態）にし、期間Ｔ７および期間Ｔ８は一つにまとめてもよい。
また、（映像信号電圧−参照電圧ＶＲＥＦ）の電位差を正確に反映させるには、期間Ｔ８はなるべく短い方がよい。
（期間Ｔ９：書込期間）
次に、図３の時刻ｔ９〜時刻ｔ１０の期間Ｔ９は、Ｄａｔａ線７６から表示階調に応じた映像信号電圧（データ信号電圧）を画素回路６０にスイッチ６２を介して取り込み、容量素子６７に書き込む書込期間である。
具体的には、図４Ｄの画素回路６０の動作状態に示されるように、時刻ｔ９において、走査線駆動回路３は、Ｒｅｆ線７３、Ｉｎｉｔ線７４およびＭｅｒｇｅ線７５の電圧レベルをＬＯＷ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ９において、スイッチ６３とスイッチ６４とスイッチ６５を非導通状態（オフ状態）かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６２を導通状態（オン状態）にする。
これにより、容量素子６７には、閾値補償期間（期間Ｔ６）で記憶された駆動トランジスタ６１の閾値電圧Ｖｔｈに加えて、映像信号電圧が、記憶（保持）される。
なお、大画面化（表示パネル６のサイズが大きくなる）、かつ、画素回路６０の数が増加するのに伴い、画素回路６０を駆動するためのフレーム周波数が高くなってきている。大画面化に伴いＳｃａｎ線７２配線時定数も増加するものの、水平走査期間の短縮により、所定の階調電圧を画素回路６０に書き込むことが難しくなる。そのため、本実施の形態では、Ｓｃａｎ線７２の波形なまりがあっても、所定の映像信号（データ信号電圧）がＤａｔａ線７６に入力される前にＳｃａｎ線７２が立ち上がりを完了させて、スイッチ６２が導通状態（オン状態）となるようにしている。
これにより、Ｓｃａｎ線７２の負荷（配線時定数）が大きく、立ち上がりに時間がかかるような大画面、高画素数の表示パネル６であっても確実に書き込むことができる。
（期間Ｔ１０）
図３に示す時刻ｔ１０〜時刻ｔ１１の期間Ｔ１０は、スイッチ６２を確実に非導通状態（オフ状態）にさせるための期間である。
より具体的には、時刻ｔ１０において、走査線駆動回路３は、Ｒｅｆ線７３、Ｉｎｉｔ線７４およびＭｅｒｇｅ線７５の電圧レベルをＬＯＷ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ１０において、スイッチ６３とスイッチ６４とスイッチ６５を非導通状態（オフ状態）、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６２を非導通状態（オフ状態）にする。
これにより、続く期間Ｔ１１（発光期間）においてスイッチ６５を導通状態（オン状態）にさせるまえにスイッチ６２を確実に非導通状態（オフ状態）にすることができる。
なお、期間Ｔ１１を設けず、スイッチ６５とスイッチ６２とを同時に導通状態（オン状態）にさせる場合、駆動トランジスタ６１のドレイン電流により、節点Ｂの電位が上昇する一方で、節点Ａの電位はデータ信号電圧となることから、駆動トランジスタ６１のソース電極−ゲート電極間電圧が小さくなってしまう。この場合には、所望の輝度に比べて少ない輝度で発光してしまうので問題となる。これを防止するため、本実施の形態では、期間Ｔ１０を設けてスイッチ６２が非導通状態（オフ状態）であることを確保してから、続く期間Ｔ１１においてスイッチ６５を導通状態（オン状態）にする。
（期間Ｔ１１：発光期間）
次に、図３に示す時刻ｔ１１〜時刻ｔ１２の期間Ｔ１１は、ＥＬ素子６６を発光させる発光期間である。
具体的には、図４Ｅの画素回路６０の動作状態に示されるように、時刻ｔ１１において、走査線駆動回路３は、Ｓｃａｎ線７２、Ｒｅｆ線７３およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｍｅｒｇｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ１１において、スイッチ６２、スイッチ６３およびスイッチ６４を非導通状態（オフ状態）かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６５を導通状態（オン状態）にする。
このように、スイッチ６５を導通状態（オン状態）にさせることで、容量素子６７に蓄えられた電圧（データ信号電圧）に応じて駆動トランジスタ６１にＥＬ素子６６に電流を供給させＥＬ素子６６を発光させることができる。
（期間Ｔ１２）
図３に示す時刻ｔ１２〜時刻ｔ１の期間Ｔ１２は、黒挿入期間であり、たとえば動画応答性を改善するもので、ＥＬ素子６６を非発光状態にさせる期間である。
より具体的には、図４Ｆの画素回路６０の動作状態に示されるように、時刻ｔ１２において、走査線駆動回路３は、Ｓｃａｎ線７２とＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｍｅｒｇｅ線７５の電圧レベルをＨＩＧＨ、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、Ｒｅｆ線７３の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ１２において、スイッチ６２およびスイッチ６４を非導通状態（オフ状態）、スイッチ６５を導通状態（オン状態）、かつ、ＲＦＶ線６８が供給する電圧を参照電圧ＶＲＥＦに維持しつつ、スイッチ６３を導通状態（オン状態）にする。
以上のようなシーケンスにより、画素回路６０は、階調表示を行う。
なお、表示パネル制御回路２は、表示パネル６を構成する他の画素回路６０についても、同様の駆動方法を線順次に行う。
このように、表示パネル制御回路２は、画素回路６０を初期化する期間Ｔ５（初期化期間）において、駆動トランジスタ６１のゲート電極に、駆動トランジスタ６１の閾値電圧Ｖｔｈよりも大きな電圧であって駆動トランジスタ６１のゲート電極−ソース電極間が順バイアスとなる参照電圧ＶＲＥＦを印加するステップと、期間Ｔ５（初期化期間）の前の期間Ｔ２（所定期間）において、駆動トランジスタ６１のゲート電極に、駆動トランジスタ６１のゲート電極−ソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加するステップとを実行する。ここで、期間Ｔ２（所定期間）は、期間Ｔ１１（発光期間）の後から期間Ｔ５（初期化期間）の前の期間に設けられる。
それにより、期間Ｔ６（閾値補償期間）において駆動トランジスタ６１の閾値電圧Ｖｔｈの変動を補正することに加えて、期間Ｔ２（逆バイアス期間）において閾値電圧Ｖｔｈの変動量を抑えることができる。そのため、閾値補償動作を行う期間を十分に確保できない場合でも駆動トランジスタの閾値電圧の変動量を抑制することができる。その結果、より長期間、駆動トランジスタ６１の動作補償範囲に閾値電圧Ｖｔｈを含めることができる画素回路６０を実現できる。
なお、本実施の形態では、図３に示すように期間Ｔ３および期間Ｔ４を設ける場合について説明したがそれに限らない。例えば図５に示すように期間Ｔ３および期間Ｔ４を設けずに、ＲＦＶ線６８が供給する電圧を逆バイアス電圧ＶＲＥＶから参照電圧ＶＲＥＦに切り換えるとしてもよい。ここで、図５は、図３に示すタイミングチャートの変形例である。
また、図３を用いた説明では、図２Ａの画素回路６０に基づき説明したが、図２Ｂに示す画素回路６０Ａでも同様である。具体的には、表示パネル制御回路２は、スイッチ６２を非導通（オフ）、スイッチ６５を導通（オン）、かつスイッチ６４を導通（オン）にさせた状態で、スイッチ６３Ａを導通（オン）させ、かつ、電源切換スイッチ３１０を制御して逆バイアス電圧ＶＲＥＶを供給する電源線６８Ｂ（第２電源線）に切り換えて逆バイアス電圧ＶＲＥＶを駆動トランジスタ６１のゲート電極に供給させることで期間Ｔ３（所定期間）を実行する。また、表示パネル制御回路２は、スイッチ６２を非導通（オフ）、スイッチ６５を導通（オン）、かつスイッチ６４を導通（オン）にさせた状態で、スイッチ６３Ａを導通（オン）させ、かつ、電源切換スイッチ３１０を制御して参照電圧ＶＲＥＦを供給する電源線６８Ａ（第３電源線）に切り換えて参照電圧ＶＲＥＦを駆動トランジスタ６１のゲート電極に供給させることで期間Ｔ５（初期化期間）を実行する。その他の駆動方法については上述したとおりであるため説明は省略する。
以上、実施の形態の表示装置およびその駆動方法によれば、たとえ酸化物半導体を半導体層として用いた薄膜トランジスタを有し閾値電圧補償動作を行う期間を十分に確保できない画素回路６０で構成されていても、駆動トランジスタの閾値電圧の変動量を抑制することができる。もちろんシリコン半導体を半導体層として用いた薄膜トランジスタでは、閾値電圧補償動作を行う期間を十分に確保しなくても駆動トランジスタの閾値電圧の変動量を抑制するという効果を奏する。
以上、本発明の一つまたは複数の態様に係る表示装置およびその駆動方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
例えば、ＥＬ素子６６は、典型的には有機発光素子であるが、電流に応じて発光強度が変化するデバイスであればどんな電流−光変換デバイスでもよい。
また、例えば、本発明の表示装置を構成する画素回路は、上述した画素回路６０および画素回路６０Ａの場合に限られない。例えば、図６〜図８に示す画素回路６０Ｂ〜画素回路６０Ｄで実現されるとしてもよい。ここで、図６〜図８は、図２Ｂに示す回路構成の変形例を示す図である。なお、図２Ａおよび図２Ｂと同様の要素には同一の符号を付しており、詳細な説明は省略する。
例えば、図６に示すように、図２Ｂの電圧印加部３１と異なる場所に電圧印加部３１Ｂを構成し、さらに、図２Ｂのスイッチ６５に代えて駆動トランジスタ６１のゲート電極−ソース電極間にＥｎａｂｌｅ線７８がゲートに接続されたスイッチ７７を構成する画素回路６０Ｂであってもよい。電圧印加部３１Ｂが有するスイッチ６３Ａのドレインおよびソースの一方の端子がスイッチ６２と節点Ａとの間に接続されている。
また、例えば、図７に示すように、図２Ｂの電圧印加部３１と異なる構成の電圧印加部３１Ｃと、図２Ｂのスイッチ６５に代えて駆動トランジスタ６１のドレイン電極とＥＬアノード電源線６９の間にＥｎａｂｌｅ線７８Ａがゲートに接続されたスイッチ７７Ａとを有する画素回路６０Ｃであってもよい。この場合、電圧印加部３１Ｃは、電源線６８Ａ（ＶＲＥＦ）と駆動トランジスタ６１のゲート電極との導通及び非導通を切り換えるスイッチＢと、電源線６８Ｂ（ＶＲＥＶ）と駆動トランジスタ６１のゲート電極との導通及び非導通を切り換えるスイッチＣとを備える。スイッチ６３Ｂおよびスイッチ６３Ｃのドレインおよびソースの一方の端子がスイッチ６２と節点Ａとの間に接続されている。
さらに、例えば、図８に示すように、図６および図７に示す回路構成の組み合わせからなる画素回路６０Ｄでもよい。すなわち、図８に示す画素回路６０Ｄでは、図６のスイッチ７７に代えて、図７に示すスイッチ７７Ａを有するとしてもよい。
また、本発明では、初期化期間の前の所定期間（逆バイアス期間、後述の期間Ｔ２）において、駆動トランジスタ６１のゲート電極−ソース電極間に逆バイアスが印加され、初期化期間で駆動トランジスタ６１のゲート電極−ソース電極間に順バイアスが印加される。本実施の形態では、駆動トランジスタ６１のゲート電極に印加される場合の例を挙げて説明しているがそれに限らない。逆バイアスが印加するのは駆動トランジスタのゲート電極でなくてもよく、ソース電極でもよい。その場合、ゲート電極側から参照電圧ＶＲＥＦ、ソース電極側から初期化電圧ＶＩＮＩもしくは逆バイアス電圧ＶＲＥＶを供給する構成とすればよい。なお、本開示の例では、参照電圧ＶＲＥＦ＜逆バイアス電圧ＶＲＥＶであるため、逆バイアス電圧ＶＲＥＶとＶＥＬ間の電位差が大きくなり、ＥＬ素子が点灯する。そのため、さらに、（ＶＥＬ＋ＥＬ順方向閾値電圧）＞（逆バイアス電圧ＶＲＥＶ）となるように、電圧ＶＥＬの調整を行っておく必要がある。
本発明は、表示装置およびその駆動方法に利用でき、特に、例えば図９に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。
１ 表示装置
２ 表示パネル制御回路
３ 走査線駆動回路
５ データ線駆動回路
６ 表示パネル
３１、３１Ａ、３１Ｂ、３１Ｃ 電圧印加部
６０、６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ 画素回路
６１ 駆動トランジスタ
６２、６３、６３Ａ、６３Ｂ、６３Ｃ、６４、６５、７７、７７Ａ スイッチ
６６ ＥＬ素子
６７ 容量素子
６８ ＲＦＶ線
６８Ａ、６８Ｂ 電源線
６９ ＥＬアノード電源線
７０ ＥＬカソード電源線
７１ 初期化電源線
７２ Ｓｃａｎ線
７３ Ｒｅｆ線
７４ Ｉｎｉｔ線
７５ Ｍｅｒｇｅ線
７６ Ｄａｔａ線
７８、７８Ａ Ｅｎａｂｌｅ線
３１０ 電源切換スイッチ

Claims (5)

  1. 制御部とマトリクス状に配置された複数の表示画素とを有する表示装置であって、
    前記複数の表示画素の各々は、
    発光素子と、
    電圧を保持するための容量素子と、
    前記容量素子に保持された電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、
    前記表示画素を初期化する初期化期間において、前記駆動トランジスタに、前記駆動トランジスタの閾値電圧よりも大きな電圧であって前記駆動トランジスタのゲート電極およびソース電極間が順バイアスとなる参照電圧を印加し、前記初期化期間の前の前記発光素子を発光させない期間のうちの所定期間において、前記駆動トランジスタに、前記駆動トランジスタの前記ゲート電極およびソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加する電圧印加部と、
    前記所定期間および前記初期化期間において、前記容量素子の第２電極と第１電源線とを導通させる第１スイッチと、
    データ信号電圧を供給するための信号線と前記容量素子の前記第１電極との導通および非導通を切り換える第２スイッチと、
    前記容量素子の前記第１電極と前記駆動トランジスタの前記ゲート電極の導通および非導通を切り換える第３スイッチとを備え、
    前記電圧印加部は、
    前記参照電圧を供給する第２電源線または前記逆バイアス電圧を供給する第３電源線に切り換えて前記参照電圧または前記逆バイアス電圧を供給する電源切換スイッチと、
    前記電源切換スイッチと前記駆動トランジスタの前記ゲート電極との導通および非導通を切り換える第４スイッチとを有し、
    前記駆動トランジスタのソース電極は、前記容量素子の第２電極および前記発光素子のアノードと導通されており、
    前記制御部は、
    前記所定期間において、
    前記第２スイッチを非導通にさせ、前記第３スイッチを導通にさせ、かつ、第１スイッチを導通させた状態において、前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第３電源線に切り換えて前記逆バイアス電圧を供給させ、
    前記初期化期間において、
    前記第２スイッチを非導通、かつ、前記第３スイッチを導通、かつ、第１スイッチを導通させた状態において、前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第２電源線に切り換えて前記参照電圧を供給させる、
    表示装置。
  2. 前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチおよび前記駆動トランジスタは、Ｎチャンネル薄膜トランジスタである、
    請求項１に記載の表示装置。
  3. 前記所定期間は、前記初期化期間の後の期間であって前記駆動トランジスタの閾値電圧を補償する閾値補償期間よりも長い、
    請求項１または２に記載の表示装置。
  4. 前記駆動トランジスタのチャネル層は、酸化物半導体からなる、
    請求項１〜３のいずれか１項に記載の表示装置。
  5. マトリクス状に配置された複数の表示画素を有する表示装置の駆動方法であって、
    前記複数の表示画素の各々は、
    発光素子と、
    電圧を保持するための容量素子と、
    前記容量素子に保持された電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、
    前記容量素子の第２電極と第１電源線とを導通させるための第１スイッチと、
    データ信号電圧を供給するための信号線と前記容量素子の前記第１電極との導通および非導通を切り換える第２スイッチと、
    前記容量素子の前記第１電極と前記駆動トランジスタの前記ゲート電極の導通および非導通を切り換える第３スイッチとを備え、
    前記駆動トランジスタのソース電極は、前記容量素子の第２電極および前記発光素子のアノードと導通されており、
    前記駆動方法は、
    前記表示画素を初期化する初期化期間において、前記駆動トランジスタに、前記駆動トランジスタの閾値電圧よりも大きな電圧であって前記駆動トランジスタのゲート電極およびソース電極間が順バイアスとなる参照電圧を印加するステップと、
    前記初期化期間の前の前記発光素子を発光させない期間のうちの所定期間において、前記駆動トランジスタに、前記駆動トランジスタの前記ゲート電極およびソース電極間が逆バイアスとなる電圧である逆バイアス電圧を印加するステップとを含み、
    前記逆バイアス電圧を印加するステップでは、
    前記第２スイッチを非導通、前記第３スイッチを導通、かつ、第１スイッチを導通にさせた状態において、前記参照電圧を供給する第２電源線または前記逆バイアス電圧を供給する第３電源線に切り換えて前記参照電圧または前記逆バイアス電圧を供給すると前記駆動トランジスタの前記ゲート電極との導通および非導通を切り換える前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第３電源線に切り換えて前記逆バイアス電圧を供給させ、
    前記参照電圧を印加するステップでは、
    前記第２スイッチを非導通、かつ、前記第３スイッチを導通、かつ、第１スイッチを導通にさせた状態において、前記第４スイッチを導通させ、かつ、前記電源切換スイッチを制御して前記第２電源線に切り換えて前記参照電圧を供給させる、
    駆動方法。
JP2015535292A 2013-09-04 2014-06-09 表示装置および駆動方法 Active JP6142178B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013183312 2013-09-04
JP2013183312 2013-09-04
PCT/JP2014/003071 WO2015033496A1 (ja) 2013-09-04 2014-06-09 表示装置および駆動方法

Publications (2)

Publication Number Publication Date
JPWO2015033496A1 true JPWO2015033496A1 (ja) 2017-03-02
JP6142178B2 JP6142178B2 (ja) 2017-06-07

Family

ID=52628000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015535292A Active JP6142178B2 (ja) 2013-09-04 2014-06-09 表示装置および駆動方法

Country Status (3)

Country Link
US (1) US9852687B2 (ja)
JP (1) JP6142178B2 (ja)
WO (1) WO2015033496A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483293B2 (en) * 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
US10997901B2 (en) * 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
WO2015136588A1 (ja) * 2014-03-13 2015-09-17 株式会社Ｊｏｌｅｄ Ｅｌ表示装置
CN105489167B (zh) * 2015-12-07 2018-05-25 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
CN105957474B (zh) * 2016-07-13 2018-09-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板、显示装置
CN106531085B (zh) * 2017-01-05 2019-05-24 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN107393466B (zh) * 2017-08-14 2019-01-15 深圳市华星光电半导体显示技术有限公司 耗尽型tft的oled外部补偿电路
JP6872795B2 (ja) * 2017-10-05 2021-05-19 株式会社Ｊｏｌｅｄ 表示装置
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置
JP7011449B2 (ja) * 2017-11-21 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置および電子機器
KR102595130B1 (ko) * 2017-12-07 2023-10-26 엘지디스플레이 주식회사 발광 표시 장치 및 이의 구동 방법
CN108711400B (zh) 2018-05-31 2020-08-07 京东方科技集团股份有限公司 像素电路及显示装置
KR20190143309A (ko) * 2018-06-20 2019-12-30 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR102514242B1 (ko) 2018-06-20 2023-03-28 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR102520551B1 (ko) * 2018-11-09 2023-04-10 엘지디스플레이 주식회사 회로 소자의 특성 값 센싱 방법 및 이를 이용한 디스플레이 장치
JP7374543B2 (ja) 2019-10-03 2023-11-07 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示装置
JP2021173871A (ja) 2020-04-24 2021-11-01 株式会社Joled 表示装置
KR20220037659A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 게이트 드라이버를 갖는 디스플레이 장치
JP2022064215A (ja) * 2020-10-13 2022-04-25 株式会社Joled 画素回路の駆動方法、画素回路、及び、表示装置
CN114927101B (zh) * 2022-05-26 2023-05-09 武汉天马微电子有限公司 一种显示装置及其驱动方法
CN115440167B (zh) * 2022-08-30 2023-11-07 惠科股份有限公司 像素电路、显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164894A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2005275369A (ja) * 2004-03-25 2005-10-06 Lg Phillips Lcd Co Ltd エレクトロルミネセンス表示装置とその駆動方法
JP2011520139A (ja) * 2008-04-18 2011-07-14 イグニス・イノベーション・インコーポレイテッド 発光デバイス・ディスプレイのためのシステムおよび駆動方法
JP2013137498A (ja) * 2011-07-22 2013-07-11 Semiconductor Energy Lab Co Ltd 発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636195B2 (ja) 2003-08-29 2011-02-23 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
US8599191B2 (en) * 2011-05-20 2013-12-03 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
KR101358697B1 (ko) 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
KR101202040B1 (ko) * 2006-06-30 2012-11-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 구동방법
JP2008170788A (ja) * 2007-01-12 2008-07-24 Hitachi Displays Ltd 画像表示装置
ITMI20070100A1 (it) * 2007-01-24 2008-07-25 St Microelectronics Srl Circuito di pilotaggio di un diodo oled (diodo organico ed emissione di luce), in particolare per applicazione a display di tipo am-oled
JP4760840B2 (ja) 2008-02-28 2011-08-31 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2010139897A (ja) 2008-12-15 2010-06-24 Sony Corp 表示装置及びその駆動方法と電子機器
JP2010139896A (ja) 2008-12-15 2010-06-24 Sony Corp 表示装置及びその駆動方法と電子機器
KR101056247B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP6019329B2 (ja) 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164894A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2005275369A (ja) * 2004-03-25 2005-10-06 Lg Phillips Lcd Co Ltd エレクトロルミネセンス表示装置とその駆動方法
JP2011520139A (ja) * 2008-04-18 2011-07-14 イグニス・イノベーション・インコーポレイテッド 発光デバイス・ディスプレイのためのシステムおよび駆動方法
JP2013137498A (ja) * 2011-07-22 2013-07-11 Semiconductor Energy Lab Co Ltd 発光装置

Also Published As

Publication number Publication date
US9852687B2 (en) 2017-12-26
WO2015033496A1 (ja) 2015-03-12
US20160210898A1 (en) 2016-07-21
JP6142178B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
JP6142178B2 (ja) 表示装置および駆動方法
US11164520B2 (en) Power off method of display device, and display device
JP6311613B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
WO2017041453A1 (zh) 像素电路、其驱动方法及相关装置
WO2015063988A1 (ja) 表示装置の電源断方法および表示装置
JP6175718B2 (ja) 駆動方法および表示装置
JP2014109703A (ja) 表示装置および駆動方法
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
US20140333682A1 (en) Pixel circuit and driving method thereof
JP5738270B2 (ja) 表示装置
JP5756865B2 (ja) 表示装置及びその制御方法
JP5414808B2 (ja) 表示装置およびその駆動方法
US11164521B2 (en) Pixel circuit and display device
JP2007108380A (ja) 表示装置および表示装置の駆動方法
WO2013076773A1 (ja) 表示装置及びその制御方法
CN108172172B (zh) 像素驱动电路及具有该像素驱动电路的显示装置
JP6311170B2 (ja) 表示装置の電源断方法および表示装置
US11270639B2 (en) Pixel circuit and display device
JP5034208B2 (ja) 表示装置および表示装置の駆動方法
JP2016048300A (ja) 表示装置の駆動方法及び表示装置
JP2012163787A (ja) 表示装置及びその駆動方法
JP2013047830A (ja) 表示装置および電子機器
US8334823B2 (en) Display device and display driving method therefor
US20140218270A1 (en) Display device, driving method of display device, and electronic apparatus
JP2011180552A (ja) 画像表示装置及びその駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170316

R150 Certificate of patent or registration of utility model

Ref document number: 6142178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113