JP2010139897A - 表示装置及びその駆動方法と電子機器 - Google Patents
表示装置及びその駆動方法と電子機器 Download PDFInfo
- Publication number
- JP2010139897A JP2010139897A JP2008317774A JP2008317774A JP2010139897A JP 2010139897 A JP2010139897 A JP 2010139897A JP 2008317774 A JP2008317774 A JP 2008317774A JP 2008317774 A JP2008317774 A JP 2008317774A JP 2010139897 A JP2010139897 A JP 2010139897A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- drive transistor
- potential
- light emitting
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供する。
【解決手段】画素2は少なくともサンプリングトランジスタTr1と、ドライブトランジスタTrdと、発光素子ELとを含む。サンプリングトランジスタTr1は、走査線WSから供給された制御信号に応じて信号線SLから映像信号を取り込む。ドライブトランジスタTrdは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子ELは、駆動電流により映像信号に応じた輝度で発光する。駆動部(3,4)は、1フィールド期間のうちの非発光期間で走査線WS及び信号線SLを介して各画素2のドライブトランジスタTrdを順バイアス状態から逆バイアス状態に切換える。
【選択図】図2
【解決手段】画素2は少なくともサンプリングトランジスタTr1と、ドライブトランジスタTrdと、発光素子ELとを含む。サンプリングトランジスタTr1は、走査線WSから供給された制御信号に応じて信号線SLから映像信号を取り込む。ドライブトランジスタTrdは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子ELは、駆動電流により映像信号に応じた輝度で発光する。駆動部(3,4)は、1フィールド期間のうちの非発光期間で走査線WS及び信号線SLを介して各画素2のドライブトランジスタTrdを順バイアス状態から逆バイアス状態に切換える。
【選択図】図2
Description
本発明は、発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を組み込んだ電子機器に関する。
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856
特開2003−271095
特開2004−133240
特開2004−029791
特開2004−093682
特開2006−215213
従来の表示装置は、基本的に画素アレイ部と駆動部とを有する。画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。駆動部は、1フィールド期間に亘って各走査線に順次制御信号を供給すると共に、各信号線に映像信号を供給する。画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給された制御信号に応じて信号線から映像信号を取り込む。ドライブトランジスタは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子は、駆動電流により映像信号に応じた輝度で発光する。
従来の表示装置は、発光期間中にドライブトランジスタが順バイアス状態になる。即ち、ドライブトランジスタのソース電位に対してゲート電位が閾電圧以上となり、オン状態となって駆動電流を発光素子に供給する。しかしながら、ドライブトランジスタの順バイアス状態が長く続くと、閾電圧特性がエンハンスメント側にシフトする。ドライブトランジスタの閾電圧特性がエンハンスメント側にシフトすると、画素の動作に不具合が生じるため、解決すべき課題となっている。
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画素アレイ部と、駆動部とを有する。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。前記駆動部は、1フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給する。前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込む。前記ドライブトランジスタは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光する。前記駆動部は、1フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える。
好ましくは、前記駆動部は1水平周期で制御信号を走査線に出力するとともに、1水平周期内で信号電位と基準電位とが切換わる映像信号を信号線に出力する。前記サンプリングトランジスタは、第1の制御信号に応じて信号電位を取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給する。前記サンプリングトランジスタは、非発光期間で第2の制御信号に応じて基準電位を取り込み、以ってドライブトランジスタが逆バイアス状態になる。
又前記サンプリングトランジスタは、非発光期間で複数の水平周期にわたって繰り返し出力される第2の制御信号に応じて基準電位を繰り返し取り込む。
又前記駆動部は、1水平周期内で信号電位と第1の基準電位とこれより信号電位から離れている第2の基準電位とで切換わる映像信号を信号線に供給する。前記サンプリングトランジスタは、第1の制御信号に先行する制御信号に応じて第1の基準電位を取り込んで該ドライブトランジスタを初期化した後、第1の制御信号に応じて信号電位を取り込む。前記サンプリングトランジスタは、第2の制御信号に応じて第2の基準電位を取り込む。
又前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続している。前記サンプリングトランジスタは、第1の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とする。前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇する。前記サンプリングトランジスタは、該第2の制御信号に応じてオンし、該ドラブトランジスタのゲートに基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える。
又前記ドライブトランジスタは、逆バイアス状態にある時のゲートとソース間の電位差の絶対値が、順バイアス状態にある時のゲートとソース間の電位差の絶対値より大きい。
又1フィールド期間内で該ドライブトランジスタが逆バイアス状態になる非発光期間は、順バイアス状態になる発光期間よりも長い。
又前記サンプリングトランジスタは、非発光期間で複数の水平周期にわたって繰り返し出力される第2の制御信号に応じて基準電位を繰り返し取り込む。
又前記駆動部は、1水平周期内で信号電位と第1の基準電位とこれより信号電位から離れている第2の基準電位とで切換わる映像信号を信号線に供給する。前記サンプリングトランジスタは、第1の制御信号に先行する制御信号に応じて第1の基準電位を取り込んで該ドライブトランジスタを初期化した後、第1の制御信号に応じて信号電位を取り込む。前記サンプリングトランジスタは、第2の制御信号に応じて第2の基準電位を取り込む。
又前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続している。前記サンプリングトランジスタは、第1の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とする。前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇する。前記サンプリングトランジスタは、該第2の制御信号に応じてオンし、該ドラブトランジスタのゲートに基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える。
又前記ドライブトランジスタは、逆バイアス状態にある時のゲートとソース間の電位差の絶対値が、順バイアス状態にある時のゲートとソース間の電位差の絶対値より大きい。
又1フィールド期間内で該ドライブトランジスタが逆バイアス状態になる非発光期間は、順バイアス状態になる発光期間よりも長い。
本発明によれば、駆動部は、1フィールド期間のうちの非発光期間で走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えている。前述したように、発光期間ではドライブトランジスタが順バイアス状態に置かれるため、その閾電圧特性がエンハンスメント側にシフトする。一方非発光期間になるとドライブトランジスタが逆バイアス状態に切り換えられるため、閾電圧特性は逆にデプレッション側にシフトする。このように、順バイアス状態と逆バイアス状態を交互に切り換えることで、ドライブトランジスタの閾電圧特性のエンハンスメントシフトを抑制することができる。なおドライブトランジスタを逆バイアス状態に置くとドライブトランジスタはオフ状態になるが、画素は非発光期間にあるので、動作上は問題がない。
以下図面を参照して、発明を実施するための最良の形態(実施形態と言う)について説明する。なお説明は以下の順序で行う。
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
〈第一実施形態〉
[全体構成]
図1は、本発明に係る表示装置の第一実施形態の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、画素アレイ部1(画面部)とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線(信号ライン)SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線(電源ライン)VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ3とを備えている。
[全体構成]
図1は、本発明に係る表示装置の第一実施形態の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、画素アレイ部1(画面部)とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線(信号ライン)SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線(電源ライン)VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ3とを備えている。
[画素の回路構成]
図2は、図1に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が対応する走査線WSに接続し、一対の電流端(ソース及びドレイン)の片方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続する。ドライブトランジスタTrdは、一対の電流端(ソースS及びドレイン)の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。画素容量CsはドライブトランジスタTrdの片方の電流端であるソースSと制御端であるゲートGの間に接続している。
図2は、図1に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が対応する走査線WSに接続し、一対の電流端(ソース及びドレイン)の片方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続する。ドライブトランジスタTrdは、一対の電流端(ソースS及びドレイン)の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。画素容量CsはドライブトランジスタTrdの片方の電流端であるソースSと制御端であるゲートGの間に接続している。
かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして画素容量Csに保持する。ドライブトランジスタTrdは、第1電位(高電位Vdd)にある給電線VLから電流の供給を受け画素容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って画素容量Csに信号電位を保持すると同時にドライブトランジスタTrdの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタTrdは画素容量Csに書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給し、発光動作に入る。
本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線VLを第1電位(高電位Vdd)から第2電位(低電位Vss)に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位VrefをドライブトランジスタTrdのゲートGに印加すると共にドライブトランジスタTrdのソースSを第2電位(Vss)にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを第2電位Vssから第1電位Vddに切換えて、ドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタTrdの閾電圧Vthの影響をキャンセルすることができる。
本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は画素容量Csに信号電位Vsigが保持された段階で走査線WSに対する制御信号の印加を解除し、サンプリングトランジスタTr1を非道通状態にしてドライブトランジスタTrdのゲートGを信号線SLから電気的に切り離し、以ってドライブトランジスタTrdのソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧Vgsを一定に維持することができる。
[タイミングチャートの参考例1]
図3は、図2に示した画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。
図3は、図2に示した画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。
走査線WSには、サンプリングトランジスタTr1をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フィールド(1f)周期で走査線WSに印加される。この制御信号パルスは一水平走査周期(1H)の間に二発のパルスを含んでいる。最初のパルスを第一パルスP1とし、後続のパルスを第二パルスP2と呼ぶ場合がある。給電線VLは同じように1フィールド周期(1f)で高電位Vddと低電位Vssとの間で切換る。信号線SLには一水平走査周期(1H)内で信号電位Vsigと基準電位Vrefが切換る映像信号を供給している。
図3のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
前フィールドの発光期間では、給電線VLが高電位Vddにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vddにある給電線VLからドライブトランジスタTrdを介して発光素子ELを通り、カソードラインに流れ込んでいる。
続いて当該フィールドの非発光期間に入るとまずタイミングT1で給電線VLを高電位Vddから低電位Vssに切換える。これにより給電線VLはVssまで放電され、さらにドライブトランジスタTrdのソースSの電位はVssまで下降する。これにより発光素子ELのアノード電位(即ちドライブトランジスタTrdのソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。
続いてタイミングT2になると、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。この時信号線SLは基準電位Vrefにある。よってドライブトランジスタTrdのゲートGの電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vrefとなる。この時ドライブトランジスタTrdのソースSの電位はVrefよりも十分低い電位Vssにある。この様にしてドライブトランジスタTrdのゲートGとソースSとの間の電圧VgsがドライブトランジスタTrdの閾電圧Vthより大きくなるように、初期化される。タイミングT1からタイミングT3までの期間T1‐T3はドライブトランジスタTrdのゲートG/ソースS間電圧Vgsを予めVth以上に設定する準備期間である。
この後タイミングT3になると、給電線VLが低電位Vssから高電位Vddに遷移し、ドライブトランジスタTrdのソースSの電位が上昇を開始する。やがてドリライブトランジスタTrdのゲートG/ソースS間電圧Vgsが閾電圧Vthとなった所で電流がカットオフする。この様にしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が画素容量Csに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら画素容量Cs側に流れ、発光素子ELには流れないようにするため、発光素子ELがカットオフとなるようにカソード電位Vcathを設定しておく。
タイミングT4では走査線WSがハイレベルからローレベルに戻る。換言すると、走査線WSに印加された第一パルスP1が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスP1は閾電圧補正動作を行うために、サンプリングトランジスタTr1のゲートに印加される。
この後信号線SLが基準電位Vrefから信号電位Vsigに切り換る。続いてタイミングT5で走査線WSが再びローレベルからハイレベルに立上る。換言すると第二パルスP2がサンプリングトランジスタTr1のゲートに印加される。これによりサンプリングトランジスタTr1は再びオンし、信号線SLから信号電位Vsigをサンプリングする。よってドライブトランジスタTrdのゲートGの電位は信号電位Vsigになる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるためドライブトランジスタTrdのドレインとソースの間に流れる電流は専ら画素容量Csと発光素子ELの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタTr1がオフするタイミングT6までに、ドライブトランジスタTrdのソースSの電位はΔVだけ上昇する。この様にして映像信号の信号電位VsigがVthに足し込まれる形で画素容量Csに書き込まれる共に、移動度補正用の電圧ΔVが画素容量Csに保持された電圧から差し引かれる。よってタイミングT5からタイミングT6まで期間T5‐T6が信号書込期間&移動度補正期間となる。換言すると、走査線WSに第二パルスP2が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間&移動度補正期間T5‐T6は、第二パルスP2のパルス幅に等しい。即ち第二パルスP2のパルス幅が移動度補正期間を規定している。
この様に信号書込期間T5‐T6では信号電にVsigの書込みと補正量ΔVの調整が同時に行われる。Vsigが高いほどドライブトランジスタTrdが供給する電流Idsは大きくなり、ΔVの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど画素容量Csに対する負帰還量ΔVが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
最後にタイミングT6になると、前述したように走査線WSが低レベル側に遷移し、サンプリングトランジスタTr1はオフ状態となる。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。このときドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソースSの電位上昇に他ならない。ドライブトランジスタTrdのソースSの電位が上昇すると、画素容量Csのブートストラップ動作によりドライブトランジスタTrdのゲートGの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタTrdのゲートG/ソースS間の入力電圧Vgsは一定に保持される。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。ドライブトランジスタTrdは飽和領域で動作する。即ちドライブトランジスタTrdは、ゲートG/ソースS間の入力電圧Vgsに応じた駆動電流Idsを出力する。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。
[タイミングチャートの参考例2]
図4は、図2に示した画素回路2の動作説明に供する他のタイミングチャートである。基本的には図2に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図4のタイミングチャートの例では、1H期間毎のVth補正動作を2回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により1H期間が短くなる。このように線順次走査が高速化すると、1H期間ではVth補正動作が完了しない場合がある。そこで図4のタイミングチャートでは、閾電圧補正動作を時分割的に2回行って、ドライブトランジスタTrdのゲートGとソースSとの間の電位Vgsが確実にVthまで初期化できるようにしている。なお、Vth補正の繰り返し回数は2回に限られるものではなく、必要に応じ時分割数を増やすことができる。
図4は、図2に示した画素回路2の動作説明に供する他のタイミングチャートである。基本的には図2に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図4のタイミングチャートの例では、1H期間毎のVth補正動作を2回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により1H期間が短くなる。このように線順次走査が高速化すると、1H期間ではVth補正動作が完了しない場合がある。そこで図4のタイミングチャートでは、閾電圧補正動作を時分割的に2回行って、ドライブトランジスタTrdのゲートGとソースSとの間の電位Vgsが確実にVthまで初期化できるようにしている。なお、Vth補正の繰り返し回数は2回に限られるものではなく、必要に応じ時分割数を増やすことができる。
[実施形態のタイミングチャート]
図5は、本発明に係る表示装置の動作説明に供するタイミングチャートであり、本発明の第一実施形態を表している。図3及び図4に示した参考例のタイミングチャートでは、発光期間と非発光期間のいずれにおいても、ドライブトランジスタは順バイアス状態に置かれている。即ち、ドライブトランジスタのゲート電位はソース電位に対して閾電圧以上に保持されている。この順バイアスによりドライブトランジスタの閾電圧がエンハンスメント方向にシフトするという問題がある。図5に示した第一実施形態は、この問題に対処したもので、ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制している。なお理解を容易にするため、図3及び図4に示したタイミングチャートと同様の表記を採用している。
図5は、本発明に係る表示装置の動作説明に供するタイミングチャートであり、本発明の第一実施形態を表している。図3及び図4に示した参考例のタイミングチャートでは、発光期間と非発光期間のいずれにおいても、ドライブトランジスタは順バイアス状態に置かれている。即ち、ドライブトランジスタのゲート電位はソース電位に対して閾電圧以上に保持されている。この順バイアスによりドライブトランジスタの閾電圧がエンハンスメント方向にシフトするという問題がある。図5に示した第一実施形態は、この問題に対処したもので、ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制している。なお理解を容易にするため、図3及び図4に示したタイミングチャートと同様の表記を採用している。
サンプリングトランジスタは、走査線WSから供給された制御信号P2に応じて信号線SLから映像信号Vsigを取り込む。ドライブトランジスタは、1フィールド期間の内の発光期間で順バイアス状態となり、取り込まれた映像信号Vsigに応じて駆動電流を供給する。発光素子は、この駆動電流により映像信号Vsigに応じた輝度で発光する。特徴事項として、駆動部は1フィールド期間の内の非発光期間で走査線WS及び信号線SLを介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換える。タイミングチャートに示すように、発光期間ではドライブトランジスタは順バイアス状態にあり、ソース電位(S)に比べゲート電位(G)が上にある。これに対し非発光期間ではドライブトランジスタが逆バイアス状態にあり、ゲート電位(G)よりもソース電位(S)が上になっている。順バイアス状態ではドライブトランジスタの閾電圧Vthのエンハンスメント方向シフトが進行する。逆に非発光期間の逆バイアス状態ではドライブトランジスタの閾電圧のデプレッション方向シフトが進行する。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制することができる。
駆動部は、1水平周期(1H)で制御信号を走査線WSに出力すると共に、1水平周期内で信号電位Vsigと基準電位Vrefとが切り換わる映像信号を信号線SLに出力する。サンプリングトラジスタは、第一の制御信号P2に応じて信号電位Vsigを取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位Vsigに応じた駆動電流を発光素子に供給する。サンプリングトランジスタは、非発光期間で第二の制御信号P3に応じて基準電位Vrefを取り込み、以ってドライブトランジスタが逆バイアス状態になる。
駆動部は、1水平周期(1H)で制御信号を走査線WSに出力すると共に、1水平周期内で信号電位Vsigと基準電位Vrefとが切り換わる映像信号を信号線SLに出力する。サンプリングトラジスタは、第一の制御信号P2に応じて信号電位Vsigを取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位Vsigに応じた駆動電流を発光素子に供給する。サンプリングトランジスタは、非発光期間で第二の制御信号P3に応じて基準電位Vrefを取り込み、以ってドライブトランジスタが逆バイアス状態になる。
より具体的には、サンプリングトランジスタは第一の制御信号P2に応じてオンし、信号電位VsigをドライブトランジスタのゲートGとソースSとの間に書き込んで順バイアス状態とする。ドライブトランジスタは、サンプリングトランジスタがオフした後、信号電位Vsigに応じて駆動電流を発光素子に供給する発光期間で、ゲートGとソースSの間の電位差Vsigを維持しながらソース電位が上昇する。いわゆるブートストラップ現象が起きる。この後非発光期間になると、サンプリングトランジスタは第二の制御信号P3に応じてオンし、ドライブトランジスタのゲートGに基準電位Vrefを書き込み、以ってソースSとゲートGの電位を逆転して逆バイアス状態に切り換える。ブートストラップでソースの電位が上昇する一方、ゲートには信号電位Vsigより低いVrefを印加することで、ソース電位とゲート電位が逆転し、逆バイアス状態が得られる。
[動作説明]
図6(A)は、逆バイアス時のVth変動を示すグラフである。横軸に経過時間をとり、縦軸にNチャネル型のドライブトランジスタの閾電圧の変化量ΔVthをとってある。グラフから明らかなように、逆バイアス状態では時間の経過と共にドライブトランジスタの閾電圧Vthがマイナス方向(デプレッション方向)にシフトしていくことがわかる。逆に順バイアス状態では閾電圧Vthはプラス側(エンハンスメント側)にシフトしていく。本発明では、順バイアスと逆バイアスを交互に切り換えることで、ドライブトランジスタの閾電圧の経時的な変動を抑制している。
図6(A)は、逆バイアス時のVth変動を示すグラフである。横軸に経過時間をとり、縦軸にNチャネル型のドライブトランジスタの閾電圧の変化量ΔVthをとってある。グラフから明らかなように、逆バイアス状態では時間の経過と共にドライブトランジスタの閾電圧Vthがマイナス方向(デプレッション方向)にシフトしていくことがわかる。逆に順バイアス状態では閾電圧Vthはプラス側(エンハンスメント側)にシフトしていく。本発明では、順バイアスと逆バイアスを交互に切り換えることで、ドライブトランジスタの閾電圧の経時的な変動を抑制している。
図6(B)は、逆バイアス時におけるドライブトランジスタTrdの動作点を表す模式図である。信号電位Vsigは0Vから6Vまでのダイナミックレンジを有する。サンプリングトランジスタTr1のゲートに印加されるオフ電圧は−3Vである。基準電圧は0Vに設定されている。給電線VLの高電位は15Vである。発光期間ではブートストラップによりドライブトランジスタTrdのソース電位(即ち発光素子ELのアノード電位)は上昇しており、例えば5Vのレベルにある。非発光期間になるとドライブトランジスタTrdのゲートには基準電位0Vが書き込まれる。このようにして、ドライブトランジスタTrdのVgsは0V−5V=−5Vとなって逆バイアス(マイナスバイアス)になる。
[発光素子の電流劣化現象]
図7は、発光素子の電流劣化現象を示す模式図である。(A)は発光素子に加わる電圧Voledと発光素子を流れる電流Ioledの関係を示すグラフである。実線(1)は初期特性を示し、点線(2)は経時変化後の特性を表している。一般的に発光素子は電流を流すことで発光させている。グラフから明らかなように発光素子は経時劣化する傾向があり、時間経過と共に輝度は低下する。即ち同じ電圧Voledを印加しても電流Ioledが時間の経過と共に低下していくため、輝度もその分低下する。
図7は、発光素子の電流劣化現象を示す模式図である。(A)は発光素子に加わる電圧Voledと発光素子を流れる電流Ioledの関係を示すグラフである。実線(1)は初期特性を示し、点線(2)は経時変化後の特性を表している。一般的に発光素子は電流を流すことで発光させている。グラフから明らかなように発光素子は経時劣化する傾向があり、時間経過と共に輝度は低下する。即ち同じ電圧Voledを印加しても電流Ioledが時間の経過と共に低下していくため、輝度もその分低下する。
(B)は、このような発光素子を駆動するための画素回路を示す等価回路図である。この等価回路図はサンプリングトランジスタTr1、ドライブトランジスタTrd、画素容量Cs及び発光素子ELに加え、ドライブトランジスタTrdのゲート/ドレイン間寄生容量Cp、発光素子ELの等価容量Coled、発光素子ELのカソード電位Vcathなどを書き込んである。
(C)は、発光素子の発光動作を示すタイミングチャートである。図3乃至図5に示したタイミングT5乃至T7付近におけるドライブトランジスタのゲート電位及びソース電位の変動を詳細に表してある。図示するように信号電位Vsig書き込み後の発光動作において、画素容量Csと寄生容量Cpからなるブートストラップ動作が起きる。これにより発光直前のVgsに対して、発光時のVgsはCp/(Cs+Cp)×ΔVsだけ減少してしまう。なおΔVsはドライブトランジスタのソース電位の変化分を表している。発光素子の電流/電圧特性が劣化すると、同一電流を流すために必要なVoledが増加する。その結果発光時のΔVsが増加してしまい、ブートストラップ動作によるVgsの減少量が多くなってしまう。これにより発光輝度が経時的に低下する。これが自発光画素の電流劣化の原因である。
発光時のソース電位Vsの電圧変化ΔVsは(C)に示すように、ΔVs=Vcath−Vref−ΔV+Voled+Vthとなる。ここでΔVは前述したように移動度補正電圧である。ここでVcath−Vref−ΔVは常に一定値であるが、Voledは前述のように通電発光動作により増加してしまう。これが電流劣化の原因となっていた。本発明では非発光期間におけるVth特性のデプレッション方向シフト動作により、Vthが減少する。このデプレッションシフトにより発光素子の電流/電圧特性劣化起因のΔVsの増加を抑制することができる。結果的にVthデプレッションシフトにより電流劣化を抑制することが可能である。
カラー表示装置の場合、各画素は赤色発光素子、緑色発光素子、青色発光素子のいずれかを含む。電流劣化の度合いは赤色発光素子と緑色発光素子と青色発光素子で違いがある。好ましくは赤色画素と緑色画素と青色画素とで別々に逆バイアス状態の設定を調整することが望ましい。本発明により、発光素子を画素に用いた表示装置において、非発光期間でドライブトランジスタに逆バイアスを印加してVth特性をデプレッション側にシフトさせている。これにより発光動作による発光素子の電流/電圧特性劣化起因の電流劣化を緩和することができる。
〈第二実施形態〉
[タイミングチャート]
図8は、本発明に係る表示装置の第二実施形態を示すタイミングチャートである。理解を容易にするため、図5に示した第一実施形態のタイミングチャートと同様の表記を採用している。第一実施形態と異なる点は、サンプリングトランジスタが、非発光期間で複数の水平期間に亘って繰り返し出力される第二の制御信号P3に応じて基準電位Vrefを繰り返し取り込んでいることである。本実施形態では、給電線VLがハイレベルの状態で信号線SLが基準電位Vrefにあるとき、サンプリングトランジスタを複数回オンすることで、ドライブトランジスタに逆バイアス(マイナスバイアス)を印加する。初めに給電線が高電位で信号線SLが基準電位Vrefの時にサンプリングトランジスタをオンすることで、ドライブトランジスタはカットオフする。発光素子ELは電流供給源から切り離され自己放電する。ここで発光素子ELの自己放電には時間が掛かる。そのためパネルが高精細化及び高周波数化するとその分1水平周期(1H)が短くなるため、十分な放電時間を確保できず、十分な逆バイアスを印加できないことになる。そこで本実施形態ではサンプリングトランジスタを複数回オンすることで、発光素子ELがカットオフまで放電する時間を確保することができる。
[タイミングチャート]
図8は、本発明に係る表示装置の第二実施形態を示すタイミングチャートである。理解を容易にするため、図5に示した第一実施形態のタイミングチャートと同様の表記を採用している。第一実施形態と異なる点は、サンプリングトランジスタが、非発光期間で複数の水平期間に亘って繰り返し出力される第二の制御信号P3に応じて基準電位Vrefを繰り返し取り込んでいることである。本実施形態では、給電線VLがハイレベルの状態で信号線SLが基準電位Vrefにあるとき、サンプリングトランジスタを複数回オンすることで、ドライブトランジスタに逆バイアス(マイナスバイアス)を印加する。初めに給電線が高電位で信号線SLが基準電位Vrefの時にサンプリングトランジスタをオンすることで、ドライブトランジスタはカットオフする。発光素子ELは電流供給源から切り離され自己放電する。ここで発光素子ELの自己放電には時間が掛かる。そのためパネルが高精細化及び高周波数化するとその分1水平周期(1H)が短くなるため、十分な放電時間を確保できず、十分な逆バイアスを印加できないことになる。そこで本実施形態ではサンプリングトランジスタを複数回オンすることで、発光素子ELがカットオフまで放電する時間を確保することができる。
自己放電後のアノード電位(即ちドライブトランジスタのソース電位)はドライブトランジスタのゲート電位よりも高くなるので、ドライブトランジスタにはマイナスバイアスが印加される。これによりパネルが高精細化及び高周波数化してもドライブトランジスタに対する逆バイアス印加が可能となり、そのVth特性をデプレッション側にシフトさせることができる。その結果発光動作におけるドライブトランジスタのエンハンスメント側シフトを抑制でき、同時に発光素子ELの電流/電圧特性劣化起因の電流劣化も抑制できる。
〈第三次実施形態〉
[タイミングチャート]
図9は、本発明に係る表示装置の第三実施形態を示すタイミングチャートである。理解を容易にするため、図8に示した第二実施形態のタイミングチャートと同様の表記を採用している。本実施形態では、駆動部は1水平周期(1H)内で信号電位Vsigと第一の基準電位Vrefとこれより信号電位Vsigから離れている第二の基準電位Vofsとで切り換えている。サンプリングトランジスタは、第一の制御信号P2に先行する制御信号P1に応じて第一の基準電位Vrefを取り込んでドライブトランジスタを初期化している。図示の例では初期化動作を2回繰り返している。これによりドライブトランジスタの閾電圧Vthのばらつきをキャンセルするための補正動作が行われる。この後第一の制御信号P2に応じて信号電位Vsigを取り込んで発光期間になる。更にその後非発光期間になると第二の制御信号P3に応じて第二の基準電位Vofsを取り込み、ドライブトランジスタをマイナスバイアス状態にしている。ドライブトランジスタの初期化に用いる基準電位Vrefに比べ、逆バイアス印加に用いる基準電位Vofsを低く設定することで、ドライブトランジスタにより深いマイナスバイアスを掛けることが可能となる。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトをより効果的に抑制することが可能である。
[タイミングチャート]
図9は、本発明に係る表示装置の第三実施形態を示すタイミングチャートである。理解を容易にするため、図8に示した第二実施形態のタイミングチャートと同様の表記を採用している。本実施形態では、駆動部は1水平周期(1H)内で信号電位Vsigと第一の基準電位Vrefとこれより信号電位Vsigから離れている第二の基準電位Vofsとで切り換えている。サンプリングトランジスタは、第一の制御信号P2に先行する制御信号P1に応じて第一の基準電位Vrefを取り込んでドライブトランジスタを初期化している。図示の例では初期化動作を2回繰り返している。これによりドライブトランジスタの閾電圧Vthのばらつきをキャンセルするための補正動作が行われる。この後第一の制御信号P2に応じて信号電位Vsigを取り込んで発光期間になる。更にその後非発光期間になると第二の制御信号P3に応じて第二の基準電位Vofsを取り込み、ドライブトランジスタをマイナスバイアス状態にしている。ドライブトランジスタの初期化に用いる基準電位Vrefに比べ、逆バイアス印加に用いる基準電位Vofsを低く設定することで、ドライブトランジスタにより深いマイナスバイアスを掛けることが可能となる。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトをより効果的に抑制することが可能である。
好ましくは、ドライブトランジスタは逆バイアス状態にある時のゲートGとソースS間の電位差の絶対値が、順バイアス状態にある時のゲートGとソースS間の電位差の絶対値よりも大きい。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトをより効果的に抑制できる。
好ましくは1フィールド期間内でドライブトランジスタが逆バイアス状態となる非発光期間は、順バイアス状態となる発光期間よりも図示のように長く設定されている。これによりドライブトランジスタのVthのエンハンスメント方向シフトをより効果的に抑制することが可能になる。
〈第四実施形態〉
[表示装置の全体構成]
図10は本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。理解を容易にするため、図1に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部(画面部)1とこれを駆動する駆動部とで構成されている。画素アレイ部1は行状の第1走査線WSと、同じく行状の第2走査線DSと、列状の信号線SLと、各第1走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。これに対し駆動部は、ライトスキャナ4、ドライブスキャナ5及び水平セレクタ3を含んでいる。ライトスキャナ4は各第1走査線WSに制御信号を出力して画素2を行単位で線順次走査する。ドライブスキャナ5も各第2走査線DSにそれぞれ制御信号を出力して画素2を行単位で線順次走査する。但しライトスキャナ4とドライブスキャナ5は制御信号を出力するタイミングが異なっている。このドライブスキャナ5は第一実施形態で使われた電源スキャナ6に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部1から除かれている。その代わり、図示しないが画素アレイ部1には一定の電源電位Vddを供給する電源ラインが配されている。一方水平セレクタ(信号ドライバ)3は、スキャナ4,5側の線順次走査に合わせて、列状の信号線SLに映像信号の信号電位と基準電位とを供給する。
[表示装置の全体構成]
図10は本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。理解を容易にするため、図1に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部(画面部)1とこれを駆動する駆動部とで構成されている。画素アレイ部1は行状の第1走査線WSと、同じく行状の第2走査線DSと、列状の信号線SLと、各第1走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。これに対し駆動部は、ライトスキャナ4、ドライブスキャナ5及び水平セレクタ3を含んでいる。ライトスキャナ4は各第1走査線WSに制御信号を出力して画素2を行単位で線順次走査する。ドライブスキャナ5も各第2走査線DSにそれぞれ制御信号を出力して画素2を行単位で線順次走査する。但しライトスキャナ4とドライブスキャナ5は制御信号を出力するタイミングが異なっている。このドライブスキャナ5は第一実施形態で使われた電源スキャナ6に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部1から除かれている。その代わり、図示しないが画素アレイ部1には一定の電源電位Vddを供給する電源ラインが配されている。一方水平セレクタ(信号ドライバ)3は、スキャナ4,5側の線順次走査に合わせて、列状の信号線SLに映像信号の信号電位と基準電位とを供給する。
[画素回路の構成]
図11は図10に示した第四実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が2個のトランジスタで構成されているのに対し、本実施形態の画素は3個のトランジスタで構成されている。図示するように本画素2は、基本的に発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、スイッチングトランジスタTr3と、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方が信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続している。ドライブトランジスタTrdは、一対の電流端(ソース及びドレイン)の一方(ドレイン)が電源ラインVddに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。スイッチングトランジスタTr3は、その制御端(ゲート)が走査線DSに接続し、一対の電流端(ソース及びドレイン)の一方が固定電位Vssに接続し、他方がドライブトランジスタTrdのソースSに接続している。画素容量Csは、その一端がドライブトランジスタTrdの制御端(ゲートG)に接続し、その他端がドライブトランジスタTrdの他方の電流端(ソースS)に接続している。このドライブトランジスタTrdの他方の電流端は、発光素子EL及び画素容量Csに対する出力電流端となっている。なお本画素回路2は、画素容量Csを補助する目的で、補助容量CsubがドライブトランジスタTrdのソースSと電源Vddとの間に接続されている。
図11は図10に示した第四実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が2個のトランジスタで構成されているのに対し、本実施形態の画素は3個のトランジスタで構成されている。図示するように本画素2は、基本的に発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、スイッチングトランジスタTr3と、画素容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方が信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続している。ドライブトランジスタTrdは、一対の電流端(ソース及びドレイン)の一方(ドレイン)が電源ラインVddに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。スイッチングトランジスタTr3は、その制御端(ゲート)が走査線DSに接続し、一対の電流端(ソース及びドレイン)の一方が固定電位Vssに接続し、他方がドライブトランジスタTrdのソースSに接続している。画素容量Csは、その一端がドライブトランジスタTrdの制御端(ゲートG)に接続し、その他端がドライブトランジスタTrdの他方の電流端(ソースS)に接続している。このドライブトランジスタTrdの他方の電流端は、発光素子EL及び画素容量Csに対する出力電流端となっている。なお本画素回路2は、画素容量Csを補助する目的で、補助容量CsubがドライブトランジスタTrdのソースSと電源Vddとの間に接続されている。
かかる構成において、駆動部側のライトスキャナ4は第1走査線WSにサンプリングトランジスタTr1を開閉制御するための制御信号を供給する。ドライブスキャナ5は第2走査線DSにスイッチングトランジスタTr3を開閉制御するための制御信号を出力する。水平セレクタ3は信号線SLに信号電位Vsigと基準電位Vrefとの間で切換る映像信号(入力信号)を供給する。この様に走査線WS,DS及び信号線SLの電位が線順次走査に合わせて変動するが、電源ラインはVddに固定されている。またカソード電位Vcath及び固定電位Vssも一定である。
[画素回路の動作]
図12は、図11に示した画素回路の動作説明に供するタイミングチャートである。図示するように本タイミングチャートは、走査線WS、走査線DS及び信号線SLの電位変化を時間軸を揃えて示している。サンプリングトランジスタTr1はNチャネル型であり、走査線WSがハイレベルになったときオンする。スイッチングトランジスタTr3もNチャネル型であり、走査線DSがハイレベルになったときオンする。一方信号線SLに供給された映像信号は、1水平周期(1H)で信号電位Vsigと基準電位Vrefとの間で切換る。このタイミングチャートは、第1走査線WS、第2走査線DS及び信号線SLの電位変化と時間軸を合わせて、ドライブトランジスタTrdのゲートG及びソースSの電位変化を表している。ゲートGとソースSの間の電位差Vgsに従って、ドライブトランジスタTrdの動作状態を制御している。
図12は、図11に示した画素回路の動作説明に供するタイミングチャートである。図示するように本タイミングチャートは、走査線WS、走査線DS及び信号線SLの電位変化を時間軸を揃えて示している。サンプリングトランジスタTr1はNチャネル型であり、走査線WSがハイレベルになったときオンする。スイッチングトランジスタTr3もNチャネル型であり、走査線DSがハイレベルになったときオンする。一方信号線SLに供給された映像信号は、1水平周期(1H)で信号電位Vsigと基準電位Vrefとの間で切換る。このタイミングチャートは、第1走査線WS、第2走査線DS及び信号線SLの電位変化と時間軸を合わせて、ドライブトランジスタTrdのゲートG及びソースSの電位変化を表している。ゲートGとソースSの間の電位差Vgsに従って、ドライブトランジスタTrdの動作状態を制御している。
まず最初に前フィールドの発光期間から当該フィールドの非発光期間に移ると、タイミングT1で走査線DSがハイレベルに切換り、スイッチングトランジスタTr3がオンする。これによりドライブトランジスタTrdのソースSの電位が固定電位Vssにセットされる。この時固定電位Vssは発光素子ELの閾電圧Vthelとカソード電位Vcathの和よりも小さく設定されている。即ちVss<Vthel+Vcathに設定されており、発光素子ELは逆バイアス状態に置かれるので駆動電流Idsは発光素子ELには流れ込まない。しかしながらドライブトランジスタTrdから供給された出力電流IdsはソースSを通って固定電位Vssに流れる。
続いてタイミングT2になると、信号線SLの電位がVrefにある状態で、サンプリングトランジスタTrdをオンする。これによりドライブトランジスタTrdのゲートGを基準電位Vrefに設定する。これによりドライブトランジスタTrdのゲートG/ソースS間電圧VgsはVref−Vssという値をとる。ここでVgs=Vref−Vss>Vthに設定されている。このVref−VssがドライブトランジスタTrdの閾電圧Vthよりも大きくないと後続の閾電圧補正動作を正常に行うことが出来ない。但しVgs=Vref−Vss>Vthであるため、ドライブトランジスタTrdはオン状態であり、ドレイン電流が電源電位Vddから固定電位Vssに向かって流れる。
この後タイミングT3なると閾電圧補正期間に入り、スイッチングトランジスタTr3をオフしてドライブトランジスタTrdのソースSを固定電位Vssから切り離す。ここでソースSの電位(即ち発光素子のアノード電位)がカソード電位Vcathに発光素子ELの閾電圧Vthelを足した値よりも低い限り、発光素子ELは依然として逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインVddからドライブトランジスタTrdを通って供給された電流は、ほとんど画素容量Csと補助容量Csubを充電するために使われる。この様に画素容量Csが充電されるため、ドライブトランジスタTrdのソース電位は時間の経過と共にVssから上昇していく。一定期間後ドライブトランジスタTrdのソース電位はVref−Vthのレベルに達し、Vgsが丁度Vthになる。この時点でドライブトランジスタTrdがカットオフし、Vthに相当する電圧がドライブトランジスタTrdのソースSとゲートGとの間に配されている画素容量Csに書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧Vref−Vthはカソード電位Vcathに発光素子の閾電圧Vthelを足した値よりも低くなっている。
続いてタイミングT4で書き込み期間/移動度補正期間に進む。タイミングT4では信号線SLを基準電位Vrefから信号電位Vsigに切換える。信号電位Vsigは階調に応じた電圧となっている。この時点でサンプリングトランジスタTr1はオンしているため、ドライブトランジスタTrdのゲートGの電位はVsigとなる。これによりドライブトランジスタTrdがオンし、電源ラインVddから電流が流れるため、ソースSの電位が時間と共に上昇していく。この時点で依然としてソースSの電位が発光素子ELの閾電圧Vthelとカソード電圧Vcathの和を超えていないので、発光素子ELにはわずかなリーク電流が流れるだけであり、ドライブトランジスタTrdから供給された電流はそのほとんどが画素容量Csと補助容量Csubの充電に使われる。この充電過程で前述したようにソースSの電位が上昇していく。
この書き込み期間では既にドライブトランジスタTrdの閾電圧補正動作は完了しているため、ドライブトランジスタTrdが供給する電流はその移動度μを反映したものとなる。具体的に言うとドライブトランジスタTrdの移動度μが大きい場合、ドライブトランジスタTrdが供給する電流量が大きくなり、ソースSの電位上昇も速い。逆に移動度μが小さいときドライブトランジスタTrdの電流供給量は小さく、ソースSの電位上昇は遅くなる。この様にドライブトランジスタTrdの出力電流を画素容量Csに負帰還することで、ドライブトランジスタTrdのゲートG/ソースS間電圧Vgsは移動度μを反映した値となり、一定時間経過後には完全に移動度μを補正したVgsの値となる。即ちこの書き込み期間ではドライブトランジスタTrdから流れ出た電流を画素容量Csに負帰還することで、ドライブトランジスタTrdの移動度μの補正も同時に行っている。
最後にタイミングT5で当該フィールドの発光期間に入ると、サンプリングトランジスタTr1がオフし、ドライブトランジスタTrdのゲートGが信号線SLから切り離される。これによりゲートGの電位の上昇が可能となり、画素容量Csに保持されたVgsの値を一定に保ちつつ、ゲートGの電位上昇に連動してソースSの電位も上昇する。これにより発光素子ELの逆バイアス状態が解消し、ドライブトランジスタTrdはVgsに応じたドレイン電流Idsを発光素子ELに流す。ソースSの電位は発光素子ELに電流が流れるまで上昇し、発光素子ELが発光する。ここで発光素子は発光時間が長くなるとその電流/電圧特性は変化する。このためソースSの電位も変化する。しかしながらドライブトランジスタTrdのゲート/ソース間電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。更に本発明の焼き付き抑制システムを組み込むことで、発光素子の輝度劣化を補償している。
この第四実施形態においても、ドライブトランジスタは発光期間で順バイアス状態になる。更に信号書き込み動作の後ブートストラップでドライブトランジスタのソース電位及びゲート電位が上昇している。従って本実施形態でも、非発光期間に走査線WS及び信号線SLを介して画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制できる。
〈第五実施形態〉
[全体構成]
図13は、本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2と、列状に配された信号線SLと、これらの走査線WS,DS,AZ1,AZ2及び信号線SLに接続した行列状の画素回路2と、各画素回路2の動作に必要な第1電位Vss1,第2電位Vss2及び第3電位Vddを供給する複数の電源線とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2に制御信号を供給して順次行毎に画素回路2を走査する。
[全体構成]
図13は、本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2と、列状に配された信号線SLと、これらの走査線WS,DS,AZ1,AZ2及び信号線SLに接続した行列状の画素回路2と、各画素回路2の動作に必要な第1電位Vss1,第2電位Vss2及び第3電位Vddを供給する複数の電源線とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2に制御信号を供給して順次行毎に画素回路2を走査する。
[画素回路の構成]
図14は、図13に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は5個のトランジスタで構成されている点に特徴がある。図示する様に画素回路2は、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、第1スイッチングトランジスタTr2と、第2スイッチングトランジスタTr3と、第3スイッチングトランジスタTr4と、画素容量Csと、発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位を画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中ドライブトランジスタTrdから供給される出力電流Idsにより映像信号の信号電位に応じた輝度で発光する。
図14は、図13に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は5個のトランジスタで構成されている点に特徴がある。図示する様に画素回路2は、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、第1スイッチングトランジスタTr2と、第2スイッチングトランジスタTr3と、第3スイッチングトランジスタTr4と、画素容量Csと、発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位を画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中ドライブトランジスタTrdから供給される出力電流Idsにより映像信号の信号電位に応じた輝度で発光する。
第1スイッチングトランジスタTr2は、サンプリング期間(映像信号書込期間)に先立ち走査線AZ1から供給される制御信号に応じ導通してドライブトランジスタTrdの制御端であるゲートGを第1電位Vss1に設定する。第2スイッチングトランジスタTr3は、サンプリング期間に先立ち走査線AZ2から供給される制御信号に応じ導通してドライブトランジスタTrdの一方の電流端であるソースSを第2電位Vss2に設定する。第3スイッチングトランジスタTr4は、サンプリング期間に先立ち走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdの他方の電流端であるドレインを第3電位Vddに接続し、以ってドライブトランジスタTrdの閾電圧Vthに相当する電圧を画素容量Csに保持させて閾電圧Vthの影響を補正する。さらにこの第3スイッチングトランジスタTr4は、発光期間に再び走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdを第3電位Vddに接続して出力電流Idsを発光素子ELに流す。
以上の説明から明らかな様に、本画素回路2は、5個のトランジスタTr1ないしTr4及びTrdと1個の画素容量Csと1個の発光素子ELとで構成されている。トランジスタTr1〜Tr3とTrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機ELデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
図15は、図14に示した表示パネルから画素回路2の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタTr1によってサンプリングされる映像信号の信号電位Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。以下図22に基づいて、本発明にかかる画素回路2の動作を説明する。
[第五実施形態の動作]
図16は、図15に示した画素回路のタイミングチャートである。図16は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。
図16は、図15に示した画素回路のタイミングチャートである。図16は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。
図16のタイミングチャートではタイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。
当該フィールドが始まる前のタイミングT0で、全ての制御線号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vddに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。
当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vddから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。
続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここでVss1−Vss2>Vthを満たしており、Vss1−Vss2=Vgs>Vthとする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Vss2に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。
タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが画素容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位(S)はVss1−Vthとなる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、画素容量CsにVthが保持固定される。この様にタイミングT3‐T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3‐T4をVth補正期間と呼んでいる。
この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを画素容量Csに書き込む。発光素子ELの等価容量Coledに比べて画素容量Csは充分に小さい。この結果、映像信号Vsigのほとんど大部分が画素容量Csに書き込まれる。正確には、Vss1に対するVsigの差分Vsig−Vss1が画素容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig−Vss1を加えたレベル(Vsig−Vss1+Vth)となる。以降説明簡易化の為Vss1=0Vとすると、ゲート/ソース間電圧Vgsは図4のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5‐T7がサンプリング期間(映像信号書込期間)に相当する。
サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vddに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledの両者を結合した容量C=Cs+Coledに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図23のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局画素容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間画素容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2
上記式において、k=(1/2)(W/L)Coxである。この特性式からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは負帰還量ΔVで補正されている。この補正量ΔVは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2
上記式において、k=(1/2)(W/L)Coxである。この特性式からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは負帰還量ΔVで補正されている。この補正量ΔVは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。
上述の第五実施形態でもドライブトランジスタは発光期間で順バイアス状態となる。また信号書き込み動作の後ドライブトランジスタのゲート電位及びソース電位はブートストラップにより上昇している。従って本実施形態においても非発光期間で走査線WS及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。
〈応用形態〉
本発明にかかる表示装置は、図17に示すような薄膜デバイス構成を有する。図17はTFT部分がBottomゲート構造(ゲート電極がチャネルPS層に対して下にある)である。この他にTFT部分に関してはSandwichゲート構造(チャネルPS層を上下のゲート電極ではさむ)、Topゲート構造(ゲート電極がチャネルPS層に対して上にある)のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、画素容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図17に示すような薄膜デバイス構成を有する。図17はTFT部分がBottomゲート構造(ゲート電極がチャネルPS層に対して下にある)である。この他にTFT部分に関してはSandwichゲート構造(チャネルPS層を上下のゲート電極ではさむ)、Topゲート構造(ゲート電極がチャネルPS層に対して上にある)のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、画素容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図18に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。
図19は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図20は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図21は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図22は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含む。本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図23は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
1:画素アレイ部 2:画素 3:水平セレクタ 4:ライトスキャナ 6:電源スキャナ Tr1:サンプリングトランジスタ Trd:ドライブトランジスタ Cs:画素容量 EL:発光素子
Claims (9)
- 画素アレイ部と、駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、1フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含み、
前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、
前記ドライブトランジスタは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、
前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光し、
前記駆動部は、1フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える
表示装置。 - 前記駆動部は、1水平周期で制御信号を走査線に出力するとともに、1水平周期内で信号電位と基準電位とが切換わる映像信号を信号線に出力し、
前記サンプリングトランジスタは、第1の制御信号に応じて信号電位を取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給し、
前記サンプリングトランジスタは、非発光期間で第2の制御信号に応じて基準電位を取り込み、以ってドライブトランジスタが逆バイアス状態になる請求項1記載の表示装置。 - 前記サンプリングトランジスタは、非発光期間で複数の水平周期にわたって繰り返し出力される第2の制御信号に応じて基準電位を繰り返し取り込む請求項2記載の表示装置。
- 前記駆動部は、1水平周期内で信号電位と第1の基準電位とこれより信号電位から離れている第2の基準電位とで切換わる映像信号を信号線に供給し、
前記サンプリングトランジスタは、第1の制御信号に先行する制御信号に応じて第1の基準電位を取り込んで該ドライブトランジスタを初期化した後、第1の制御信号に応じて信号電位を取り込み、
前記サンプリングトランジスタは、第2の制御信号に応じて第2の基準電位を取り込む請求項2記載の表示装置。 - 前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続し、
前記サンプリングトランジスタは、第1の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とし、
前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇し、
前記サンプリングトランジスタは、該第2の制御信号に応じてオンし、該ドラブトランジスタのゲートに基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える請求項2記載の表示装置。 - 前記ドライブトランジスタは、逆バイアス状態にある時のゲートとソース間の電位差の絶対値が、順バイアス状態にある時のゲートとソース間の電位差の絶対値より大きい請求項5記載の表示装置。
- 1フィールド期間内で該ドライブトランジスタが逆バイアス状態になる非発光期間は、順バイアス状態になる発光期間よりも長い請求項1記載の表示装置。
- 本体と、該本体に入力する情報若しくは本体から出力された情報を表示する表示器とからなり、
前記表示器は、画素アレイ部と、駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、1フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含み、
前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、
前記ドライブトランジスタは、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、
前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光し、
前記駆動部は、1フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える
電子機器。 - 画素アレイ部と、駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、1フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む表示装置を駆動するため、
前記サンプリングトランジスタが、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、
前記ドライブトランジスタが、1フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、
前記発光素子が、該駆動電流により該映像信号に応じた輝度で発光し、
前記駆動部が、1フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える
表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008317774A JP2010139897A (ja) | 2008-12-15 | 2008-12-15 | 表示装置及びその駆動方法と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008317774A JP2010139897A (ja) | 2008-12-15 | 2008-12-15 | 表示装置及びその駆動方法と電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010139897A true JP2010139897A (ja) | 2010-06-24 |
Family
ID=42350071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008317774A Pending JP2010139897A (ja) | 2008-12-15 | 2008-12-15 | 表示装置及びその駆動方法と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010139897A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9852687B2 (en) | 2013-09-04 | 2017-12-26 | Joled Inc. | Display device and driving method |
CN109599062A (zh) * | 2017-09-30 | 2019-04-09 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
WO2022041330A1 (zh) * | 2020-08-27 | 2022-03-03 | 武汉华星光电技术有限公司 | 驱动电路及其驱动方法、显示装置 |
US11682349B2 (en) | 2017-09-30 | 2023-06-20 | Boe Technology Group Co., Ltd. | Display substrate and display device |
-
2008
- 2008-12-15 JP JP2008317774A patent/JP2010139897A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9852687B2 (en) | 2013-09-04 | 2017-12-26 | Joled Inc. | Display device and driving method |
CN109599062A (zh) * | 2017-09-30 | 2019-04-09 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
US11682349B2 (en) | 2017-09-30 | 2023-06-20 | Boe Technology Group Co., Ltd. | Display substrate and display device |
US11922879B2 (en) | 2017-09-30 | 2024-03-05 | Boe Technology Group Co., Ltd. | Display substrate and display device |
WO2022041330A1 (zh) * | 2020-08-27 | 2022-03-03 | 武汉华星光电技术有限公司 | 驱动电路及其驱动方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4297169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4715850B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4300490B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4306753B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4600780B2 (ja) | 表示装置及びその駆動方法 | |
JP4245057B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5446216B2 (ja) | 表示装置及び電子機器 | |
JP5277926B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008287139A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5309470B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
KR101498571B1 (ko) | 표시장치 및 그 구동방법과 전자기기 | |
JP2008287141A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5194781B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010113227A (ja) | 表示装置及び電子機器 | |
US20090167647A1 (en) | Display device and electronic apparatus | |
JP4591511B2 (ja) | 表示装置及び電子機器 | |
JP2009122353A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008241780A (ja) | 表示装置及び電子機器 | |
KR101544212B1 (ko) | 표시 장치 및 그 구동 방법과 전자기기 | |
JP2008203661A (ja) | 表示装置及びその駆動方法 | |
JP5909759B2 (ja) | 画素回路、表示パネル、表示装置および電子機器 | |
JP2010139897A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4985303B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009103871A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008287140A (ja) | 表示装置及び電子機器 |