JPWO2008004437A1 - 半導体発光素子及び製造方法 - Google Patents

半導体発光素子及び製造方法 Download PDF

Info

Publication number
JPWO2008004437A1
JPWO2008004437A1 JP2008523639A JP2008523639A JPWO2008004437A1 JP WO2008004437 A1 JPWO2008004437 A1 JP WO2008004437A1 JP 2008523639 A JP2008523639 A JP 2008523639A JP 2008523639 A JP2008523639 A JP 2008523639A JP WO2008004437 A1 JPWO2008004437 A1 JP WO2008004437A1
Authority
JP
Japan
Prior art keywords
light emitting
electrode
layer
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008523639A
Other languages
English (en)
Inventor
嘉将 木下
嘉将 木下
亀井 英徳
英徳 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008004437A1 publication Critical patent/JPWO2008004437A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

半導体発光素子は、他の領域よりも結晶欠陥密度が高い欠陥集中領域11aを有する基板11を備えている。基板11の上には、半導体層12が形成されている。欠陥集中領域11aの上には、第1の電極13が形成されている。半導体層12の上には、第2の電極14が形成されている。

Description

本発明は、半導体発光素子及びその製造方法に関し、特に結晶欠陥密度が高い欠陥集中領域を有する基板に形成された半導体発光素子及びその製造方法に関する。
半導体発光素子は、ウェハの上に形成された少なくともn型層、発光層及びp型層を有する半導体層を備えている。半導体層を形成するウエハは結晶欠陥がなく、良好な結晶性を有していることが好ましい。ウェハの結晶欠陥を低減する方法として、ウェハに結晶欠陥領域(コア)と呼ばれる領域を形成する方法が知られている。コアは、ウェハを貫通するように形成された、他の領域よりも結晶欠陥の密度が高い領域である。ウェハにコアを形成することにより、コアに結晶欠陥を集中させることができる。コアに結晶欠陥が集中することにより、コアの周辺には結晶欠陥がなく、結晶性が良好な領域が形成される。ウェハのコアを除く、結晶性が良好な領域の上に半導体発光素子の半導体層を形成すれば、特性が優れた発光素子を実現できる。
例えば、複数のコアが周期的に形成された窒化ガリウム(GaN)からなるウェハを用いて形成した窒化物化合物半導体発光素子が特許文献1に記載されている。特許文献1に記載された窒化物化合物発光素子は、複数のコアが周期的に配列され、コアの間に良好な結晶性を有する領域が形成されたウェハを用いている。ウェハの結晶性が良好な領域にリッジストライプを形成することにより、結晶性が良好な半導体層を利用した半導体発光素子を実現している。また、コアを避けて電極を形成することにより、コアに電流が流れることを防止している。これにより、コアによって生じるリーク電流の増大を防止している。
特開2003−229638号公報
しかしながら、コアを避けて電極を形成した場合には、コアの部分が全く無駄になり一枚のウェハから得られる半導体発光素子の数が低下し、生産効率が低下するという問題が生じる。
本発明は、前記従来の問題を解決し、生産効率を低下させることなく、欠陥集中領域による半導体発光素子の電気的特性の悪化を抑えた半導体発光素子を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体発光素子を、一方の電極が半導体層の上における結晶欠陥領域(コア)の上側の領域に形成されている構成とする。
具体的に、本発明に係る半導体発光素子は、他の領域よりも結晶欠陥密度が高い欠陥集中領域を有する基板と、基板の上に形成された半導体層と、欠陥集中領域の上に形成された第1の電極と、半導体層の上に形成された第2の電極とを備えていることを特徴とする。
本発明の半導体発光素子によれば、第1の電極が欠陥集中領域の上に形成されているため、第2の電極から第1の電極へ流れる電流は、第2の電極全体から半導体層を通過して第1の電極へ流れる。従って、基板内の欠陥集中領域を電流が流れないので、欠陥集中領域におけるリーク電流の発生が防止される。その結果、基板が欠陥集中領域を含んでいても、半導体発光素子の電気的特性はほとんど悪影響を受けることがない。また、欠陥集中領域が無駄になることがない。
本発明の半導体発光素子において、半導体層は、基板側から順次形成されたn型層、発光層及びp型層を含み、第1の電極はn型層の上に形成され、第2の電極は、p型層の上に形成されていてもよい。
本発明の半導体発光素子において、欠陥集中領域は、基板の周縁部に形成されていても、基板の中央部に形成されていてもよい。この場合に、基板の周縁部は、基板の角部であることが好ましい。
本発明の半導体発光装置において、基板は、欠陥集中領域が周期的に配列されたウェハから切り出されたものであることが好ましい。
本発明に係る半導体発光素子の製造方法は、複数の欠陥集中領域が周期的に配列されたウェハを準備する工程と、ウェハの上に半導体層を形成する工程と、欠陥集中領域の上に第1の電極を形成する工程と、半導体層の上に第2の電極を形成する工程とを備えていることを特徴とする。
本発明の半導体発光素子の製造方法は、複数の欠陥集中領域が周期的に配列されたウェハを用いるため、第1の電極の位置合わせが容易である。従って、生産効率が向上する。また、一枚のウェハから得られる半導体発光素子の数を向上させることができる。
本発明に係る半導体発光素子は、生産効率を低下させることなく、欠陥集中領域による半導体発光素子の電気的特性の悪化を抑えた半導体発光素子を実現できる。
図1(a)及び(b)は本発明の第1の実施形態に係る半導体発光素子を示し、(a)は平面図であり、(b)はIb−Ib線における断面図である。 図2は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図3は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図4は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図5は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図6(a)及び(b)は本発明の第2の実施形態に係る半導体発光素子を示し、(a)は平面図であり、(b)は(a)のVIb−VIb線における断面図である。
符号の説明
10 半導体発光素子
11 基板
11 半導体基板
11a コア
12 半導体層
12a 欠陥集中部
13 n側電極
14 p側電極
15 ウェハ
15 ウエハ
16 エピタキシャル層
19 粘着シート
23 n側電極
121 n型層
122 発光層
123 p型層
141 p側電極材料
171 マスクパターン
172 レジストパターン
181 ワックス
182 セラミック円盤
(第1の実施形態)
本発明の第1の実施形態について図面を参照して説明する。図1(a)及び(b)は第1の実施形態に係る半導体発光素子であり、(a)は平面構成を示し、(b)は(a)のIb−Ib線における断面構成を示している。
図1に示すように第1の実施形態の半導体発光素子は、他の領域と比べて結晶欠陥が集中した欠陥集中領域(コア)11aを有する基板11の上に形成されている。本実施形態において、基板11は窒化ガリウム(GaN)等の窒化物系半導体からなる単結晶基板であり、1辺の長さが1000μmで、厚さが300μmの直方体状である。コア11aは基板11を厚さ方向に貫通しており、本実施形態においては基板の角部に形成されている。
基板11の上には、半導体層12が形成されている。半導体層12は、基板11側から順次積層されたn型層121、発光層122及びp型層123を有している。
n型層121は、厚さが0.5μm〜10μmのGaN又は窒化アルミニウムガリウム(AlGaN)等からなり、n型の導電性を有している。なお、n型層121と基板11との間にGaN又は窒化インジウムガリウム(InGaN)等からなるバッファ層を設けてもよい。
発光層122は、厚さが0.001μm〜0.005μmのInGaN等からなる井戸層と、厚さが0.005μm〜0.02μmのGaN等からなる障壁層とが交互に積層された多重量子井戸構造を有している。なお、発光層122とn型層121の間又はn型層121の層内にインジウム(In)を含むn型半導体層を挿入してもよい。
p型層123は、厚さが0.05μm〜1μmのAlGaN又はGaN等からなり、p型の導電性を有している。
半導体層12のコア11aの上に形成された部分は、他の部分よりも結晶欠陥が集中した欠陥集中部12aとなっている。本実施形態の半導体発光素子は、欠陥集中部12aを含む領域において、p型層123、発光層122及びn型層121の一部が除去され、n型層121を露出するリセス部が形成されている。
n型層121における露出部分の上にはn側電極(第1の電極)13が形成され、メサ部であるp型層123の上にはp側電極(第2の電極)14が形成されている。従って、n側電極13は、半導体層12における半導体基板11のコア11aの上側の領域に形成されている。一方、p側電極14は、半導体層12におけるコア11aの上側以外の領域に形成されている。
本実施形態のn側電極13は、n型層121側から順次形成された、nコンタクト電極とnボンディング電極とを有している。nコンタクト電極は、白金(Pt)、ニッケル(Ni)、コバルト(Co)、アルミニウム(Al)若しくはチタン(Ti)等の単層膜又はこれらからなる多層膜を用いればよい。nボンディング電極は、金(Au)又はAl等を用いればよい。特にボンディング性の観点から最外層をAuとすることが好ましい。本実施形態においてはnコンタクト電極にTi、nボンディング電極にAuを用いた。なお、nコンタクト電極とnボンディング電極の間に白金(Pt)等のバリア層を挿入してもよい。
本実施形態のp側電極14は、p型層123側から順次形成された、pコンタクト電極と、反射電極と、pボンディング電極とを有している。pコンタクト電極は、膜厚0.001μm程度のPtとすることにより、コンタクト抵抗を抑えつつ、高透過率を維持することが可能となる。反射電極は、発光層122からの光を基板11側へ反射するために高反射率のロジウム(Rh)若しくは銀(Ag)又はAg合金等により形成することが好ましい。また、反射電極の膜厚は光を反射させるために、0.01μm〜0.5μmとすることが好ましい。pボンディング電極は、Au又はAl等を用いればよい。pコンタクト電極及び反射電極との密着性の点から、Au又はAl等とTi、クロム(Cr)、モリブデン(Mo)若しくはタングステン(W)等の単層膜又はこれらからなる多層膜とを積層してもよい。なお、最外層はボンディング性の観点からAuとすることが好ましい。本実施形態においては、pボンディング電極はTiとAuとの積層構造とした。以上のような構成とすることにより、発光層において発生した光をp側電極により反射して、基板11側から取り出すことができる。
p側電極14は、透明電極構造としてもよい。この場合には、発光層において発生した光をp側電極14側から取り出すことができる。この場合、p型層123のほぼ全面にpコンタクト電極となるインジウムスズ酸化物(ITO)等の透明膜を形成し、この上に部分的にpボンディング電極(パッド電極)を形成する。pボンディング電極は1層目にTi又はRhを用い、2層目にAuを用いればよい。
本実施形態に係る半導体発光素子は、p側電極14からn側電極13へ流れる電流が、基板11内のコア11aを流れることなくp側電極14全体からp型層123、発光層122及びn型層121を通過してn側電極13へ流れる。従って、コア11aにおけるリーク電流の発生を防止することができるので、基板11がコア11aを含んでいても、電気的特性に悪影響を与えることなく機能する。
また、本実施形態に係る半導体発光素子は、基板11の周縁部にコア11aが位置するように形成している。このため、n側電極13が半導体層12の周縁部に配置される。従って、n側電極13を形成する領域を形成するために除去しなければならない発光層122の面積は僅かである。その結果、発光面積を広く確保することが可能となり、高輝度化を図ることができる。特に本実施形態の半導体発光素子はn側電極13が半導体層12の角部に形成されているため、基板11の平面形状を方形状にすれば、広い発光面積を確保し、高輝度化を図ることができる。
以下に、第1の実施形態に係る半導体発光素子の製造方法について図面を参照して説明する。図2〜5は本実施形態の半導体発光素子の製造方法を工程順に示している。
まず、図2(a)に示すように、GaNからなるウエハ15を準備する。ウエハ15は、周期的に形成された複数のコア11aを有している。続いて、ウェハ15の上にn型層121、発光層122及びp型層123を順次エピタキシャル成長し、半導体層12となるエピタキシャル層16を形成する。エピタキシャル層16におけるコア11aの上に形成された部分は、他の部分と比べて結晶欠陥が集中した欠陥集中部12aとなる。さらに、化学気相堆積(CVD)法、スパッタ法又は真空蒸着法等を用いて、厚さが0.5μm程度の酸化シリコン(SiO2)膜をエピタキシャル層16の上に形成した後、フォトリソグラフィを用いてSiO2膜をパターニングし、SiO2マスクパターン171を形成する。この際に、欠陥集中部12aが露出するようにSiO2マスクパターン171を形成する。
次に、図2(b)に示すように、反応性イオンエッチング(RIE)法を用いて、エピタキシャル層16の結晶成長面からp型層123、発光層122及びn型層121の一部を除去することにより欠陥集中部を含む領域に凹部を形成する。凹部を形成した後、SiO2マスクパターン171をエッチングにより除去する。
次に、図2(c)に示すように、少なくとも凹部及びその周囲を覆うレジストパターン172を形成する。
次に、図2(d)に示すように、レジストパターン172をマスクとしてp側電極材料141をウェハ上のほぼ全面に蒸着する。
次に、図3(a)に示すように、レジストパターンをリフトオフすることにより、p側電極14を形成する。
次に、図3(b)に示すように、凹部を露出するレジストパターンを形成した後、n型電極材料をウェハ上のほぼ全面に蒸着した後、レジストパターンをリフトオフすることによりn側電極13を形成する。なお、p側電極14とn側電極13とを形成する順序は逆にしてもよい。
次に、図4(a)及び(b)に示すようにして、ウエハ15の裏側面の研削及び研磨を行う。この研削及び研磨は、ワックス181が塗布されたセラミック円盤182に結晶成長面側を下に配置することで、ウエハ15の裏側面を上にする。そしてウエハ15の裏面側を研磨装置で、所定の厚み及び表面粗さの面に研磨する。これにより、ウェハ15のダイシングを安定して行うことが可能なる。
次に、図5(a)に示すように、研磨が終了したウエハ15を粘着シート19に貼り付けレーザスクライブによりスクライビングを行う。そして図5(b)に示すようにブレイキングにより所定のチップ形状に分離する。チップのサイズによっては研削及び研磨を省略することも可能である。チップ分離の際に発生した付着物を除去するために必要に応じて酸洗浄及び純水洗浄を行う。これにより、コア11aの上側にn側電極13が形成された半導体発光素子が実現できる。
このように、半導体層12となるエピタキシャル層16を形成するウエハ15として、コア11aが周期的に形成されているものを用いることにより、コア11aの位置に合わせて容易にn側電極13を形成する位置を決定することができる。従って、限られたウエハ15のサイズの中で、できるだけ多くの半導体発光素子10を製造することができる。
(第2の実施形態)
以下に、本発明の第2の実施形態について図面を参照して説明する。図6(a)及び(b)は第2の実施形態に係る半導体発光素子であり、(a)は平面構成を示し、(b)は(a)のVIb−VIb線における断面構成を示している。図6において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
図6に示すように、本実施形態の半導体発光素子は、コア11aが基板11のほぼ中央に形成されている。これにより、n側電極13が半導体層12の中央部に配置されることになる。これにより、p側電極14からの電流は、p側電極14全体からp型層123、発光層122及びn型層121を通過して半導体層12の中央部にあるn側電極13へと流れる。従って、本実施形態の発光素子は電流の広がりが良好となり、駆動電圧が低減する。なお、コア11aは基板の完全に中央に位置している必要はない。
本実施形態に係る半導体発光素子は、コア11aが円柱状に形成されているため、n側電極13の形状をコア11aよりも一回り大きい円形状としている。n側電極13をコア11aと同じ大きさの円形状とした場合には、n側電極13に流れる全ての電流がコア11aを通過するため、駆動電圧が上昇してしまう。本実施形態の半導体発光素子はn側電極13の形状をコア11aよりも大きな円形状としているため、p型層123からの電流がコア11aを通過することなくn側電極23に流れる。これにより、高い電流拡散性を確保できる。しかし、n側電極13を大きくし過ぎると、発光領域が減少するため、n側電極13の大きさはコア11aに対して適宜決定することが好ましい。これにより、p側電極14の面積を広げ、発光領域となる面積をより大きく確保することが可能となる。なお、n側電極13を円形状としたが、方形状又は六角形状をはじめとする多角形状等としてもよい。また、コア11aの形状も円柱状に限らない。
第1の実施形態及び第2の実施形態において、n側電極13はn型層121の上に形成されているが、リセス部において基板11を露出させ、基板11の上に直接形成してもよい。また、n側電極13とコア11aとが完全に重なるように形成した例を示したが、n側電極13とコア11aとがずれており、コア11aの一部がn側電極13に覆われていなくても問題ない。
本発明の半導体発光素子は、生産効率を低下させることなく、欠陥集中領域による半導体発光素子の電気的特性の悪化を抑えた半導体発光素子を実現でき、特に結晶欠陥密度が高い欠陥集中領域を有する基板に形成された半導体発光素子及びその製造方法等として有用である。
本発明は、半導体発光素子及びその製造方法に関し、特に結晶欠陥密度が高い欠陥集中領域を有する基板に形成された半導体発光素子及びその製造方法に関する。
半導体発光素子は、ウェハの上に形成された少なくともn型層、発光層及びp型層を有する半導体層を備えている。半導体層を形成するウェハは結晶欠陥がなく、良好な結晶性を有していることが好ましい。ウェハの結晶欠陥を低減する方法として、ウェハに結晶欠陥領域(コア)と呼ばれる領域を形成する方法が知られている。コアは、ウェハを貫通するように形成された、他の領域よりも結晶欠陥の密度が高い領域である。ウェハにコアを形成することにより、コアに結晶欠陥を集中させることができる。コアに結晶欠陥が集中することにより、コアの周辺には結晶欠陥がなく、結晶性が良好な領域が形成される。ウェハのコアを除く、結晶性が良好な領域の上に半導体発光素子の半導体層を形成すれば、特性が優れた発光素子を実現できる。
例えば、複数のコアが周期的に形成された窒化ガリウム(GaN)からなるウェハを用いて形成した窒化物化合物半導体発光素子が特許文献1に記載されている。特許文献1に記載された窒化物化合物発光素子は、複数のコアが周期的に配列され、コアの間に良好な結晶性を有する領域が形成されたウェハを用いている。ウェハの結晶性が良好な領域にリッジストライプを形成することにより、結晶性が良好な半導体層を利用した半導体発光素子を実現している。また、コアを避けて電極を形成することにより、コアに電流が流れることを防止している。これにより、コアによって生じるリーク電流の増大を防止している。
特開2003−229638号公報
しかしながら、コアを避けて電極を形成した場合には、コアの部分が全く無駄になり一枚のウェハから得られる半導体発光素子の数が低下し、生産効率が低下するという問題が生じる。
本発明は、前記従来の問題を解決し、生産効率を低下させることなく、欠陥集中領域による半導体発光素子の電気的特性の悪化を抑えた半導体発光素子を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体発光素子を、一方の電極が半導体層の上における結晶欠陥領域(コア)の上側の領域に形成されている構成とする。
具体的に、本発明に係る半導体発光素子は、他の領域よりも結晶欠陥密度が高い欠陥集中領域を有する基板と、基板の上に形成された半導体層と、欠陥集中領域の上に形成された第1の電極と、半導体層の上に形成された第2の電極とを備えていることを特徴とする。
本発明の半導体発光素子によれば、第1の電極が欠陥集中領域の上に形成されているため、第2の電極から第1の電極へ流れる電流は、第2の電極全体から半導体層を通過して第1の電極へ流れる。従って、基板内の欠陥集中領域を電流が流れないので、欠陥集中領域におけるリーク電流の発生が防止される。その結果、基板が欠陥集中領域を含んでいても、半導体発光素子の電気的特性はほとんど悪影響を受けることがない。また、欠陥集中領域が無駄になることがない。
本発明の半導体発光素子において、半導体層は、基板側から順次形成されたn型層、発光層及びp型層を含み、第1の電極はn型層の上に形成され、第2の電極は、p型層の上に形成されていてもよい。
本発明の半導体発光素子において、欠陥集中領域は、基板の周縁部に形成されていても、基板の中央部に形成されていてもよい。この場合に、基板の周縁部は、基板の角部であることが好ましい。
本発明の半導体発光装置において、基板は、欠陥集中領域が周期的に配列されたウェハから切り出されたものであることが好ましい。
本発明に係る半導体発光素子の製造方法は、複数の欠陥集中領域が周期的に配列されたウェハを準備する工程と、ウェハの上に半導体層を形成する工程と、欠陥集中領域の上に第1の電極を形成する工程と、半導体層の上に第2の電極を形成する工程とを備えていることを特徴とする。
本発明の半導体発光素子の製造方法は、複数の欠陥集中領域が周期的に配列されたウェハを用いるため、第1の電極の位置合わせが容易である。従って、生産効率が向上する。また、一枚のウェハから得られる半導体発光素子の数を向上させることができる。
本発明に係る半導体発光素子は、生産効率を低下させることなく、欠陥集中領域による半導体発光素子の電気的特性の悪化を抑えた半導体発光素子を実現できる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照して説明する。図1(a)及び(b)は第1の実施形態に係る半導体発光素子であり、(a)は平面構成を示し、(b)は(a)のIb−Ib線における断面構成を示している。
図1に示すように第1の実施形態の半導体発光素子は、他の領域と比べて結晶欠陥が集中した欠陥集中領域(コア)11aを有する基板11の上に形成されている。本実施形態において、基板11は窒化ガリウム(GaN)等の窒化物系半導体からなる単結晶基板であり、1辺の長さが1000μmで、厚さが300μmの直方体状である。コア11aは基板11を厚さ方向に貫通しており、本実施形態においては基板の角部に形成されている。
基板11の上には、半導体層12が形成されている。半導体層12は、基板11側から順次積層されたn型層121、発光層122及びp型層123を有している。
n型層121は、厚さが0.5μm〜10μmのGaN又は窒化アルミニウムガリウム(AlGaN)等からなり、n型の導電性を有している。なお、n型層121と基板11との間にGaN又は窒化インジウムガリウム(InGaN)等からなるバッファ層を設けてもよい。
発光層122は、厚さが0.001μm〜0.005μmのInGaN等からなる井戸層と、厚さが0.005μm〜0.02μmのGaN等からなる障壁層とが交互に積層された多重量子井戸構造を有している。なお、発光層122とn型層121の間又はn型層121の層内にインジウム(In)を含むn型半導体層を挿入してもよい。
p型層123は、厚さが0.05μm〜1μmのAlGaN又はGaN等からなり、p型の導電性を有している。
半導体層12のコア11aの上に形成された部分は、他の部分よりも結晶欠陥が集中した欠陥集中部12aとなっている。本実施形態の半導体発光素子は、欠陥集中部12aを含む領域において、p型層123、発光層122及びn型層121の一部が除去され、n型層121を露出するリセス部が形成されている。
n型層121における露出部分の上にはn側電極(第1の電極)13が形成され、メサ部であるp型層123の上にはp側電極(第2の電極)14が形成されている。従って、n側電極13は、半導体層12における半導体基板11のコア11aの上側の領域に形成されている。一方、p側電極14は、半導体層12におけるコア11aの上側以外の領域に形成されている。
本実施形態のn側電極13は、n型層121側から順次形成された、nコンタクト電極とnボンディング電極とを有している。nコンタクト電極は、白金(Pt)、ニッケル(Ni)、コバルト(Co)、アルミニウム(Al)若しくはチタン(Ti)等の単層膜又はこれらからなる多層膜を用いればよい。nボンディング電極は、金(Au)又はAl等を用いればよい。特にボンディング性の観点から最外層をAuとすることが好ましい。本実施形態においてはnコンタクト電極にTi、nボンディング電極にAuを用いた。なお、nコンタクト電極とnボンディング電極の間に白金(Pt)等のバリア層を挿入してもよい。
本実施形態のp側電極14は、p型層123側から順次形成された、pコンタクト電極と、反射電極と、pボンディング電極とを有している。pコンタクト電極は、膜厚0.001μm程度のPtとすることにより、コンタクト抵抗を抑えつつ、高透過率を維持することが可能となる。反射電極は、発光層122からの光を基板11側へ反射するために高反射率のロジウム(Rh)若しくは銀(Ag)又はAg合金等により形成することが好ましい。また、反射電極の膜厚は光を反射させるために、0.01μm〜0.5μmとすることが好ましい。pボンディング電極は、Au又はAl等を用いればよい。pコンタクト電極及び反射電極との密着性の点から、Au又はAl等とTi、クロム(Cr)、モリブデン(Mo)若しくはタングステン(W)等の単層膜又はこれらからなる多層膜とを積層してもよい。なお、最外層はボンディング性の観点からAuとすることが好ましい。本実施形態においては、pボンディング電極はTiとAuとの積層構造とした。以上のような構成とすることにより、発光層において発生した光をp側電極により反射して、基板11側から取り出すことができる。
p側電極14は、透明電極構造としてもよい。この場合には、発光層において発生した光をp側電極14側から取り出すことができる。この場合、p型層123のほぼ全面にpコンタクト電極となるインジウムスズ酸化物(ITO)等の透明膜を形成し、この上に部分的にpボンディング電極(パッド電極)を形成する。pボンディング電極は1層目にTi又はRhを用い、2層目にAuを用いればよい。
本実施形態に係る半導体発光素子は、p側電極14からn側電極13へ流れる電流が、基板11内のコア11aを流れることなくp側電極14全体からp型層123、発光層122及びn型層121を通過してn側電極13へ流れる。従って、コア11aにおけるリーク電流の発生を防止することができるので、基板11がコア11aを含んでいても、電気的特性に悪影響を与えることなく機能する。
また、本実施形態に係る半導体発光素子は、基板11の周縁部にコア11aが位置するように形成している。このため、n側電極13が半導体層12の周縁部に配置される。従って、n側電極13を形成する領域を形成するために除去しなければならない発光層122の面積は僅かである。その結果、発光面積を広く確保することが可能となり、高輝度化を図ることができる。特に本実施形態の半導体発光素子はn側電極13が半導体層12の角部に形成されているため、基板11の平面形状を方形状にすれば、広い発光面積を確保し、高輝度化を図ることができる。
以下に、第1の実施形態に係る半導体発光素子の製造方法について図面を参照して説明する。図2〜5は本実施形態の半導体発光素子の製造方法を工程順に示している。
まず、図2(a)に示すように、GaNからなるウェハ15を準備する。ウェハ15は、周期的に形成された複数のコア11aを有している。続いて、ウェハ15の上にn型層121、発光層122及びp型層123を順次エピタキシャル成長し、半導体層12となるエピタキシャル層16を形成する。エピタキシャル層16におけるコア11aの上に形成された部分は、他の部分と比べて結晶欠陥が集中した欠陥集中部12aとなる。さらに、化学気相堆積(CVD)法、スパッタ法又は真空蒸着法等を用いて、厚さが0.5μm程度の酸化シリコン(SiO2)膜をエピタキシャル層16の上に形成した後、フォトリソグラフィを用いてSiO2膜をパターニングし、SiO2マスクパターン171を形成する。この際に、欠陥集中部12aが露出するようにSiO2マスクパターン171を形成する。
次に、図2(b)に示すように、反応性イオンエッチング(RIE)法を用いて、エピタキシャル層16の結晶成長面からp型層123、発光層122及びn型層121の一部を除去することにより欠陥集中部を含む領域に凹部を形成する。凹部を形成した後、SiO2マスクパターン171をエッチングにより除去する。
次に、図2(c)に示すように、少なくとも凹部及びその周囲を覆うレジストパターン172を形成する。
次に、図2(d)に示すように、レジストパターン172をマスクとしてp側電極材料141をウェハ上のほぼ全面に蒸着する。
次に、図3(a)に示すように、レジストパターンをリフトオフすることにより、p側電極14を形成する。
次に、図3(b)に示すように、凹部を露出するレジストパターンを形成した後、n型電極材料をウェハ上のほぼ全面に蒸着した後、レジストパターンをリフトオフすることによりn側電極13を形成する。なお、p側電極14とn側電極13とを形成する順序は逆にしてもよい。
次に、図4(a)及び(b)に示すようにして、ウェハ15の裏側面の研削及び研磨を行う。この研削及び研磨は、ワックス181が塗布されたセラミック円盤182に結晶成長面側を下に配置することで、ウェハ15の裏側面を上にする。そしてウェハ15の裏面側を研磨装置で、所定の厚み及び表面粗さの面に研磨する。これにより、ウェハ15のダイシングを安定して行うことが可能なる。
次に、図5(a)に示すように、研磨が終了したウェハ15を粘着シート19に貼り付けレーザスクライブによりスクライビングを行う。そして図5(b)に示すようにブレイキングにより所定のチップ形状に分離する。チップのサイズによっては研削及び研磨を省略することも可能である。チップ分離の際に発生した付着物を除去するために必要に応じて酸洗浄及び純水洗浄を行う。これにより、コア11aの上側にn側電極13が形成された半導体発光素子が実現できる。
このように、半導体層12となるエピタキシャル層16を形成するウェハ15として、コア11aが周期的に形成されているものを用いることにより、コア11aの位置に合わせて容易にn側電極13を形成する位置を決定することができる。従って、限られたウェハ15のサイズの中で、できるだけ多くの半導体発光素子10を製造することができる。
(第2の実施形態)
以下に、本発明の第2の実施形態について図面を参照して説明する。図6(a)及び(b)は第2の実施形態に係る半導体発光素子であり、(a)は平面構成を示し、(b)は(a)のVIb−VIb線における断面構成を示している。図6において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
図6に示すように、本実施形態の半導体発光素子は、コア11aが基板11のほぼ中央に形成されている。これにより、n側電極13が半導体層12の中央部に配置されることになる。これにより、p側電極14からの電流は、p側電極14全体からp型層123、発光層122及びn型層121を通過して半導体層12の中央部にあるn側電極13へと流れる。従って、本実施形態の発光素子は電流の広がりが良好となり、駆動電圧が低減する。なお、コア11aは基板の完全に中央に位置している必要はない。
本実施形態に係る半導体発光素子は、コア11aが円柱状に形成されているため、n側電極13の形状をコア11aよりも一回り大きい円形状としている。n側電極13をコア11aと同じ大きさの円形状とした場合には、n側電極13に流れる全ての電流がコア11aを通過するため、駆動電圧が上昇してしまう。本実施形態の半導体発光素子はn側電極13の形状をコア11aよりも大きな円形状としているため、p型層123からの電流がコア11aを通過することなくn側電極23に流れる。これにより、高い電流拡散性を確保できる。しかし、n側電極13を大きくし過ぎると、発光領域が減少するため、n側電極13の大きさはコア11aに対して適宜決定することが好ましい。これにより、p側電極14の面積を広げ、発光領域となる面積をより大きく確保することが可能となる。なお、n側電極13を円形状としたが、方形状又は六角形状をはじめとする多角形状等としてもよい。また、コア11aの形状も円柱状に限らない。
第1の実施形態及び第2の実施形態において、n側電極13はn型層121の上に形成されているが、リセス部において基板11を露出させ、基板11の上に直接形成してもよい。また、n側電極13とコア11aとが完全に重なるように形成した例を示したが、n側電極13とコア11aとがずれており、コア11aの一部がn側電極13に覆われていなくても問題ない。
本発明の半導体発光素子は、生産効率を低下させることなく、欠陥集中領域による半導体発光素子の電気的特性の悪化を抑えた半導体発光素子を実現でき、特に結晶欠陥密度が高い欠陥集中領域を有する基板に形成された半導体発光素子及びその製造方法等として有用である。
図1(a)及び(b)は本発明の第1の実施形態に係る半導体発光素子を示し、(a)は平面図であり、(b)はIb−Ib線における断面図である。 図2は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図3は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図4は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図5は本発明の第1の実施形態に係る半導体発光素子の製造方法を工程順に示す断面図である。 図6(a)及び(b)は本発明の第2の実施形態に係る半導体発光素子を示し、(a)は平面図であり、(b)は(a)のVIb−VIb線における断面図である。
符号の説明
10 半導体発光素子
11 基板
11a コア
12 半導体層
12a 欠陥集中部
13 n側電極
14 p側電極
15 ウェハ
16 エピタキシャル層
19 粘着シート
23 n側電極
121 n型層
122 発光層
123 p型層
141 p側電極材料
171 マスクパターン
172 レジストパターン
181 ワックス
182 セラミック円盤

Claims (7)

  1. 他の領域よりも結晶欠陥密度が高い欠陥集中領域を有する基板と、
    前記基板の上に形成された半導体層と、
    前記欠陥集中領域の上に形成された第1の電極と、
    前記半導体層の上に形成された第2の電極とを備えていることを特徴とする半導体発光素子。
  2. 前記半導体層は、前記基板側から順次形成されたn型層、発光層及びp型層を含み、
    前記第1の電極は前記n型層の上に形成され、
    前記第2の電極は、前記p型層の上に形成されていることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記欠陥集中領域は、前記基板の周縁部に形成されていることを特徴とする請求項1に記載の半導体発光素子。
  4. 前記基板の周縁部は、前記基板の角部であることを特徴とする請求項3に記載の半導体発光素子。
  5. 前記欠陥集中領域は、前記基板の中央部に形成されていることを特徴とする請求項1に記載の半導体発光装置。
  6. 前記基板は、前記欠陥集中領域が周期的に配列されたウェハから切り出されたものであることを特徴とする請求項1から5のいずれか1項に記載の半導体発光装置。
  7. 複数の欠陥集中領域が周期的に配列されたウェハを準備する工程と、
    前記ウェハの上に半導体層を形成する工程と、
    前記欠陥集中領域の上に第1の電極を形成する工程と、
    前記半導体層の上に第2の電極を形成する工程とを備えていることを特徴とする半導体発光素子の製造方法。
JP2008523639A 2006-07-05 2007-06-19 半導体発光素子及び製造方法 Pending JPWO2008004437A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006185219 2006-07-05
JP2006185219 2006-07-05
PCT/JP2007/062295 WO2008004437A1 (fr) 2006-07-05 2007-06-19 Élément semi-conducteur émettant de la lumière et procédé de fabrication de celui-ci

Publications (1)

Publication Number Publication Date
JPWO2008004437A1 true JPWO2008004437A1 (ja) 2009-12-03

Family

ID=38894408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008523639A Pending JPWO2008004437A1 (ja) 2006-07-05 2007-06-19 半導体発光素子及び製造方法

Country Status (6)

Country Link
US (1) US8178889B2 (ja)
EP (1) EP2037507A4 (ja)
JP (1) JPWO2008004437A1 (ja)
KR (1) KR20090027220A (ja)
CN (1) CN101473457B (ja)
WO (1) WO2008004437A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139376A1 (ja) 2008-05-14 2009-11-19 昭和電工株式会社 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP2011014890A (ja) 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
WO2011010436A1 (ja) * 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
JP4836218B1 (ja) * 2010-07-30 2011-12-14 Dowaエレクトロニクス株式会社 半導体素子と半導体素子の製造方法
JP2012142513A (ja) * 2011-01-06 2012-07-26 Nichia Chem Ind Ltd 半導体発光素子の製造方法
CN102214746B (zh) * 2011-06-13 2012-10-03 江西联创光电科技股份有限公司 一种氮化镓基功率型led芯片制作方法
CN103378233B (zh) * 2012-04-16 2016-02-10 展晶科技(深圳)有限公司 发光二极管晶粒及使用该晶粒的发光二极管封装结构
US9530703B2 (en) * 2012-12-20 2016-12-27 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP5814968B2 (ja) * 2013-03-22 2015-11-17 株式会社東芝 窒化物半導体発光装置
JP2016149380A (ja) * 2013-06-14 2016-08-18 パナソニックIpマネジメント株式会社 発光素子
JP6584799B2 (ja) * 2015-03-16 2019-10-02 アルパッド株式会社 半導体発光素子
JP7105612B2 (ja) 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209496A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子
JPH11233893A (ja) * 1998-02-18 1999-08-27 Sharp Corp 半導体発光素子及びその製造方法
JP2003008080A (ja) * 2001-06-27 2003-01-10 Sanyo Electric Co Ltd 発光又は受光装置
JP2005183910A (ja) * 2003-12-18 2005-07-07 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2006156509A (ja) * 2004-11-26 2006-06-15 Sony Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3623713B2 (ja) * 2000-03-24 2005-02-23 日本電気株式会社 窒化物半導体発光素子
JP2002033512A (ja) 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP3562478B2 (ja) * 2001-03-16 2004-09-08 日亜化学工業株式会社 窒化物半導体の成長方法及びそれを用いた素子
JP4388720B2 (ja) 2001-10-12 2009-12-24 住友電気工業株式会社 半導体発光素子の製造方法
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP3926271B2 (ja) * 2002-01-10 2007-06-06 シャープ株式会社 Iii族窒化物半導体レーザ素子及びその製造方法
JP2003229638A (ja) 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体発光素子
JP4178807B2 (ja) 2002-02-19 2008-11-12 ソニー株式会社 半導体発光素子およびその製造方法
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 GaN系半導体素子の作製方法
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP4056481B2 (ja) 2003-02-07 2008-03-05 三洋電機株式会社 半導体素子およびその製造方法
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP2006024713A (ja) 2004-07-07 2006-01-26 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209496A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子
JPH11233893A (ja) * 1998-02-18 1999-08-27 Sharp Corp 半導体発光素子及びその製造方法
JP2003008080A (ja) * 2001-06-27 2003-01-10 Sanyo Electric Co Ltd 発光又は受光装置
JP2005183910A (ja) * 2003-12-18 2005-07-07 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2006156509A (ja) * 2004-11-26 2006-06-15 Sony Corp 半導体装置

Also Published As

Publication number Publication date
US8178889B2 (en) 2012-05-15
EP2037507A1 (en) 2009-03-18
US20090127568A1 (en) 2009-05-21
CN101473457A (zh) 2009-07-01
EP2037507A4 (en) 2015-11-25
CN101473457B (zh) 2012-06-27
KR20090027220A (ko) 2009-03-16
WO2008004437A1 (fr) 2008-01-10

Similar Documents

Publication Publication Date Title
JPWO2008004437A1 (ja) 半導体発光素子及び製造方法
US6960485B2 (en) Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
JP5030398B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP4956902B2 (ja) GaN系発光ダイオードおよびそれを用いた発光装置
US9343617B2 (en) Method of manufacturing light emitting element
JP4678211B2 (ja) 発光装置
JP4967243B2 (ja) GaN系発光ダイオードおよび発光装置
JP5589812B2 (ja) 半導体発光素子
JP2008053685A (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP2007103690A (ja) 半導体発光装置及びその製造方法
JP2007103689A (ja) 半導体発光装置
JP2009295611A (ja) 半導体発光素子及びその製造方法
WO2019111913A1 (ja) 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
JP2009117744A (ja) ZnO系半導体素子の製造方法
WO2018038105A1 (ja) Iii族窒化物半導体発光素子
JP5729328B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2009054688A (ja) 発光素子
JP6040769B2 (ja) 発光素子及びその製造方法
JP2011071444A (ja) 発光素子
KR20070008759A (ko) 수직구조 발광 다이오드의 제조 방법
KR100675202B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP6119906B2 (ja) 発光素子
JP2009094108A (ja) GaN系LED素子の製造方法
JP2007073590A (ja) 発光素子
JP2006269807A (ja) 半導体発光ダイオード

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130122