JPWO2007080944A1 - 多孔質膜の成膜方法およびコンピュータ可読記録媒体 - Google Patents

多孔質膜の成膜方法およびコンピュータ可読記録媒体 Download PDF

Info

Publication number
JPWO2007080944A1
JPWO2007080944A1 JP2007553937A JP2007553937A JPWO2007080944A1 JP WO2007080944 A1 JPWO2007080944 A1 JP WO2007080944A1 JP 2007553937 A JP2007553937 A JP 2007553937A JP 2007553937 A JP2007553937 A JP 2007553937A JP WO2007080944 A1 JPWO2007080944 A1 JP WO2007080944A1
Authority
JP
Japan
Prior art keywords
film
gas
substrate
plasma
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007553937A
Other languages
English (en)
Inventor
大島　康弘
康弘 大島
井出　真司
真司 井出
勇作 柏木
勇作 柏木
光太郎 宮谷
光太郎 宮谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2007080944A1 publication Critical patent/JPWO2007080944A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

有機シリコン化合物原料を使ったプラズマＣＶＤ法により形成されたＳｉＯＣＨ膜の表面を酸素プラズマ処理して表面緻密化層を形成し、さらに水素プラズマ処理により、表面緻密化層の下のＳｉＯＣＨ膜から、ＣＨｘ基やＯＨ基を、前記表面緻密化層を介して、制御されたレートで放出させ、安定に多孔質低誘電率膜を形成する。

Description

本発明は一般に誘電体膜の形成方法に係り、特にＳｉＯＣＨ膜の形成方法に関する。
最近の微細化された半導体装置では、基板上に形成された莫大な数の半導体素子を電気的に接続するのに、いわゆる多層配線構造が使われる。多層配線構造では、配線パターンを埋設した層間絶縁膜を多数積層し、一の層の配線パターンは、隣接する層の配線パターンと、あるいは基板中の拡散領域と、前記層間絶縁膜中に形成したコンタクトホールを介して相互接続される。
かかる微細化された半導体装置では、層間絶縁膜中において複雑な配線パターンが近接して形成されるため、層間絶縁膜中の寄生容量による電気信号の配線遅延（ＲＣ遅延）が深刻な問題になる。つまり、高速化・低消費電力化の配線技術として、配線抵抗Ｒと配線容量Ｃの積を小さくすることが重要になってきている。
このため、特に最近のいわゆるサブミクロン、あるいはサブクォータミクロンと呼ばれる超微細化半導体装置では、多層配線構造を構成する層間絶縁膜として、比誘電率が４程度の従来のシリコン酸化膜（ＳｉＯ2膜）の代わりに、比誘電率が３〜３．５程度のＦ添加シリコン酸化膜（ＳｉＯＦ膜）が用いられている。
しかし、ＳｉＯＦ膜では比誘電率の低減にも限界があり、このようなＳｉＯ2ベースの絶縁膜では、設計ルール０．１μm以降の世代の半導体装置で要求される、３．０未満の比誘電率を達成するのは困難であった。
一方、比誘電率がより低い、いわゆる低誘電率（low-K）絶縁膜には様々な材料があるが、多層配線構造に使われる層間絶縁膜には、比誘電率が低いだけでなく、高い機械的強度と熱処理に対する安定性を備えた材料を使う必要がある。
ＳｉＯＣＨ膜は、十分な機械的強度を有し、かつ２．５以下の比誘電率を実現できる点、さらに半導体装置の製造プロセスに好都合なＣＶＤ法により形成できる点で、次世代の超高速半導体装置に使われる低誘電率層間絶縁膜としてとして有望である。
従来、ＳｉＯＣＨ膜は、平行平板型プラズマ処理装置により形成できることが報告されている。しかし、通常のＣＶＤプロセスで形成されたＳｉＯＣＨ膜は３〜４の間の比誘電率を有し、有機ＳＯＧやＳｉＬＫ（登録商標）などの塗布型絶縁膜が達成している２．２近辺の比誘電率には到達していない。
ＳｉＯＣＨ膜において、このような塗布型絶縁膜に匹敵する比誘電率を実現しようとする手段の一つとして、膜を多孔質膜とすることが考えられる。例えば特許文献９は、ＣＶＤ法により堆積されたＳｉＯＣＨ膜をマイクロ波プラズマ励起した水素ラジカルに曝露し、基板上に堆積されたＳｉＯＣＨ膜からＣＨｘ基やＯＨ基を膜外に排出し、多孔質膜を得る技術を記載している。
しかし、このように基板上に形成されたＳｉＯＣＨ膜に水素プラズマ処理を施して改質する手法では、改質プロセスに微妙な制御が必要となり、量産工程において安定して改質処理を実行するのが困難であった。
すなわち上記従来技術においては、プラズマ励起された水素ラジカルが膜中のＳｉ−ＣＨｘ結合あるいはＳｉ−ＯＨ結合を切断し、切断されたＣＨｘ基およびＯＨ基がメタン（ＣＨ4）分子の形で膜外に放出されるが、改質処理が最適な条件で行われた場合、このようにして形成されたメタン分子がＳｉＯＣＨ膜を膨張させるように作用し、その結果、膜中に空間、すなわち空孔が形成され、ＳｉＯＣＨ膜の比誘電率が低下する。
しかし、この従来の改質プロセスでは、改質プロセス条件が狭い最適範囲を外れると、ＳｉＯＣＨ膜は膨張するかわりに収縮してしまい、収縮に伴う密度の増大により、膜の比誘電率は、かえって増大してしまう。
ＷＯ２００５／０４５９１６号公報 特開２００５−０９３７２１号公報 特開２００４−１５８７９３号公報 特開２００４−１５８７９４号公報 特開２００５−０１７０８５号公報 特開２００５−０９３７２１号公報 特開２００５−１７５０８５号公報 特開２００５−０２６４６８号公報 ＷＯ２００３／０１９６４５号公報 特表２００３−５０３８４９号公報 特表２００２−５３８６０４号公報 特開２００４−２００６２６号公報 特開平８−２３６５２０号公報 ＷＯ２００１／０９７２９６号公報 特開２００４−１５８７９３号公報 ＷＯ２００１／０９７２６９号公報 特開２００４−２００６２６号公報 特表２００３−５０３８４９号公報 特表２００２−５３８６０４号公報 特開２００２−１１０６３６号公報 特開平７−１０６２９９号公報 特開平６−８４８８８号公報 特許公報第２５０６５３９号 A. Grill and D. A. Neumayer, J. Appl. Phys. vol.94, No.10, Nov.15, 2003
一の側面によれば本発明は、基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成する工程と、前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形成する工程と、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程と、を含むことを特徴とする多孔質膜の成膜方法を提供する。
他の側面によれば本発明は、汎用コンピュータにより基板処理システムを制御させ、前記基板処理システムに、シリコン基板上への多孔質膜の成膜処理を実行させるプログラムを記録したコンピュータ可読記録媒体であって、前記基板処理システムは、第1の基板処理装置と第２の基板処理装置とを結合してなり、前記多孔質膜の成膜処理は、被処理基板を前記第１の基板処理装置に導入する工程と、前記第1の基板処理装置中において、前記基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成する工程と、前記第1の基板処理装置において、前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形成する工程と、前記緻密化処理を行った前記被処理基板を、前記第２の基板処理装置に導入する工程と、前記第２の基板処理装置において、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基を除去することにより前記誘電体膜本体中に空孔を形成する工程と、を含むことを特徴とするコンピュータ可読記録媒体を提供する。
本発明によれば、多孔質膜の成膜を、基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成し、前記誘電体膜表面に、前記有機官能基および水酸基を除去する緻密化処理を行い、前記誘電体膜表面に、前記誘電体膜本体よりも密度の高い表面緻密化層を形成し、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程により実行することにより、前記空孔形成工程において、前記誘電体膜中に含まれる、一般にＣＨｘと略記されるＣＨ3，Ｃ2Ｈ5，・・・などの有機官能基や水酸基（ＯＨ）が制御されたレートで膜外に排出され、前記空孔形成の際の誘電体膜の収縮を効果的に抑制することが可能となる。その結果、誘電体膜の密度増加が抑制され、低い誘電率の多孔質膜を得ることが可能になる。
またこのように成膜工程の後に、成膜原料ガスのみを遮断し、プラズマガスおよび酸化ガスの供給およびプラズマパワーの供給を係属することにより、成膜工程終了時に生じるパーティクル発生が効果的に抑制され、成膜の歩留まりが大きく向上する。
本発明で使われる成膜処理装置の構成を示す図である。 （Ａ）〜（Ｃ）は、本発明の第１の実施形態による成膜方法を示す図である。 本発明において多孔質膜形成に使われる基板処理装置の構成を示す図である。 本発明において多孔質膜形成に使われる基板処理装置の構成を示す別の図である。 本発明の前記第１実施形態の効果を説明する図である。 図２（Ａ）〜（Ｃ）の工程のプロセス条件と、得られた多孔質膜のｋ値を示す表である。 本発明の第１実施形態により得られたＳｉＯＣＨ膜のＦＴＩＲスペクトルを示す図である。 本発明の第１実施形態で使われるクラスタ型基板処理装置の構成を示す図である。 図７のクラスタ型基板処理装置を使って行われる本発明第１実施形態による成膜方法を示すフローチャートである。 （Ａ）〜（Ｄ）は、本発明の第２の実施形態による成膜方法を示す図である。 本発明の第２の実施形態によるリーク電流の変化を示す図である。 本発明の第２の実施形態によるｋ値の変化を示す図である。 本発明の第２の実施形態によるリーク電流の変化を示す図である。 本発明の第２の実施形態によるｋ値の変化を示す図である。 第２の実施形態における実験条件を示す表である。 第２の実施形態における実験条件を示す別の表である。 本発明の前記第２実施形態により得られたＳｉＯＣＨ膜のＸＰＳスペクトルを示す図である。 本発明の前記第２実施形態により得られたＳｉＯＣＨ膜のＳＩＭＳプロファイルを示す図である。 図１６の一部を拡大して示す図である。 本発明の第３の実施形態を示す図である。 本発明の前記第３実施形態で使われるクラスタ型基板処理装置の構成を示す図である。 本発明の第４の実施形態における実験条件を示す表である。 （Ａ）〜（Ｃ）は、本発明の第４の実施形態を説明する図である。 （Ａ）〜（Ｃ）は、本発明の第４の実施形態を説明する別の図である。 （Ａ），（Ｂ）は、本発明の第４の実施形態を説明するさらに別の図である。
［第１の実施形態］
図１は、本発明で誘電体膜の成膜処理に使われる平行平板型基板処理装置１１の構成を示す。
図１を参照するに、基板処理装置１１は陽極酸化処理されたアルミニウムなどの導電性材料よりなり排気口１３を介してターボ分子ポンプなどの排気装置１４により排気される処理容器１２を含み、前記処理容器１２内部には、被処理基板Ｗを保持するサセプタ１７が、略円柱状のサセプタ支持台１６に支持されて設けられている。前記サセプタ１７は、平行平板型基板処理装置１１の下部電極としても機能し、サセプタ支持台１６とサセプタ１７との間には、セラミックなどの絶縁体１８が設けられている。また前記処理容器１２は接地されている。
前記サセプタ支持台１６内部には冷媒流路１９が設けられ、前記冷媒流路１９中に冷媒を循環させることにより、前記サセプタ１７およびその上の被処理基板Ｗが、基板処理プロセスの際に、所望の基板温度に制御される。
また前記処理容器１２の側壁にはゲートバルブ１５が設けられ、前記ゲートバルブ１５を開放した状態で、前記処理容器１２に対し、被処理基板Ｗが搬入され、また搬出される。
前記排気装置はさらに除害装置３６に接続され、前記除外装置３６は、排気装置１４により排出された処理容器１２からの排出ガスを無害化する。例えば前記除害装置３６は、所定の触媒により雰囲気ガスを燃焼あるいは熱分解して、無害な物質に変換する装置であってもよい。
前記サセプタ支持台１６には、半導体被処理基板Ｗの受け渡しをするためのリフトピン２０が、昇降機構（図示せず）により昇降自在に設けられている。また前記サセプタ１７は、その上面中央部に凹円板状部分が形成され、前記凹円板状部分上に被処理基板Ｗに対応した形状の静電チャック（図示せず）が設けられる。前記サセプタ１７上に載置された被処理基板Ｗは、直流電圧が印加されることにより前記静電チャックに静電吸着される。
さらに前記サセプタ１７の上方には、前記サセプタ１７に略平行に、前記サセプタ１７上の被処理基板Ｗに対向するようにシャワーヘッド２３が設けられる。
前記シャワーヘッド２３の前記サセプタ１７に対向する面には、多数のガス供給孔２４を有し、アルミニウム等からなる電極板２５が設けられ、前記シャワーヘッド２３は、電極支持体２６により、前記処理容器１２の天井部分に支持されている。前記シャワーヘッド２３の内部には、別の冷媒流路２７が形成され、前記冷媒流路２７に冷媒を循環させることにより、前記シャワーヘッド２３を、基板処理プロセスの際に、所望の温度に維持される。
さらに、前記シャワーヘッド２３にはガス導入管２８が接続され、一方前記ガス導入管２８は、トリメチルシラン（(ＣＨ3)3ＳｉＨ）原料を保持した原料容器２９と、酸素ガスを保持した酸化剤ガス源３０と、アルゴン（Ａｒ）ガスを保持したＡｒガス源３１に、図示しないそれぞれのマスフローコントローラおよびバルブ等を介して接続されている。
前記ガス源２９〜３１からの原料ガス及び処理ガスは、ガス導入管２８を介してシャワーヘッド２３の内部に形成された中空部（図示せず）において混合され、前記シャワーヘッド２３のガス供給孔２４から、前記被処理基板Ｗの表面近傍のプロセス空間に供給される。
前記シャワーヘッド２３には、さらに第２の高周波電源３２が、第２の整合器３３を介して接続されており、前記高周波電源３２は、周波数が１３〜１５０ＭＨｚの範囲の高周波パワーを前記シャワーヘッド２３に供給する。このように高い周波数の高周波パワーを供給されることにより、前記シャワーヘッド２３は上部電極として機能し、前記処理容器１２内に、プラズマが形成される。
さらに図１の基板処理装置１１は、被処理基板Ｗへの成膜処理を含む、処理装置１１全体の動作を制御する制御部３４を有する。前記制御部３４は、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ等を備えるマイコン制御装置よりなり、装置各部を所定の処理シーケンスに従って制御するためのプログラムをメモリに記憶し、このプログラムにしたがって、装置各部を制御する。
図２（Ａ）〜（Ｃ）は、本発明の第１の実施形態による成膜方法の概要を示す。
図２（Ａ）を参照するに、シリコン基板４１が図１の基板処理装置１１中に導入され、１００〜１０００Ｐａの圧力下、室温〜２００℃の基板温度において、Ａｒガスを１００〜１０００ＳＣＣＭ，酸素ガスを５０〜２００ＳＣＣＭ，トリメチルシラン（３ＭＳ）などの有機シリコン化合物ガスを５０〜２００ＳＣＣＭの流量で前記処理容器１２中に供給し、さらに前記シャワーヘッド２３に前記高周波源３２より周波数が１３〜１５０ＭＨｚの高周波を、１００〜７５０Ｗのパワーで供給することにより、前記シリコン基板４１の表面に、Ｓｉと酸素を主な構成元素とし、これに炭素および水素を含んだ、いわゆるＳｉＯＣＨ膜４２を、５００〜２０００ｎｍ／分の成膜速度で２００〜４００ｎｍの膜厚を、形成する。
例えば前記ＳｉＯＣＨ膜の成膜を、３００Ｐａの圧力下、４５℃の基板温度において、前記処理容器１２中にＡｒガスを６００ＳＣＣＭ，酸素ガスを１００ＳＣＣＭ，トリメチルシランガスを１００ＳＣＣＭの流量で供給し、前記シャワーヘッド２３に周波数が１３．５６ＭＨｚの高周波を５００Ｗのパワーで供給し、前記ＳｉＯＣＨ膜４２を約４００ｎｍの膜厚に、１５００ｎｍ／分の成膜速度で形成することができる。ただし前記基板処理装置１１において、前記シャワーヘッド２３とサセプタ１７の間隔は２５ｍｍに設定している。
このようにして形成されたＳｉＯＣＨ膜は比較的高い、約３〜４程度の比誘電率を有している。
次に本実施例においては図２（Ｂ）の工程において、前記図２（Ａ）の構造に対し、同じ平行平板型基板処理装置１１中、前記トリメチルシランガスの供給を遮断し、一方前記Ａｒガスおよび酸素ガスおよび高周波パワーの供給を継続し、室温から２００℃までの基板温度、好ましくは前記ＳｉＯＣＨ膜４２の成膜時と同じ基板温度において前記ＳｉＯＣＨ膜４２の表面をプラズマ処理し、その表面に、前記表面のＣＨ3やＣ2Ｈ5などのＣＨｘ基やＯＨ基を酸素により置換することにより、表面から１０〜１５ｎｍの厚さで、酸素濃度が高く、ＳｉＯ2に近い組成の緻密化層４３が形成される。
前記図２（Ｂ）の工程は、例えば１０〜６０秒間行われる。その後、本実施例においてはさらに図２（Ｃ）の工程において、図２（Ｂ）の緻密化層を形成された基板を、図３，４に示すマイクロ波プラズマ処理装置に導入し、プラズマ励起された水素ラジカルにより、前記緻密化層４３の下のＳｉＯＣＨ膜を改質し、ＳｉＯＣＨ組成の多孔質膜４２Ａを形成する。
図３を参照するに、プラズマ処理装置５０はプロセス空間５１Ａを形成された処理容器５１を含み、前記処理容器５１中、前記プロセス空間５１Ａ内には、被処理基板Ｗを保持する基板保持台５２が設けられている。前記処理容器５１は排気ポート５１Ｃにおいて、前記基板保持台５２を囲むように形成された空間５１Ｂを介して、ＡＰＣ５１Ｄおよび排気装置１１Ｅにより排気される。
前記基板保持台５２はヒータ５２Ａを設けられ、前記ヒータ５２Ａは電源５２Ｃにより、駆動ライン５２Ｂを介して駆動される。
さらに前記処理容器５１には基板搬入／搬出口５１ｇおよびこれに協働するゲートバルブ５１Ｇが設けられており、前記基板搬入／搬出口５１ｇを介して被処理基板Ｗが処理容器１１中に搬入され、また搬出される。
前記処理容器５１上には、前記被処理基板Ｗに対応して開口部が形成されており、前記開口部は石英ガラス等の誘電体よりなる天板５３により塞がれている。また前記天板５３の下方には、ガス入口およびこれに連通する多数のガス導入口を設けられたガスリング５４が、前記被処理基板Ｗに対向するように設けられている。
ここで前記天板５３はマイクロ波窓として機能し、前記天板５３の上部には、ラジアルラインスロットアンテナよりなる平面アンテナ５５が設けられている。
図示の例ではラジアルラインスロットアンテナが前記マイクロ波アンテナ５５として使われており、従って前記アンテナ５５は、天板５３上に平面アンテナ板５５Ｂを配置され、平面アンテナ５５Ｂを覆うように石英等の誘電体よりなる遅波板５５Ａを配置する。遅波板５５Ａを覆うように導電性のカバー５５Ｄで構成する。カバー５５Ｄには冷却ジャケットが形成され、天板５３、平面アンテナ板５５Ｂ、遅波板５５Ａを冷却して熱的破損を防止し、安定なプラズマを生成させる。
平面アンテナ板５５Ｂは図４で説明する多数のスロット５５ａ，５５ｂを形成されており、さらにアンテナ５５の中央部には、外部導体５６Ａと内部導体５６Ｂで構成する同軸導波管５６が接続され、内部導体５６Ｂが前記遅波板５５Ａを貫通し平面アンテナ５５Ｂの中央に接続され、結合されている。
前記同軸導波管５６はモード変換部１１０Ａを介して矩形断面の導波路１１０Ｂに接続され、前記導波管１１０Ｂはマイクロ波源１１２にインピーダンス整合器１１１を介して結合される。そこで前記マイクロ波源１１２で形成されたマイクロ波は矩形導波管１１０Ｂおよび同軸導波管５６を介して平面アンテナ５５Ｂに供給される。
図４は、前記ラジアルラインスロットアンテナ５５の構成を詳細に示す。ただし図４は、前記平面アンテナ板５５Ｂの正面図になっている。
図４を参照するに、前記平面アンテナ板５５Ｂには多数のスロット５５ａが同心円状に、かつ隣接するスロットが直交するような向き（Ｔ字状に）で形成されているのがわかる。
そこで、このようなラジアルラインスロットアンテナ５５Ｂにマイクロ波が同軸導波管５６から供給されると、マイクロ波はアンテナ５５Ｂ中を径方向に広がりながら伝播し、その際に前記遅波板５５Ａにより波長圧縮を受ける。そこでマイクロ波は前記スロット５５ａから、一般に平面アンテナ板５５Ｂに略垂直方向に、円偏波として放射される。
さらに図３に示すように前記マイクロ波プラズマ処理装置５０ではＡｒなどの希ガス源１０１Ａと水素ガス源１０１Ｈ，酸素ガス源１０１Ｏが前記ガスリング５４に、それぞれのＭＦＣ１０３Ａ，１０３Ｈ，１０３Ｏおよびそれぞれのバルブ１０４Ａ，１０４Ｈ，１０４Ｏおよび共通バルブ１０６を介して接続されている。先にも説明したように前記ガスリング５４には、前記基板保持台５２を一様に囲むように、多数のガス導入口が形成されており、その結果、前記Ａｒガスと水素ガスは前記処理容器内のプロセス空間５１Ａに、一様に導入される。
動作時には、前記処理容器５１内のプロセス空間５１Ａが、前記排気口５１Ｃを介した排気により、所定の圧力に設定される。またＡｒの他にＫｒ，Ｘｅ，Ｎｅなどの希ガスが使用できる。
さらに前記プロセス空間５１Ａには周波数が数ＧＨｚ、例えば２．４５ＧＨｚのマイクロ波が、前記マイクロ波源１１２からアンテナ１１５を介して導入され、その結果、前記被処理基板Ｗの表面にはプラズマ密度が１０11〜１０13／ｃｍ3の高密度プラズマが励起される。
このプラズマは、０．５〜２ｅＶの低い電子温度を特徴とし、その結果、前記プラズマ処理装置５０においては被処理基板Ｗのプラズマダメージのない処理がされる。また、プラズマ励起に伴って形成されたラジカルが被処理基板Ｗの表面に沿って流れ速やかにプロセス空間５１Ａから排除されるため、ラジカル相互の再結合が抑制され、非常に一様で効果的な基板処理が、例えば５００℃以下で可能である。
そこで前記図２（Ｃ）の工程において、前記プロセス空間５１Ａにこのように低電子温度プラズマを形成し、さらにかかる低電子温度プラズマ中に水素ガスを前記ガスリング５４より導入すると、前記水素ガスはプラズマ励起され、水素ラジカルH*が形成される。形成された水素ラジカルＨ*は前記緻密化層４３を容易に拡散通過してその下のＳｉＯＣＨ膜４２に到達し、そこでＣＨ３、Ｃ２Ｈ５などのＣＨｘ基、あるいはＯＨ基を置換する。置換されたＣＨｘ基あるいはＯＨ基は、前記緻密化層４３を通ってガスとして放出される。しかしＣＨｘ基やＯＨ基は水素ラジカルのように前記緻密化層４３中を自由に通過することはできず、前記水素ラジカルの通過速度よりもはるかに遅い速度で徐々に放出されるので、加熱して排気速度を上げるのが好ましい。
その結果、前記図２（Ｃ）の工程においては、前記ＳｉＯＣＨ膜４２中で遊離したＣＨｘ基やＯＨ基が内圧を形成し、これらの基が前記緻密化層４３を通って徐々に膜外に放出されても、膜４２に実質的な密度の増大など、膜の収縮も生じることがない。このため、前記ＳｉＯＣＨ膜４２中、前記ＣＨｘ基あるいはＯＨ基が脱離して水素に置換された原子位置（サイト）は空孔を形成し、前記図２（Ｃ）の工程により、前記ＳｉＯＣＨ膜４２のうち、前記緻密化膜４３の下の本体部分は多孔質膜４２Ａに変化する。すなわち、図２（Ｃ）の工程は、前記ＳｉＯＣＨ膜中に空孔を形成する空孔形成工程になっている。
一例では、図２（Ｃ）の工程は４００℃の基板温度において、２６７Ｐａの圧力下、水素ガスおよびＡｒガスをそれぞれ２００ＳＣＣＭおよび１０００ＳＣＣＭの流量で供給し、前記マイクロ波アンテナ５５に周波数が２．４５ＧＨｚのマイクロ波を３ｋＷのパワーで３６０秒間供給することにより、行われる。ここで、図２（Ｃ）の工程での基板温度は、前記図２（Ａ），（Ｂ）の各工程における基板温度よりも１００℃以上高い、ただし４００℃を超えないように設定される。図２（Ｃ）の基板温度を４００℃以上に設定すると、特に大規模半導体集積回路装置などの製造の際には、基板上に先の工程ですでに形成されている超微細化トランジスタなどにおいて、基板処理の熱により不純物元素の分布プロファイルが変化してしまうなどの問題が生じる。また前記図２（Ｃ）の工程は、２０〜６５０Ｐａの範囲のプロセス圧で実行することが好ましい。その際、５００Ｗ〜３ｋＷの範囲のプラズマパワーを使うことが好ましい。
図５中、データＡ〜Ｄは、図６に示す条件で実行された実験に対応している。
図５を参照するに、前記図２（Ｂ）の酸化処理を省略して、図２（Ａ）のＳｉＯＣＨ膜の成膜工程の後、いきなり図２（Ｃ）の空孔形成工程に移行した場合、得られる比誘電率は２．８程度（プロセス条件Ａ）であり、図２（Ｃ）の水素プラズマ処理の際にＣＨｘ基あるいはＯＨ基の除去が速やかに生じる一方で、ＳｉＯＣＨ膜４２も収縮してしまい、満足できる空孔形成および比誘電率の低下が生じないことがわかる。
これに対し、図２（Ｂ）の酸化処理工程を１０〜６０秒間実施した場合、比誘電率の値は酸化処理時間とともに減少し、例えば前記酸化処理工程を６０秒間実行した場合、プロセス条件Ｂで２．５５、プロセス条件Ｃで２．５２、プロセス条件Ｄで２．４と、比誘電率が低くなるのがわかる。この比誘電率は、前記緻密化層４３を含んだ状態のものであり、前記図２（Ｃ）の工程の後で前記緻密化層４３を除去した場合、比誘電率の値はさらに減少する。
また、前記図６のプロセス条件Ａと同じ条件で、ただし成膜時の圧力を４００Ｐａとした実験（プロセス条件Ｅ）において、図２（Ｂ）の酸素プラズマ処理を１０秒間とした場合でも、２．２８の比誘電率が達成されるのが確認された。このように、ＳｉＯＣＨ膜成膜時の圧力、成膜後の酸素プラズマ照射時間、さらに空孔形成工程における水素プラズマ照射時間を制御することにより、得られるＳｉＯＣＨ膜の比誘電率を制御することが可能であり、さらに比誘電率を下げられると考えられる。
図７は、図２（Ｃ）の緻密化処理工程および水素プラズマ処理により得られた超低誘電率ＳｉＯＣＨ膜４２ＡのＦＴＩＲスペクトルを、図２（Ａ）の成膜のみの状態（Ａｓ−ｄｅｐｏ）と比較して示す。ただし図７は、前記ＳｉＯＣＨ膜４２Ａ上に緻密化層４３が形成された状態についてのものである。また図７中、各吸収ピークの同定は、非特許文献１に従って行っている。
図７を参照するに、緻密化処理および水素プラズマ処理を行った膜を、Ａｓ−ｄｅｐｏの膜と比較すると、メチル基やＯＨ基が減少し、一方Ｓｉ−Ｏ−Ｓｉケージ構造に対応する位置において吸収が増大しているのがわかるが、これは、ＣＨｘ基やＯＨ基の脱離により、ＳｉＯＣＨ膜４２Ａ中に空孔が実際に形成されていることを示している。また図２（Ｃ）の状態ではＳｉ−Ｏ−Ｓｉネットワークに対応する吸収が増大していることから、機械的強度も増大したと考えられる。
図７より、図２（Ｂ）の表面緻密化工程の後で図２（Ｃ）の多孔質膜形成工程を行うことにより、前記ＳｉＯＣＨ膜４２Ａ中には空孔が実際に形成され、膜４２Ａが多孔質膜になっていることが示される。
図８は、前記図２（Ａ）〜（Ｃ）の工程を実行するクラスタ型基板処理装置６０の概要を示す。
図８を参照するに、前記クラスタ型基板処理装置６０は、真空搬送室6０１と、前記真空搬送室６０１内に設けられた可動式搬送アーム６０２と、前記真空搬送室６０１に接続され、先の基板処理装置１１が収納された処理室２００と、前記真空搬送室６０１に結合され先の基板処理装置５０が収納された処理室３００と、前記真空搬送室６０１に結合されたロードロック室６０３、６０４を含む。
前記処理室２００，３００、前記真空搬送室６０１、ロードロック室６０３および６０４には、図示しない排気手段が接続される。
また、前記処理室２００，３００、ロードロック室６０３，６０４は、それぞれ開閉自在のゲートバルブ６０１ａ〜６０１ｂ，６０１ｄおよび６０１ｅを介して前記真空搬送室６０１と接続され、被処理基板は上記のゲートバルブのいずれかを開放することで、前記真空搬送室６０１からいずれかの基板処理室に、あるいはいずれかの基板処理室から前記真空搬送室６０１に搬送される。
さらに前記ロードロック室６０３および６０４には、それぞれ開閉自在のゲートバルブ６０３ａおよび６０４ａが設けられ、前記ゲートバルブ６０３ａを開放することにより、前記ロードロック室６０３に、被処理基板を複数収納したウェハカセットＣ１が装填される。同様に、前記ゲートバルブ１０３ｂを開放することで、前記ロードロック室６０４に、被処理基板を複数収納したウェハカセットＣ２が装填される。
基板処理を行う場合は、例えば、被処理基板Ｗ０が、カセットＣ１またはＣ２から、前記搬送アーム６０２によって前記真空搬送室６０１を介して処理室２００に搬送され、前記処理室２００での処理を終了した被処理基板は、前記搬送アーム１０２により、前記真空搬送室６０１を介して前記処理室３００に搬送される。前記処理室３００での処理を終えた被処理基板Ｗは、前記ロードロック室６０３のカセットＣ１あるいはロードロック室６０４のカセットＣ２に収納される。
図８では、真空搬送室６０１に処理室が２つ結合された例を示したが、例えば真空搬送装置の面６０１Ａまたは６０１Ｂにさらに処理容器を接続して、いわゆるマルチチャンバシステムとして用いることが可能である。これにより、成膜、緻密化処理および水素プラズマ処理を効率よく行うことができ、低密度膜を高いスループットで形成可能である。
図９は、図８のクラスタ型基板処理装置６０全体の動作を説明するフローチャートである。
図９を参照するに、ステップ１において前記被処理基板Ｗが前記処理室２００に搬送され、前記処理容器１１中において前記図２（Ａ）に対応する工程が実行され、ＳｉＯＣＨ膜４２の堆積が行われる。
次にステップ２において同じ処理容器１１中でプラズマを維持したまま、かつ酸素ガスおよびＡｒガスの供給を継続したまま、前記有機シラン原料ガスの供給のみが遮断され、前記図２（Ｂ）の工程に対応して、前記ＳｉＯＣＨ膜４２の表面に表面緻密化層４２Ａが形成される。
次にステップ３において前記被処理基板Ｗが、前記処理室２００から処理室３００に搬送され、図３，４の基板処理装置５０により、図２（Ｃ）の空孔形成工程が行われる。
図８の基板処理装置６０では、このような一連の基板処理プロセスを制御するため、制御装置６００Ａを備えている。なお、表面緻密化層４２Ａの形成工程も、処理室３００で行うようにしてもよいが、表面緻密化層４２Ａの形成後、水素プラズマ処理のために昇温する必要があることから、水素プラズマ処理だけを処理室３００で行うのが好ましい。
前記制御装置６００Ａは、実際には汎用コンピュータであり、図７のプロセスに対応したプログラムコード手段を記録された記憶媒体を読み込み、前記プログラムコート手段に従って、前記基板処理装置６０の各部を制御する。
なお、本実施形態において、前記図２（Ａ）の成膜工程は、プラズマＣＶＤ工程に限定されるものではなく、塗布工程により行うことも可能である。

［第２の実施形態］
図１０（Ａ）〜（Ｄ）は、本発明の第２の実施形態による成膜方法の概要を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１０（Ａ）〜（Ｅ）を参照するに、図１０（Ａ）〜（Ｃ）は先の図２（Ａ）〜（Ｃ）と同一であるが、本実施形態では、図１０（Ｄ）の工程において、図１０（Ｃ）の工程で得られた構造を、プラズマ励起された酸素ラジカルＯ＊、あるいは酸素ラジカルＯ＊および水素ラジカルＨ＊により、さらに処理することを特徴とする。
例えば図１０（Ｃ）の工程で得られた構造を、同じマイクロ波プラズマ処理装置中、同一の基板温度（例えば４００℃）において、プロセス圧を略同じ２０〜６５０Ｐａのプロセス圧、例えば２６０Ｐａに設定し、Ａｒガスを２５０ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を５００Ｗ〜２ｋＷのパワー、例えば２ｋＷのパワーで供給する。これにより、前記ＳｉＯＣＨ膜４２Ａは、特にその表面が酸素ラジカルＯ＊により改質され、ＳｉＯＣＨ膜４２Ｂに変化する。かかる改質処理の結果、前記ＳｉＯＣＨ膜４２Ａの表面に図１０（Ｂ）の酸素プラズマ処理あるいは図１０（Ｃ）の水素プラズマ処理で生じていたダメージが解消ないし軽減される。
図１１Ａ，１１Ｂ、および図１２Ａ，１２Ｂは、このような改質処理工程によるＳｉＯＣＨ膜の比誘電率とリーク電流特性の変化を示す。図１１Ａ，１１Ｂおよび図１２Ａ，１２Ｂの全ての実験において、ＳｉＯＣＨ膜として、前記図１の成膜処理装置１１を使い、ｐ型シリコン基板上に１００Ｐａの圧力下、２５℃の温度で、トリメチルシランを１００ＳＣＣＭ，酸素ガスを１００ＳＣＣＭ、Ａｒガスを６００ＳＣＣＭの流量で供給し、周波数が２７．１２ＭＨｚの高周波を２５０Ｗのパワーで供給しながら形成した膜を使っている。
以下の図１３は、図１１Ａ，１１Ｂに示す、図１０（Ｄ）の改質処理を酸素ラジカルのみにより行った実験の詳細を示す。
図１３を参照するに、実験＃１１では、前記図１０（Ｃ）の工程で得られたＳｉＯＣＨ膜（以下、初期ＳｉＯＣＨ膜と称する）に対し、図３の基板処理装置５０中、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射し、水素プラズマ処理を行っている。
実験＃１２では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで５秒間供給し、酸素プラズマ処理を行っている。
実験＃１３では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、４００Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで５秒間供給し、酸素プラズマ処理を行っている。
実験＃１４では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを５ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで２０秒間供給し、酸素プラズマ処理を行っている。
実験＃１５では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで２０秒間供給し、酸素プラズマ処理を行っている。
実験＃１６では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを５ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで４０秒間供給し、酸素プラズマ処理を行っており。
実験＃１７では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで４０秒間供給し、酸素プラズマ処理を行っている。
図１４は、図１２Ａ，１２Ｂに示す、図１０（Ｄ）の改質処理を酸素ラジカルおよび水素ラジカルにより行った実験の詳細を示す。
実験＃１は、前記実験＃１１と同じであり、前記図１０（Ｃ）の工程で形成された初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行っている。
実験＃２は、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１００秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で２０秒間水素酸素プラズマ処理を行っている。
実験＃３では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで６０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で６０秒間水素酸素プラズマ処理を行っている。
実験＃４では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭ、酸素ガスを５ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素酸素プラズマ処理を行っている。
実験＃５では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１００秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が２５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で２０秒間水素酸素プラズマ処理を行っている。
実験＃６では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで６０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が２５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で６０秒間水素酸素プラズマ処理を行っている。
さらに図示していない実験＃７では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭ、酸素ガスを２５ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素酸素プラズマ処理を行っている。
なお前記図１３，１４の実験の全てにおいて、プラズマ処理装置５０のギャップ長は、５５ｍｍに設定している。
図１１Ａおよび１１Ｂ、あるいは図１２Ａおよび１２Ｂを参照するに、このような水素ラジカルおよび酸素ラジカルによる後処理、あるいは酸素ラジカルのみによる後処理を行うことにより、形成されたＳｉＯＣＨ膜の比誘電率およびリーク電流特性のいずれもが、処理を図１０（Ｃ）の段階で打ち切った場合に比べ、向上することがわかる。
より具体的には、水素ラジカル処理のみを１２０秒間行い、酸素ラジカル処理を行わなかった実験＃１では、平均比誘電率が３．７９でリーク電流が１．５８×１０-8Ａ／ｃｍ2であるのに対し、１００秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で２０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃２では、平均比誘電率が３．６４で、リーク電流が１．２９×１０-8Ａ／ｃｍ2となり；６０秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で６０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃３では、平均比誘電率が３．２９で、リーク電流が７．８２×１０-9Ａ／ｃｍ2となり；初めから５ＳＣＣＭの酸素ガス流量で１２０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃４では、平均比誘電率が３．３６で、リーク電流が３．５３×１０-９Ａ／ｃｍ2となり；１００秒間の水素ラジカル処理の後、２５ＳＣＣＭの酸素ガス流量で２０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃５では、平均比誘電率が３．３４で、リーク電流が８．５５×１０-9Ａ／ｃｍ2となり；６０秒間の水素ラジカル処理の後、２５ＳＣＣＭの酸素ガス流量で６０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃６では、平均比誘電率が３．２４で、リーク電流が６．９８×１０-9Ａ／ｃｍ2となっている。
また水素ラジカル処理のみを１２０秒間行い、酸素ラジカル処理を行わなかった実験＃１１は、実験＃１と同じで、平均比誘電率が３．７９でリーク電流が１．５８×１０-8Ａ／ｃｍ2であるのに対し、１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で５秒間、酸素ラジカルによる処理を行った実験＃１２では、平均比誘電率が３．７２で、リーク電流が１．４７×１０-8Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で５秒間、４００Ｐａの圧力において酸素ラジカルによる処理を行った実験＃１３では、平均比誘電率が３．５３で、リーク電流が８．９４×１０-9Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で２０秒間、酸素ラジカルによる処理を行った実験＃１４では、平均比誘電率が３．５０で、リーク電流が７．６０×１０-９Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で２０秒間、酸素ラジカルによる処理を行った実験＃１５では、平均比誘電率が３．５０で、リーク電流が８．５４×１０-9Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で４０秒間、酸素ラジカルによる処理を行った実験＃１６では、平均比誘電率が３．３５で、リーク電流が４．７５×１０-9Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で４０秒間、酸素ラジカルによる処理を行った実験＃１７では、平均比誘電率が３．５８で、リーク電流が７．９６×１０-9Ａ／ｃｍ2となっている。
図１１Ａは、前記図１３より、プロセス時間とリーク電流の関係を、酸素ラジカル処理時におけるＡｒガスに対する酸素ガス流量比が０．１および０．０２５の試料について、示している。また図１１Ａ中には、酸素ラジカル処理を行っていない標準試料（＃１１）の結果、および酸素ラジカル処理時の圧力を４００Ｐａとした試料の結果が、合わせて示されている。
図１１Ａより、リーク電流値は酸素ラジカル処理時間とともに急激に減少し、特に酸素ラジカル処理時における酸素ガス／Ａｒガス流量比が０．００２５の試料のほうが、０．１の試料よりもリーク電流が低いことがわかる。
図１１Ａの関係より、このような酸素ラジカル処理は１０秒以上、より好ましくは２０秒以上実行するのが好ましいことがわかる。
図１１Ｂは、前記表２より、プロセス時間とｋ値変化率との関係を示す。
図１１Ｂよりわかるように、このような酸素ラジカル処理により、ＳｉＯＣＨ膜のｋ値も減少しており、その変化率は、前記酸素ガス／Ａｒガス流量比が０．００２５の場合のほうが、０．１の場合よりも大きいことがわかる。
このように、図１０（Ｄ）の酸素ラジカル処理工程は、ＳｉＯＣＨ膜のリーク電流低減のみならず、ｋ値の低減にも有効であることがわかる。
図１２Ａは、前記表３より、プロセス時間とｋ値の関係を、酸素ラジカル処理時における水素ガスに対する酸素ガス流量比が０．４９および２．４４の試料について、示している。また図１２Ａ中には、酸素ラジカル処理を行っていない標準試料（＃１）の結果、および試料＃７の結果が、合わせて示されている。
図１２Ａより、リーク電流値は酸素ラジカル処理時間とともに減少するが、特に酸素ラジカル処理時における酸素ガス／水素ガス流量比が２．４４の試料の場合、プロセス時間が約６０秒間を超えるとｋ値が上昇に転じることがわかる。
図１２Ｂは、前記表３より、プロセス時間とリーク電流の関係を、酸素ラジカル処理時における水素ガスに対する酸素ガス流量比が０．４９および２．４４の試料について、示している。また図１２Ｂ中には、酸素ラジカル処理を行っていない標準試料（＃１）の結果、および試料＃７の結果が、合わせて示されている。
図１１Ｂより、リーク電流値は酸素ラジカル処理時間とともに減少するが、特に酸素ラジカル処理時における酸素ガス／水素ガス流量比が２．４４の試料の場合、プロセス時間が約６０秒間を超えるとリーク電流値が上昇に転じることがわかる。
一方、前記水素ガスに対する酸素ガスの流量比が０．４９の実験では、より長いプロセス時間を使っても、ｋ値およびリーク電流値の増大は見られない。
図１２Ａ、１２Ｂの関係より、このような酸素ラジカル処理は１０秒以上、より好ましくは２０秒以上、実行するのが好ましいことがわかる。
図１５は、前記図１３の＃２および前記図１４の＃１２の実験で得られたＳｉＯＣＨ膜試料のＸＰＳ（Xray-photoelectron spectroscopy）スペクトルを、前記図１３の＃１、従って図１４の＃１の比較対照実験で得られたＳｉＯＣＨ膜試料のＸＰＳスペクトルと比較して示す。
図１５を参照するに、比較対照の試料では、Ｓｉ−ＣあるいはＳｉ−Ｓｉ結合に対応するピークが観測されるのに対し、図１０（Ｄ）の後処理を行うことにより、これをＨ＊（Ｈラジカル）とＯ＊（Ｏラジカル）で行った場合でも、Ｏ＊のみで行った場合でも、膜中におけるこれらの結合が減少し、実質的に消滅していることがわかる。これは、ＳｉＯＣＨ膜の表面がＯ＊により、ＳｉＯ2リッチな組成に改質されていることを意味する。
図１６，１７は、このようにして形成されたＳｉＯＣＨ膜について求められた、Ｓｉ，Ｏ，ＣのＸＰＳデプスプロファイルを示す。
図１６，１７を参照するに、「Ref」と記載したデータは、図１０（Ａ）〜（Ｃ）までの工程で打ち切った試料を、「Post O2」と記載したデータは、図１０（Ｄ）の工程において、ＳｉＯＣＨ膜表面を酸素プラズマ処理した試料を、さらに「Ｈ2＋Ｏ2」と記載した試料は、図１０（Ｄ）の工程において、ＳｉＯＣＨ膜表面を酸素ラジカルと窒素ラジカルで処理した試料を示す。
特に図１７の拡大図より、基準試料（＃１および＃１１）を構成するＳｉＯＣＨ膜の、厚さが２０〜３０ｎｍの表面部分には、図１０（Ｃ）の水素ラジカルにより還元されたダメージ層が形成されているのがわかるが、このような表面ダメージ層においては、Ｓｉ−Ｃ結合の割合が増加し、リーク電流の増大や、比誘電率の増大などの問題が生じる。また水素プラズマ処理により、前記ＳｉＯＣＨ膜４２Ａの表面に形成されている酸素リッチな表面緻密化層４３では、酸素の離脱が生じていることがわかる。つまり、前記図１０（Ｂ）の工程で形成される表面緻密化層は、２０〜３０ｎｍ程度の厚さを有しているものと考えられる。
これに対し、本実施形態では、図１０（Ｄ）の工程において、酸素プラズマ処理あるいは水素および酸素プラズマ処理を後処理として行うことにより、このようなＳｉＯＣＨ膜表面部分における酸素の枯渇が補充され、さらにダメージが修復され、図１１Ａ，図Ｂに示したような、比誘電率の低減とリーク電流の低減が実現される。
なお、前記図１０（Ｄ）の工程は、先に図８で説明したクラスタ型基板処理装置６０を使う場合、前記処理室３００において引き続き、上記の処理を行うことで実行できる。

［第３の実施形態］
さて、先に説明した実施形態では、形成された多孔質ＳｉＯＣＨ膜４２Ａ上に緻密化層４３が残されているが、このような緻密化層４３は、ＳｉＯＣＨ膜全体の比誘電率を増大させるように作用するため、除去することが望ましい。
そこで本実施形態では、さらに前記図２（Ｃ）の工程に引き続く図１８の緻密化層除去工程において、前記緻密化層４３を、例えばＡｒスパッタ処理あるいはＣＭＰ工程により、除去する。
例えば、図１８の工程を、ＩＣＰプラズマ処理装置を使い、２８０℃の基板温度においてＡｒガスを５ＳＣＣＭの流量で供給し、高周波コイルに周波数が１３．５６ＭＨｚの高周波を３００Ｗのパワーで供給し、被処理基板に周波数が２ＭＨｚの高周波バイアスを３００Ｗのパワーで印加し、スパッタエッチングを１３０秒間おこなうことにより、前記緻密化層４３を除去することができる。この結果、表面緻密化層が除去されて、２．２程度の比誘電率を２．０まで低減することができ、超低誘電率膜が形成できる。
図１９は、前記図１８の工程まで含めて本実施形態による成膜工程を行うクラスタ型基板処理装置６０Ａの構成を示す。ただし図１９中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１９を参照するに、基板処理装置６０Ａは前記真空搬送室６０１に、ゲートバルブ６０１ｃを介して結合された処理室４００を備え、前記処理室４００には、ＩＣＰプラズマ処理装置が設けられている。
そこで、前記処理室３００において図２（Ｃ）の工程あるいは図１０（Ｄ）の工程が終了した被処理基板は前記搬送機構６０２により真空処理室６０１を介して前記処理室４００に搬送され、図１８の表面緻密化層除去処理が、スパッタ法により行われる。
また、前記処理室３００おいて図２（Ｃ）の工程あるいは図１０（Ｄ）の工程が終了した被処理基板を、前記ロードロック室６０３あるいは６０４から取り出し、別のＣＭＰ装置において前記図１８の工程を行うことも可能である。

［第４の実施形態］
さて、先に説明した図２（Ｂ）あるいは図１０（Ｂ）の工程では、ＳｉＯＣＨ膜４２が図２（Ａ）あるいは図１０（Ａ）の工程で形成された後、Ａｒガスおよび酸素ガス、および高周波パワーを引き続き供給し、有機シラン原料ガスのみを遮断して、所望の表面緻密化層形成工程を行っている。
本発明の発明者は、前記図２（Ａ）〜（Ｃ）の実験の際、特に図２（Ａ）のＳｉＯＣＨ膜成膜工程の終了処理において、被処理基板表面に多量のパーティクルが発生する場合があることを見出した。
図２０は、本発明の発明者が行った実験を示す。
図２０を参照するに、ステップ１においてＳｉＯＣＨ膜４２の成膜が行われ、ステップ２〜４において、成膜終了工程が行われる。なお、ＳｉＯＣＨ膜４２の成膜は、４５℃の基板温度で行っている。
実験＃２１では、トリメチルシラン原料ガスの供給および酸素ガスの供給を、高周波パワーの遮断と同時に遮断し、ステップ２においてＡｒガスを０．１秒間流した後、ステップ３で処理を終了している。この実験＃２１では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１μm以上のパーティクルが、１×１０8個／ｃｍ2の密度で形成されるのが確認された。
実験＃２２では、ステップ1においてトリメチルシラン原料ガスの供給、酸素ガスの供給およびＡｒガスの供給を続けたまま、高周波パワーを遮断し、ステップ２において１０秒後にトリメチルシラン原料ガス、酸素ガスおよびＡｒガスの供給を遮断している。この実験＃２２では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１３μm以上のパーティクルが、５×１０7個／ｃｍ2の密度で形成されるのが確認された。
実験＃２３では、ステップ2において酸素ガスおよびＡｒガスの供給を続けたまま、また高周波パワーの供給を続けたまま、トリメチルシラン原料ガスの供給のみを遮断し、ステップ３において０．１秒後にＡｒガスの供給を続けたまま、酸素ガスおよび高周波パワーの供給を遮断している。さらにステップ４において１０秒後にＡｒガスの供給を遮断している。この実験＃２３では、パーティクルカウンタによる測定で、被処理基板表面に粒径が０．１３μm以上のパーティクルが、０．０６個／ｃｍ2の密度で形成されるのが確認された。
実験＃２４では、ステップ2においてＡｒガスおよび高周波パワーの供給を続けたまま、酸素ガスおよびトリメチルシラン原料ガスの供給を遮断し、ステップ３において０．１秒後にＡｒガスの供給を続けたまま、高周波パワーの供給を遮断している。さらにステップ４において１０秒後にＡｒガスの供給を遮断している。この実験＃２４では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１μm以上のパーティクルが、２×１０7個／ｃｍ2の密度で形成されるのが確認された。
実験＃２５では、ステップ２においてＡｒガスの供給を続けたまま、トリメチルシラン原料ガス、酸素ガスおよび高周波パワーを遮断し、ステップ３において１０秒後にＡｒガスの供給を遮断している。この実験＃２２では、被処理基板表面に粒径が０．１３μm以上のパーティクルが、２×１０7個／ｃｍ2の密度で形成されるのが確認された。
実験＃２６では、ステップ2においてトリメチルシランガス、Ａｒガスおよび高周波パワーの供給を続けたまま、酸素ガスの供給のみを遮断し、ステップ３において０．１秒後にＡｒガスの供給を続けたまま、トリメチルシランガスおよび高周波パワーの供給を遮断している。さらにステップ４において１０秒後にＡｒガスの供給を遮断している。この実験＃２６では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１３μm以上のパーティクルが、５×１０7個／ｃｍ2の密度で形成されるのが確認された。
上記の結果から、実験＃２３におけるように、ＳｉＯＣＨ膜を平行平板型基板処理装置においてプラズマＣＶＤ法により形成する場合には、先にトリメチルシラン原料ガスの供給を停止し、その後で酸素ガスと高周波パワーの供給を停止するのが、パーティクル発生を抑制するのに効果的であることがわかる。
このような成膜終了シーケンスは、実際には図２（Ａ）の成膜工程の後、図２（Ｂ）の緻密化処理工程を行うことと同等であり、先の図２（Ａ）〜（Ｃ）の工程、あるいは図１０（Ａ）〜（Ｄ）の工程においては、結果的にＳｉＯＣＨ膜の成膜終了に伴うパーティクル発生が最小化されていることがわかる。
さらに本発明の発明者は、図１の平行平板型基板処理装置１１を使い、パーティクル発生を抑制できる最適な後処理条件について、探索を行った。
図２１（Ａ）〜（Ｃ）は、前記図２（Ａ），（Ｂ）のプロセスを、最もパーティクルが発生しやすい６００Ｐａのプロセス圧において、図２（Ｂ）の酸素プラズマ処理の時間を変化させた場合の、パーティクル発生の様子を示す。ただし図２１（Ａ）〜（Ｃ）では基板処理装置１１のギャップを２５ｍｍに、また基板温度を４５℃に設定し、図２（Ａ）の工程ではトリメチルシランガス、酸素ガスおよびＡｒガスの流量を、それぞれ１００ＳＣＣＭ、１００ＳＣＣＭおよび６００ＳＣＣＭに設定し、１３．５６ＭＨｚの高周波を６．８秒間供給することでＳｉＯＣＨ膜の成膜を行い、一方図２（Ｂ）の工程では、同じ条件で、ただしトリメチルシランガスのみを遮断し、２０〜４５秒間の酸素プラズマ処理を行っている。図２１（Ａ）〜（Ｃ）中、上の図は基板表面におけるパーティクルの面内分布を、下の図は発生したパーティクルの粒径分布を示している。
図２１（Ａ）は、図２（Ｂ）の酸素プラズマ処理時間を２０秒間に設定した場合を示しているが、約０．４μm以上の粒径のパーティクルが多数発生しているのがわかる。
これに対し、図２１（Ｂ）は、図２（Ｂ）の酸素プラズマ処理時間を３０秒間に設定した場合を示しているが、約０．４μm以上の粒径のパーティクル発生が抑制され、発生しているパーティクルは、ほとんどが粒径０．２μm以下のものであることがわかる。同様の傾向は、前記酸素プラズマ処理時間を４５秒間とした図２１（Ｃ）においても、観察される。
このように図２１（Ａ）〜（Ｃ）の結果によれば、先の図２０の結果と同様に、先に説明した図２（Ｂ）の酸素プラズマ処理工程を、３０秒間以上行うことにより、成膜終了時におけるパーティクル発生を効果的に抑制できることがわかるが、粒径が０．１３μm以下のパーティクルについてみると、効果的なパーティクル発生を抑制できておらず、パーティクル数は、この粒径範囲では、逆に増加している。
これに対し、前記図２（Ａ）の工程に引き続き、図２（Ｂ）の工程において、基板温度、プロセス圧、プラズマパワーは同一条件のまま、トリメチルシランガス、酸素ガスおよびＡｒガスの流量を２倍に増大させた場合のパーティクル発生状況を図２２（Ａ）に示す。
図２２（Ａ）を参照するに、状況は図２１（Ｃ）の場合よりは多少改善されているが、粒径が０．１μm以下のパーティクルが多量に発生しているのがわかる。
さらに図２２（Ｂ）は、前記図２（Ａ）のＳｉＯＣＨ膜成膜工程を、先に説明した図２１（Ａ）と同じ条件で行った後、図２（Ｂ）の酸素プラズマ処理工程を、同じプロセス条件下、ただし酸素ガスおよびＡｒガスの流量を２倍に増大させて３０秒間行った場合の、パーティクル発生状況を示す。
図２２（Ｂ）を参照するに、このように成膜後の酸素プラズマ処理の際のＡｒガスおよび酸素ガスの流量を増大させることにより、パーティクル発生を劇的に低減することができるのがわかる。
さらに図２２（Ｃ）は、前記図２（Ａ）のＳｉＯＣＨ膜成膜工程を、先に説明した図２１（Ａ）と同じ条件で行った後、図２（Ｂ）の酸素プラズマ処理工程を、同じプロセス条件下、ただしプロセス圧を２５０Ｐａに低減し、３０秒間行った場合の、パーティクル発生状況を示す。
図２２（Ｃ）を参照するに、この場合にも、成膜処理後のパーティクル発生が劇的に低減しているのがわかる。
図２３（Ａ）は、図２（Ｂ）の酸素プラズマ処理を、図２（Ａ）の成膜処理の際のプロセス圧よりも低い２５０Ｐａにおいて、酸素ガスおよびＡｒガスの流量を図２（Ａ）の成膜処理の場合の２倍に増大させて行った場合の、パーティクル発生の状況を示す。
図２３（Ａ）を参照するに、パーティクル発生が、図２２（Ｂ）および（Ｃ）のいずれに対しても、さらに抑制されているのがわかる。
さらに図２３（Ｂ）は、図２（Ａ）の成膜時のプロセス圧を５００Ｐａに設定し、図２３（Ａ）と同様な成膜終了プロセスを、図２（Ｂ）の工程に対応して行った場合の、パーティクル発生の状況を示す。
図２３（Ｂ）を参照するに、パーティクル発生はさらに抑制されていることがわかる。
このように、先に説明した図２（Ｂ）あるいは図１０（Ｂ）の酸素プラズマ処理工程を、図２（Ａ）あるいは図１０（Ａ）の成膜処理工程よりも低い圧力で、さらに酸素ガスおよびＡｒガス流量を増加させた条件で行うことにより、パーティクル発生をさらに効果的に抑制することが可能である。
また、このような成膜終了時における酸素プラズマ処理は、図１に示したような平行平板型基板処理装置においてＳｉＯＣＨ膜を成膜する場合のみならず、図３，４に示したようなマイクロ波プラズマ処理装置において、例えばトリメチルシランガスとＡｒガスと酸素ガスを供給してＳｉＣＯ膜の成膜を行う場合においても有効である。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明は優先権主張の基礎となる２００６年１月１３日に出願の特願２００６−００５９２８の全内容を含むものである。
本発明によれば、多孔質膜の成膜を、基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成し、前記誘電体膜表面に、前記有機官能基および水酸基を除去する緻密化処理を行い、前記誘電体膜表面に、前記誘電体膜本体よりも密度の高い表面緻密化層を形成し、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程により実行することにより、前記空孔形成工程において、前記誘電体膜中に含まれる、一般にＣＨｘと略記されるＣＨ3，Ｃ2Ｈ5，・・・などの有機官能基や水酸基（ＯＨ）が制御されたレートで膜外に排出され、前記空孔形成の際の誘電体膜の収縮を効果的に抑制することが可能となる。その結果、誘電体膜の密度増加が抑制され、低い誘電率の多孔質膜を得ることが可能になる。
またこのように成膜工程の後に、成膜原料ガスのみを遮断し、プラズマガスおよび酸化ガスの供給およびプラズマパワーの供給を係属することにより、成膜工程終了時に生じるパーティクル発生が効果的に抑制され、成膜の歩留まりが大きく向上する。
本国際出願は、２００６年１月１３日に出願した日本国特許出願２００６−００５９２８号に基づく優先権を主張するものであり、２００６−００５９２８号の全内容を本国際出願に援用する。
本発明は一般に誘電体膜の形成方法に係り、特にＳｉＯＣＨ膜の形成方法に関する。
最近の微細化された半導体装置では、基板上に形成された莫大な数の半導体素子を電気的に接続するのに、いわゆる多層配線構造が使われる。多層配線構造では、配線パターンを埋設した層間絶縁膜を多数積層し、一の層の配線パターンは、隣接する層の配線パターンと、あるいは基板中の拡散領域と、前記層間絶縁膜中に形成したコンタクトホールを介して相互接続される。
かかる微細化された半導体装置では、層間絶縁膜中において複雑な配線パターンが近接して形成されるため、層間絶縁膜中の寄生容量による電気信号の配線遅延（ＲＣ遅延）が深刻な問題になる。つまり、高速化・低消費電力化の配線技術として、配線抵抗Ｒと配線容量Ｃの積を小さくすることが重要になってきている。
このため、特に最近のいわゆるサブミクロン、あるいはサブクォータミクロンと呼ばれる超微細化半導体装置では、多層配線構造を構成する層間絶縁膜として、比誘電率が４程度の従来のシリコン酸化膜（ＳｉＯ2膜）の代わりに、比誘電率が３〜３．５程度のＦ添加シリコン酸化膜（ＳｉＯＦ膜）が用いられている。
しかし、ＳｉＯＦ膜では比誘電率の低減にも限界があり、このようなＳｉＯ2ベースの絶縁膜では、設計ルール０．１μm以降の世代の半導体装置で要求される、３．０未満の比誘電率を達成するのは困難であった。
一方、比誘電率がより低い、いわゆる低誘電率（low-K）絶縁膜には様々な材料があるが、多層配線構造に使われる層間絶縁膜には、比誘電率が低いだけでなく、高い機械的強度と熱処理に対する安定性を備えた材料を使う必要がある。
ＳｉＯＣＨ膜は、十分な機械的強度を有し、かつ２．５以下の比誘電率を実現できる点、さらに半導体装置の製造プロセスに好都合なＣＶＤ法により形成できる点で、次世代の超高速半導体装置に使われる低誘電率層間絶縁膜としてとして有望である。
従来、ＳｉＯＣＨ膜は、平行平板型プラズマ処理装置により形成できることが報告されている。しかし、通常のＣＶＤプロセスで形成されたＳｉＯＣＨ膜は３〜４の間の比誘電率を有し、有機ＳＯＧやＳｉＬＫ（登録商標）などの塗布型絶縁膜が達成している２．２近辺の比誘電率には到達していない。
ＳｉＯＣＨ膜において、このような塗布型絶縁膜に匹敵する比誘電率を実現しようとする手段の一つとして、膜を多孔質膜とすることが考えられる。例えば特許文献７は、ＣＶＤ法により堆積されたＳｉＯＣＨ膜をマイクロ波プラズマ励起した水素ラジカルに曝露し、基板上に堆積されたＳｉＯＣＨ膜からＣＨｘ基やＯＨ基を膜外に排出し、多孔質膜を得る技術を記載している。
しかし、このように基板上に形成されたＳｉＯＣＨ膜に水素プラズマ処理を施して改質する手法では、改質プロセスに微妙な制御が必要となり、量産工程において安定して改質処理を実行するのが困難であった。
すなわち上記従来技術においては、プラズマ励起された水素ラジカルが膜中のＳｉ−ＣＨｘ結合あるいはＳｉ−ＯＨ結合を切断し、切断されたＣＨｘ基およびＯＨ基がメタン（ＣＨ4）分子の形で膜外に放出されるが、改質処理が最適な条件で行われた場合、このようにして形成されたメタン分子がＳｉＯＣＨ膜を膨張させるように作用し、その結果、膜中に空間、すなわち空孔が形成され、ＳｉＯＣＨ膜の比誘電率が低下する。
しかし、この従来の改質プロセスでは、改質プロセス条件が狭い最適範囲を外れると、ＳｉＯＣＨ膜は膨張するかわりに収縮してしまい、収縮に伴う密度の増大により、膜の比誘電率は、かえって増大してしまう。
ＷＯ２００５／０４５９１６国際公開パンフレット 特開２００５−０９３７２１号公報 特開２００４−１５８７９４号公報 特開２００５−１７５０８５号公報 特開２００５−０２６４６８号公報 ＷＯ２００３／０１９６４５号公報 特表２００３−５０３８４９号公報 特表２００２−５３８６０４号公報 特開２００４−２００６２６号公報 特開平８−２３６５２０号公報 ＷＯ２００１／０９７２６９国際公開パンフレット 特開２００４−１５８７９４号公報 特開２００２−１１０６３６号公報 特開平７−１０６２９９号公報 特許第２５０６５３９号 A. Grill and D. A.Neumayer, J. Appl. Phys. vol.94, No.10, Nov.15, 2003
一の側面によれば本発明は、基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成する工程と、前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形成する工程と、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程と、を含むことを特徴とする多孔質膜の成膜方法を提供する。
他の側面によれば本発明は、汎用コンピュータにより基板処理システムを制御させ、前記基板処理システムに、シリコン基板上への多孔質膜の成膜処理を実行させるプログラムを記録したコンピュータ可読記録媒体であって、前記基板処理システムは、第１の基板処理装置と第２の基板処理装置とを結合してなり、前記多孔質膜の成膜処理は、被処理基板を前記第１の基板処理装置に導入する工程と、前記第１の基板処理装置中において、前記基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成する工程と、前記第１の基板処理装置において、前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形成する工程と、前記緻密化処理を行った前記被処理基板を、前記第２の基板処理装置に導入する工程と、前記第２の基板処理装置において、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基を除去することにより前記誘電体膜本体中に空孔を形成する工程と、を含むことを特徴とするコンピュータ可読記録媒体を提供する。
本発明によれば、多孔質膜の成膜を、基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成し、前記誘電体膜表面に、前記有機官能基および水酸基を除去する緻密化処理を行い、前記誘電体膜表面に、前記誘電体膜本体よりも密度の高い表面緻密化層を形成し、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程により実行することにより、前記空孔形成工程において、前記誘電体膜中に含まれる、一般にＣＨｘと略記されるＣＨ3，Ｃ2Ｈ5，・・・などの有機官能基や水酸基（ＯＨ）が制御されたレートで膜外に排出され、前記空孔形成の際の誘電体膜の収縮を効果的に抑制することが可能となる。その結果、誘電体膜の密度増加が抑制され、低い誘電率の多孔質膜を得ることが可能になる。
またこのように成膜工程の後に、成膜原料ガスのみを遮断し、プラズマガスおよび酸化ガスの供給およびプラズマパワーの供給を継続することにより、成膜工程終了時に生じるパーティクル発生が効果的に抑制され、成膜の歩留まりが大きく向上する。
［第１の実施形態］
図１は、本発明で誘電体膜の成膜処理に使われる平行平板型基板処理装置１１の構成を示す。
図１を参照するに、基板処理装置１１は陽極酸化処理されたアルミニウムなどの導電性材料よりなり排気口１３を介してターボ分子ポンプなどの排気装置１４により排気される処理容器１２を含み、前記処理容器１２内部には、被処理基板Ｗを保持するサセプタ１７が、略円柱状のサセプタ支持台１６に支持されて設けられている。前記サセプタ１７は、平行平板型基板処理装置１１の下部電極としても機能し、サセプタ支持台１６とサセプタ１７との間には、セラミックなどの絶縁体１８が設けられている。また前記処理容器１２は接地されている。
前記サセプタ支持台１６内部には冷媒流路１９が設けられ、前記冷媒流路１９中に冷媒を循環させることにより、前記サセプタ１７およびその上の被処理基板Ｗが、基板処理プロセスの際に、所望の基板温度に制御される。
また前記処理容器１２の側壁にはゲートバルブ１５が設けられ、前記ゲートバルブ１５を開放した状態で、前記処理容器１２に対し、被処理基板Ｗが搬入され、また搬出される。
前記排気装置はさらに除害装置３６に接続され、前記除害装置３６は、排気装置１４により排出された処理容器１２からの排出ガスを無害化する。例えば前記除害装置３６は、所定の触媒により雰囲気ガスを燃焼あるいは熱分解して、無害な物質に変換する装置であってもよい。
前記サセプタ支持台１６には、半導体被処理基板Ｗの受け渡しをするためのリフトピン２０が、昇降機構（図示せず）により昇降自在に設けられている。また前記サセプタ１７は、その上面中央部に凹円板状部分が形成され、前記凹円板状部分上に被処理基板Ｗに対応した形状の静電チャック（図示せず）が設けられる。前記サセプタ１７上に載置された被処理基板Ｗは、直流電圧が印加されることにより前記静電チャックに静電吸着される。
さらに前記サセプタ１７の上方には、前記サセプタ１７に略平行に、前記サセプタ１７上の被処理基板Ｗに対向するようにシャワーヘッド２３が設けられる。
前記シャワーヘッド２３の前記サセプタ１７に対向する面には、多数のガス供給孔２４を有し、アルミニウム等からなる電極板２５が設けられ、前記シャワーヘッド２３は、電極支持体２６により、前記処理容器１２の天井部分に支持されている。前記シャワーヘッド２３の内部には、別の冷媒流路２７が形成され、前記冷媒流路２７に冷媒を循環させることにより、前記シャワーヘッド２３を、基板処理プロセスの際に、所望の温度に維持される。
さらに、前記シャワーヘッド２３にはガス導入管２８が接続され、一方前記ガス導入管２８は、トリメチルシラン（(ＣＨ3)3ＳｉＨ）原料を保持した原料容器２９と、酸素ガスを保持した酸化剤ガス源３０と、アルゴン（Ａｒ）ガスを保持したＡｒガス源３１に、図示しないそれぞれのマスフローコントローラおよびバルブ等を介して接続されている。
前記ガス源２９〜３１からの原料ガス及び処理ガスは、ガス導入管２８を介してシャワーヘッド２３の内部に形成された中空部（図示せず）において混合され、前記シャワーヘッド２３のガス供給孔２４から、前記被処理基板Ｗの表面近傍のプロセス空間に供給される。
前記シャワーヘッド２３には、さらに第２の高周波電源３２が、第２の整合器３３を介して接続されており、前記高周波電源３２は、周波数が１３〜１５０ＭＨｚの範囲の高周波パワーを前記シャワーヘッド２３に供給する。このように高い周波数の高周波パワーを供給されることにより、前記シャワーヘッド２３は上部電極として機能し、前記処理容器１２内に、プラズマが形成される。
さらに図１の基板処理装置１１は、被処理基板Ｗへの成膜処理を含む、処理装置１１全体の動作を制御する制御部３４を有する。前記制御部３４は、ＭＰＵ（Ｍｉｃｒｏ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ等を備えるマイコン制御装置よりなり、装置各部を所定の処理シーケンスに従って制御するためのプログラムをメモリに記憶し、このプログラムにしたがって、装置各部を制御する。
図２（Ａ）〜（Ｃ）は、本発明の第１の実施形態による成膜方法の概要を示す。
図２（Ａ）を参照するに、シリコン基板４１が図１の基板処理装置１１中に導入され、１００〜１０００Ｐａの圧力下、室温〜２００℃の基板温度において、Ａｒガスを１００〜１０００ＳＣＣＭ，酸素ガスを５０〜２００ＳＣＣＭ，トリメチルシラン（３ＭＳ）などの有機シリコン化合物ガスを５０〜２００ＳＣＣＭの流量で前記処理容器１２中に供給し、さらに前記シャワーヘッド２３に前記高周波源３２より周波数が１３〜１５０ＭＨｚの高周波を、１００〜７５０Ｗのパワーで供給することにより、前記シリコン基板４１の表面に、Ｓｉと酸素を主な構成元素とし、これに炭素および水素を含んだ、いわゆるＳｉＯＣＨ膜４２を、５００〜２０００ｎｍ／分の成膜速度で２００〜４００ｎｍの膜厚を、形成する。
例えば前記ＳｉＯＣＨ膜の成膜を、３００Ｐａの圧力下、４５℃の基板温度において、前記処理容器１２中にＡｒガスを６００ＳＣＣＭ，酸素ガスを１００ＳＣＣＭ，トリメチルシランガスを１００ＳＣＣＭの流量で供給し、前記シャワーヘッド２３に周波数が１３．５６ＭＨｚの高周波を５００Ｗのパワーで供給し、前記ＳｉＯＣＨ膜４２を約４００ｎｍの膜厚に、１５００ｎｍ／分の成膜速度で形成することができる。ただし前記基板処理装置１１において、前記シャワーヘッド２３とサセプタ１７の間隔は２５ｍｍに設定している。
このようにして形成されたＳｉＯＣＨ膜は比較的高い、約３〜４程度の比誘電率を有している。
次に本実施例においては図２（Ｂ）の工程において、前記図２（Ａ）の構造に対し、同じ平行平板型基板処理装置１１中、前記トリメチルシランガスの供給を遮断し、一方前記Ａｒガスおよび酸素ガスおよび高周波パワーの供給を継続し、室温から２００℃までの基板温度、好ましくは前記ＳｉＯＣＨ膜４２の成膜時と同じ基板温度において前記ＳｉＯＣＨ膜４２の表面をプラズマ処理し、その表面に、前記表面のＣＨ3やＣ2Ｈ5などのＣＨｘ基やＯＨ基を酸素により置換することにより、表面から１０〜１５ｎｍの厚さで、酸素濃度が高く、ＳｉＯ2に近い組成の緻密化層４３が形成される。
前記図２（Ｂ）の工程は、例えば１０〜６０秒間行われる。その後、本実施例においてはさらに図２（Ｃ）の工程において、図２（Ｂ）の緻密化層を形成された基板を、図３，４に示すマイクロ波プラズマ処理装置に導入し、プラズマ励起された水素ラジカルにより、前記緻密化層４３の下のＳｉＯＣＨ膜を改質し、ＳｉＯＣＨ組成の多孔質膜４２Ａを形成する。
図３を参照するに、プラズマ処理装置５０はプロセス空間５１Ａを形成された処理容器５１を含み、前記処理容器５１中、前記プロセス空間５１Ａ内には、被処理基板Ｗを保持する基板保持台５２が設けられている。前記処理容器５１は排気ポート５１Ｃにおいて、前記基板保持台５２を囲むように形成された空間５１Ｂを介して、ＡＰＣ５１Ｄおよび排気装置１１Ｅにより排気される。
前記基板保持台５２はヒータ５２Ａを設けられ、前記ヒータ５２Ａは電源５２Ｃにより、駆動ライン５２Ｂを介して駆動される。
さらに前記処理容器５１には基板搬入／搬出口５１ｇおよびこれに協働するゲートバルブ５１Ｇが設けられており、前記基板搬入／搬出口５１ｇを介して被処理基板Ｗが処理容器１１中に搬入され、また搬出される。
前記処理容器５１上には、前記被処理基板Ｗに対応して開口部が形成されており、前記開口部は石英ガラス等の誘電体よりなる天板５３により塞がれている。また前記天板５３の下方には、ガス入口およびこれに連通する多数のガス導入口を設けられたガスリング５４が、前記被処理基板Ｗに対向するように設けられている。
ここで前記天板５３はマイクロ波窓として機能し、前記天板５３の上部には、ラジアルラインスロットアンテナよりなる平面アンテナ５５が設けられている。
図示の例ではラジアルラインスロットアンテナが前記マイクロ波アンテナ５５として使われており、従って前記アンテナ５５は、天板５３上に平面アンテナ板５５Ｂを配置され、平面アンテナ５５Ｂを覆うように石英等の誘電体よりなる遅波板５５Ａを配置する。遅波板５５Ａを覆うように導電性のカバー５５Ｄで構成する。カバー５５Ｄには冷却ジャケットが形成され、天板５３、平面アンテナ板５５Ｂ、遅波板５５Ａを冷却して熱的破損を防止し、安定なプラズマを生成させる。
平面アンテナ板５５Ｂは図４で説明する多数のスロット５５ａ，５５ｂを形成されており、さらにアンテナ５５の中央部には、外部導体５６Ａと内部導体５６Ｂで構成する同軸導波管５６が接続され、内部導体５６Ｂが前記遅波板５５Ａを貫通し平面アンテナ５５Ｂの中央に接続され、結合されている。
前記同軸導波管５６はモード変換部１１０Ａを介して矩形断面の導波路１１０Ｂに接続され、前記導波管１１０Ｂはマイクロ波源１１２にインピーダンス整合器１１１を介して結合される。そこで前記マイクロ波源１１２で形成されたマイクロ波は矩形導波管１１０Ｂおよび同軸導波管５６を介して平面アンテナ５５Ｂに供給される。
図４は、前記ラジアルラインスロットアンテナ５５の構成を詳細に示す。ただし図４は、前記平面アンテナ板５５Ｂの正面図になっている。
図４を参照するに、前記平面アンテナ板５５Ｂには多数のスロット５５ａが同心円状に、かつ隣接するスロットが直交するような向き（Ｔ字状に）で形成されているのがわかる。
そこで、このようなラジアルラインスロットアンテナ５５Ｂにマイクロ波が同軸導波管５６から供給されると、マイクロ波はアンテナ５５Ｂ中を径方向に広がりながら伝播し、その際に前記遅波板５５Ａにより波長圧縮を受ける。そこでマイクロ波は前記スロット５５ａから、一般に平面アンテナ板５５Ｂに略垂直方向に、円偏波として放射される。
さらに図３に示すように前記マイクロ波プラズマ処理装置５０ではＡｒなどの希ガス源１０１Ａと水素ガス源１０１Ｈ，酸素ガス源１０１Ｏが前記ガスリング５４に、それぞれのＭＦＣ１０３Ａ，１０３Ｈ，１０３Ｏおよびそれぞれのバルブ１０４Ａ，１０４Ｈ，１０４Ｏおよび共通バルブ１０６を介して接続されている。先にも説明したように前記ガスリング５４には、前記基板保持台５２を一様に囲むように、多数のガス導入口が形成されており、その結果、前記Ａｒガスと水素ガスは前記処理容器内のプロセス空間５１Ａに、一様に導入される。
動作時には、前記処理容器５１内のプロセス空間５１Ａが、前記排気口５１Ｃを介した排気により、所定の圧力に設定される。またＡｒの他にＫｒ，Ｘｅ，Ｎｅなどの希ガスが使用できる。
さらに前記プロセス空間５１Ａには周波数が数ＧＨｚ、例えば２．４５ＧＨｚのマイクロ波が、前記マイクロ波源１１２からアンテナ１１５を介して導入され、その結果、前記被処理基板Ｗの表面にはプラズマ密度が１０11〜１０13／ｃｍ3の高密度プラズマが励起される。
このプラズマは、０．５〜２ｅＶの低い電子温度を特徴とし、その結果、前記プラズマ処理装置５０においては被処理基板Ｗのプラズマダメージのない処理がされる。また、プラズマ励起に伴って形成されたラジカルが被処理基板Ｗの表面に沿って流れ速やかにプロセス空間５１Ａから排除されるため、ラジカル相互の再結合が抑制され、非常に一様で効果的な基板処理が、例えば５００℃以下で可能である。
そこで前記図２（Ｃ）の工程において、前記プロセス空間５１Ａにこのように低電子温度プラズマを形成し、さらにかかる低電子温度プラズマ中に水素ガスを前記ガスリング５４より導入すると、前記水素ガスはプラズマ励起され、水素ラジカルH*が形成される。形成された水素ラジカルＨ*は前記緻密化層４３を容易に拡散通過してその下のＳｉＯＣＨ膜４２に到達し、そこでＣＨ３、Ｃ２Ｈ５などのＣＨｘ基、あるいはＯＨ基を置換する。置換されたＣＨｘ基あるいはＯＨ基は、前記緻密化層４３を通ってガスとして放出される。しかしＣＨｘ基やＯＨ基は水素ラジカルのように前記緻密化層４３中を自由に通過することはできず、前記水素ラジカルの通過速度よりもはるかに遅い速度で徐々に放出されるので、加熱して排気速度を上げるのが好ましい。
その結果、前記図２（Ｃ）の工程においては、前記ＳｉＯＣＨ膜４２中で遊離したＣＨｘ基やＯＨ基が内圧を形成し、これらの基が前記緻密化層４３を通って徐々に膜外に放出されても、膜４２に実質的な密度の増大など、膜の収縮も生じることがない。このため、前記ＳｉＯＣＨ膜４２中、前記ＣＨｘ基あるいはＯＨ基が脱離して水素に置換された原子位置（サイト）は空孔を形成し、前記図２（Ｃ）の工程により、前記ＳｉＯＣＨ膜４２のうち、前記緻密化膜４３の下の本体部分は多孔質膜４２Ａに変化する。すなわち、図２（Ｃ）の工程は、前記ＳｉＯＣＨ膜中に空孔を形成する空孔形成工程になっている。
一例では、図２（Ｃ）の工程は４００℃の基板温度において、２６７Ｐａの圧力下、水素ガスおよびＡｒガスをそれぞれ２００ＳＣＣＭおよび１０００ＳＣＣＭの流量で供給し、前記マイクロ波アンテナ５５に周波数が２．４５ＧＨｚのマイクロ波を３ｋＷのパワーで３６０秒間供給することにより、行われる。ここで、図２（Ｃ）の工程での基板温度は、前記図２（Ａ），（Ｂ）の各工程における基板温度よりも１００℃以上高い、ただし４００℃を超えないように設定される。図２（Ｃ）の基板温度を４００℃以上に設定すると、特に大規模半導体集積回路装置などの製造の際には、基板上に先の工程ですでに形成されている超微細化トランジスタなどにおいて、基板処理の熱により不純物元素の分布プロファイルが変化してしまうなどの問題が生じる。また前記図２（Ｃ）の工程は、２０〜６５０Ｐａの範囲のプロセス圧で実行することが好ましい。その際、５００Ｗ〜３ｋＷの範囲のプラズマパワーを使うことが好ましい。
図５中、データＡ〜Ｄは、図６に示す条件で実行された実験に対応している。
表１を参照するに、前記図２（Ｂ）の酸化処理を省略して、図２（Ａ）のＳｉＯＣＨ膜の成膜工程の後、いきなり図２（Ｃ）の空孔形成工程に移行した場合、得られる比誘電率は２．８程度（プロセス条件Ａ）であり、図２（Ｃ）の水素プラズマ処理の際にＣＨｘ基あるいはＯＨ基の除去が速やかに生じる一方で、ＳｉＯＣＨ膜４２も収縮してしまい、満足できる空孔形成および比誘電率の低下が生じないことがわかる。
これに対し、図２（Ｂ）の酸化処理工程を１０〜６０秒間実施した場合、比誘電率の値は酸化処理時間とともに減少し、例えば前記酸化処理工程を６０秒間実行した場合、プロセス条件Ｂで２．５５、プロセス条件Ｃで２．５２、プロセス条件Ｄで２．４と、比誘電率が低くなるのがわかる。この比誘電率は、前記緻密化層４３を含んだ状態のものであり、前記図２（Ｃ）の工程の後で前記緻密化層４３を除去した場合、比誘電率の値はさらに減少する。
また、前記図６のプロセス条件Ａと同じ条件で、ただし成膜時の圧力を４００Ｐａとした実験（プロセス条件Ｅ）において、図２（Ｂ）の酸素プラズマ処理を１０秒間とした場合でも、２．２８の比誘電率が達成されるのが確認された。このように、ＳｉＯＣＨ膜成膜時の圧力、成膜後の酸素プラズマ照射時間、さらに空孔形成工程における水素プラズマ照射時間を制御することにより、得られるＳｉＯＣＨ膜の比誘電率を制御することが可能であり、さらに比誘電率を下げられると考えられる。
図７は、図２（Ｃ）の緻密化処理工程および水素プラズマ処理により得られた超低誘電率ＳｉＯＣＨ膜４２ＡのＦＴＩＲスペクトルを、図２（Ａ）の成膜のみの状態（Ａｓ−ｄｅｐｏ）と比較して示す。ただし図７は、前記ＳｉＯＣＨ膜４２Ａ上に緻密化層４３が形成された状態についてのものである。また図７中、各吸収ピークの同定は、非特許文献１に従って行っている。
図７を参照するに、緻密化処理および水素プラズマ処理を行った膜を、Ａｓ−ｄｅｐｏの膜と比較すると、メチル基やＯＨ基が減少し、一方Ｓｉ−Ｏ−Ｓｉケージ構造に対応する位置において吸収が増大しているのがわかるが、これは、ＣＨｘ基やＯＨ基の脱離により、ＳｉＯＣＨ膜４２Ａ中に空孔が実際に形成されていることを示している。また図２（Ｃ）の状態ではＳｉ−Ｏ−Ｓｉネットワークに対応する吸収が増大していることから、機械的強度も増大したと考えられる。
図７より、図２（Ｂ）の表面緻密化工程の後で図２（Ｃ）の多孔質膜形成工程を行うことにより、前記ＳｉＯＣＨ膜４２Ａ中には空孔が実際に形成され、膜４２Ａが多孔質膜になっていることが示される。
図８は、前記図２（Ａ）〜（Ｃ）の工程を実行するクラスタ型基板処理装置６０の概要を示す。
図８を参照するに、前記クラスタ型基板処理装置６０は、真空搬送室6０１と、前記真空搬送室６０１内に設けられた可動式搬送アーム６０２と、前記真空搬送室６０１に接続され、先の基板処理装置１１が収納された処理室２００と、前記真空搬送室６０１に結合され先の基板処理装置５０が収納された処理室３００と、前記真空搬送室６０１に結合されたロードロック室６０３、６０４を含む。
前記処理室２００，３００、前記真空搬送室６０１、ロードロック室６０３および６０４には、図示しない排気手段が接続される。
また、前記処理室２００，３００、ロードロック室６０３，６０４は、それぞれ開閉自在のゲートバルブ６０１ａ〜６０１ｂ，６０１ｄおよび６０１ｅを介して前記真空搬送室６０１と接続され、被処理基板は上記のゲートバルブのいずれかを開放することで、前記真空搬送室６０１からいずれかの基板処理室に、あるいはいずれかの基板処理室から前記真空搬送室６０１に搬送される。
さらに前記ロードロック室６０３および６０４には、それぞれ開閉自在のゲートバルブ６０３ａおよび６０４ａが設けられ、前記ゲートバルブ６０３ａを開放することにより、前記ロードロック室６０３に、被処理基板を複数収納したウェハカセットＣ１が装填される。同様に、前記ゲートバルブ１０３ｂを開放することで、前記ロードロック室６０４に、被処理基板を複数収納したウェハカセットＣ２が装填される。
基板処理を行う場合は、例えば、被処理基板Ｗ０が、カセットＣ１またはＣ２から、前記搬送アーム６０２によって前記真空搬送室６０１を介して処理室２００に搬送され、前記処理室２００での処理を終了した被処理基板は、前記搬送アーム１０２により、前記真空搬送室６０１を介して前記処理室３００に搬送される。前記処理室３００での処理を終えた被処理基板Ｗは、前記ロードロック室６０３のカセットＣ１あるいはロードロック室６０４のカセットＣ２に収納される。
図８では、真空搬送室６０１に処理室が２つ結合された例を示したが、例えば真空搬送装置の面６０１Ａまたは６０１Ｂにさらに処理容器を接続して、いわゆるマルチチャンバシステムとして用いることが可能である。これにより、成膜、緻密化処理および水素プラズマ処理を効率よく行うことができ、低密度膜を高いスループットで形成可能である。
図９は、図８のクラスタ型基板処理装置６０全体の動作を説明するフローチャートである。
図９を参照するに、ステップ１において前記被処理基板Ｗが前記処理室２００に搬送され、前記処理容器１１中において前記図２（Ａ）に対応する工程が実行され、ＳｉＯＣＨ膜４２の堆積が行われる。
次にステップ２において同じ処理容器１１中でプラズマを維持したまま、かつ酸素ガスおよびＡｒガスの供給を継続したまま、前記有機シラン原料ガスの供給のみが遮断され、前記図２（Ｂ）の工程に対応して、前記ＳｉＯＣＨ膜４２の表面に表面緻密化層４２Ａが形成される。
次にステップ３において前記被処理基板Ｗが、前記処理室２００から処理室３００に搬送され、図３，４の基板処理装置５０により、図２（Ｃ）の空孔形成工程が行われる。
図８の基板処理装置６０では、このような一連の基板処理プロセスを制御するため、制御装置６００Ａを備えている。なお、表面緻密化層４２Ａの形成工程も、処理室３００で行うようにしてもよいが、表面緻密化層４２Ａの形成後、水素プラズマ処理のために昇温する必要があることから、水素プラズマ処理だけを処理室３００で行うのが好ましい。
前記制御装置６００Ａは、実際には汎用コンピュータであり、図７のプロセスに対応したプログラムコード手段を記録された記憶媒体を読み込み、前記プログラムコート手段に従って、前記基板処理装置６０の各部を制御する。
なお、本実施形態において、前記図２（Ａ）の成膜工程は、プラズマＣＶＤ工程に限定されるものではなく、塗布工程により行うことも可能である。
［第２の実施形態］
図１０（Ａ）〜（Ｄ）は、本発明の第２の実施形態による成膜方法の概要を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１０（Ａ）〜（Ｅ）を参照するに、図１０（Ａ）〜（Ｃ）は先の図２（Ａ）〜（Ｃ）と同一であるが、本実施形態では、図１０（Ｄ）の工程において、図１０（Ｃ）の工程で得られた構造を、プラズマ励起された酸素ラジカルＯ＊、あるいは酸素ラジカルＯ＊および水素ラジカルＨ＊により、さらに処理することを特徴とする。
例えば図１０（Ｃ）の工程で得られた構造を、同じマイクロ波プラズマ処理装置中、同一の基板温度（例えば４００℃）において、プロセス圧を略同じ２０〜６５０Ｐａのプロセス圧、例えば２６０Ｐａに設定し、Ａｒガスを２５０ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を５００Ｗ〜２ｋＷのパワー、例えば２ｋＷのパワーで供給する。これにより、前記ＳｉＯＣＨ膜４２Ａは、特にその表面が酸素ラジカルＯ＊により改質され、ＳｉＯＣＨ膜４２Ｂに変化する。かかる改質処理の結果、前記ＳｉＯＣＨ膜４２Ａの表面に図１０（Ｂ）の酸素プラズマ処理あるいは図１０（Ｃ）の水素プラズマ処理で生じていたダメージが解消ないし軽減される。
図１１Ａ，１１Ｂ、および図１２Ａ，１２Ｂは、このような改質処理工程によるＳｉＯＣＨ膜のリーク電流特性の変化を示す。図１１Ａは、本発明の第２の実施形態による処理時間とリーク電流の関係を示す図である。図１１Ｂは、本発明の第２の実施形態によるＯ2／Ａｒ流量比とリーク電流の関係を示す図である。図１２Ａは、本発明の第２の実施形態による処理時間とリーク電流の関係を示す図である。図１２Ｂは、本発明の第２の実施形態によるＯ2／Ｈ2流量比とリーク電流の関係を示す図である。図１１Ａ，１１Ｂおよび図１２Ａ，１２Ｂの全ての実験において、ＳｉＯＣＨ膜として、前記図１の成膜処理装置１１を使い、ｐ型シリコン基板上に１００Ｐａの圧力下、２５℃の温度で、トリメチルシランを１００ＳＣＣＭ，酸素ガスを１００ＳＣＣＭ、Ａｒガスを６００ＳＣＣＭの流量で供給し、周波数が２７．１２ＭＨｚの高周波を２５０Ｗのパワーで供給しながら形成した膜を使っている。
以下の図１３は、図１１Ａ，１１Ｂに示す、図１０（Ｄ）の改質処理を酸素ラジカルのみにより行った実験の詳細を示す。
図１３を参照するに、実験＃１１では、前記図１０（Ｃ）の工程で得られたＳｉＯＣＨ膜（以下、初期ＳｉＯＣＨ膜と称する）に対し、図３の基板処理装置５０中、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射し、水素プラズマ処理を行っている。
実験＃１２では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで５秒間供給し、酸素プラズマ処理を行っている。
実験＃１３では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、４００Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで５秒間供給し、酸素プラズマ処理を行っている。
実験＃１４では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを５ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで２０秒間供給し、酸素プラズマ処理を行っている。
実験＃１５では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで２０秒間供給し、酸素プラズマ処理を行っている。
実験＃１６では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを５ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで４０秒間供給し、酸素プラズマ処理を行っている。
実験＃１７では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波パワーを５５秒間遮断した後、２６７Ｐａの圧力下、４００℃においてＡｒガスを２０００ＳＣＣＭ，酸素ガスを２００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を１．５ｋＷのパワーで４０秒間供給し、酸素プラズマ処理を行っている。
図１４は、図１２Ａ，１２Ｂに示す、図１０（Ｄ）の改質処理を酸素ラジカルおよび水素ラジカルにより行った実験の詳細を示す。
実験＃１は、前記実験＃１１と同じであり、前記図１０（Ｃ）の工程で形成された初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、さらに周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素プラズマ処理を行っている。
実験＃２は、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１００秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で２０秒間水素酸素プラズマ処理を行っている。
実験＃３では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで６０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で６０秒間水素酸素プラズマ処理を行っている。
実験＃４では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭ、酸素ガスを５ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素酸素プラズマ処理を行っている。
実験＃５では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１００秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が２５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で２０秒間水素酸素プラズマ処理を行っている。
実験＃６では、前記初期ＳｉＯＣＨ膜を、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで６０秒間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が２５ＳＣＣＭの酸素ガスを加え、プラズマパワーを１．５ｋＷとした以外、同一条件で６０秒間水素酸素プラズマ処理を行っている。
さらに図示していない実験＃７では、前記初期ＳｉＯＣＨ膜に対し、図３の基板処理装置５０中において、２６７Ｐａの圧力下、４００℃の温度において、Ａｒガスを５００ＳＣＣＭ，水素ガスを１０００ＳＣＣＭ、酸素ガスを２５ＳＣＣＭの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２ｋＷのパワーで１２０秒間照射して水素酸素プラズマ処理を行っている。
なお前記図１３，１４の実験の全てにおいて、プラズマ処理装置５０のギャップ長は、５５ｍｍに設定している。
図１１Ａおよび１１Ｂ、あるいは図１２Ａおよび１２Ｂを参照するに、このような水素ラジカルおよび酸素ラジカルによる後処理、あるいは酸素ラジカルのみによる後処理を行うことにより、形成されたＳｉＯＣＨ膜のリーク電流特性が、処理を図１０（Ｃ）の段階で打ち切った場合に比べ、向上することがわかる。
より具体的には、水素ラジカル処理のみを１２０秒間行い、酸素ラジカル処理を行わなかった実験＃１では、平均比誘電率が３．７９でリーク電流が１．５８×１０-8Ａ／ｃｍ2であるのに対し、１００秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で２０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃２では、平均比誘電率が３．６４で、リーク電流が１．２９×１０-8Ａ／ｃｍ2となり；６０秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で６０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃３では、平均比誘電率が３．２９で、リーク電流が７．８２×１０-9Ａ／ｃｍ2となり；初めから５ＳＣＣＭの酸素ガス流量で１２０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃４では、平均比誘電率が３．３６で、リーク電流が３．５３×１０-９Ａ／ｃｍ2となり；１００秒間の水素ラジカル処理の後、２５ＳＣＣＭの酸素ガス流量で２０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃５では、平均比誘電率が３．３４で、リーク電流が８．５５×１０-9Ａ／ｃｍ2となり；６０秒間の水素ラジカル処理の後、２５ＳＣＣＭの酸素ガス流量で６０秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験＃６では、平均比誘電率が３．２４で、リーク電流が６．９８×１０-9Ａ／ｃｍ2となっている。
また水素ラジカル処理のみを１２０秒間行い、酸素ラジカル処理を行わなかった実験＃１１は、実験＃１と同じで、平均比誘電率が３．７９でリーク電流が１．５８×１０-8Ａ／ｃｍ2であるのに対し、１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で５秒間、酸素ラジカルによる処理を行った実験＃１２では、平均比誘電率が３．７２で、リーク電流が１．４７×１０-8Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で５秒間、４００Ｐａの圧力において酸素ラジカルによる処理を行った実験＃１３では、平均比誘電率が３．５３で、リーク電流が８．９４×１０-9Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で２０秒間、酸素ラジカルによる処理を行った実験＃１４では、平均比誘電率が３．５０で、リーク電流が７．６０×１０-９Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で２０秒間、酸素ラジカルによる処理を行った実験＃１５では、平均比誘電率が３．５０で、リーク電流が８．５４×１０-9Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、５ＳＣＣＭの酸素ガス流量で４０秒間、酸素ラジカルによる処理を行った実験＃１６では、平均比誘電率が３．３５で、リーク電流が４．７５×１０-9Ａ／ｃｍ2となり；１２０秒間の水素ラジカル処理の後、２００ＳＣＣＭの酸素ガス流量で４０秒間、酸素ラジカルによる処理を行った実験＃１７では、平均比誘電率が３．５８で、リーク電流が７．９６×１０-9Ａ／ｃｍ2となっている。
図１１Ａ，１１Ｂは、前記図１３より、プロセス時間とリーク電流の関係を、酸素ラジカル処理時におけるＡｒガスに対する酸素ガス流量比が０．１および０．０２５の試料について、示している。また図１１Ａ中には、酸素ラジカル処理を行っていない標準試料（＃１１）の結果、および酸素ラジカル処理時の圧力を４００Ｐａとした試料の結果が、合わせて示されている。ただし図１１Ａでは横軸はプロセス時間を示し、図１１ＢではＯ2ガス／Ａｒガス流量比を示す。
図１１Ａより、リーク電流値は酸素ラジカル処理時間とともに急激に減少し、特に酸素ラジカル処理時における酸素ガス／Ａｒガス流量比が０．００２５の試料のほうが、０．１の試料よりもリーク電流が低いことがわかる。
図１１Ａの関係より、このような酸素ラジカル処理は１０秒以上、より好ましくは２０秒以上実行するのが好ましいことがわかる。
図１１Ｂは、Ｏ2／Ａｒ流量比とリーク電流の関係を示す図である。
図１１Ｂより、１×１０-8Ａ／ｃｍ2以下のリーク電流値を実現した試料があることがわかる。
このように、図１０（Ｄ）の酸素ラジカル処理工程は、ＳｉＯＣＨ膜のリーク電流低減のみならず、ｋ値の低減にも有効であることがわかる。
図１２Ａは、前記表３より、プロセス時間とｋ値の関係を、酸素ラジカル処理時における水素ガスに対する酸素ガス流量比が０．４９および２．４４の試料について、示している。また図１２Ａ中には、酸素ラジカル処理を行っていない標準試料（＃１）の結果、および試料＃７の結果が、合わせて示されている。
図１２Ａより、リーク電流値は酸素ラジカル処理時間とともに減少するが、特に酸素ラジカル処理時における酸素ガス／水素ガス流量比が２．４４の試料の場合、プロセス時間が約６０秒間を超えるとｋ値が上昇に転じることがわかる。
図１２Ｂは、本発明の第２の実施形態によるＯ2／Ｈ2流量比とリーク電流の関係を示す図である。
図１２Ｂより、１×１０-8Ａ／ｃｍ2以下のリーク電流値を実現した試料があることがわかる。
一方、前記水素ガスに対する酸素ガスの流量比が０．４９の実験では、より長いプロセス時間を使っても、ｋ値およびリーク電流値の増大は見られない。
図１２Ａ、１２Ｂの関係より、このような酸素ラジカル処理は１０秒以上、より好ましくは２０秒以上、実行するのが好ましいことがわかる。
図１５は、前記図１３の＃２および前記図１４の＃１２の実験で得られたＳｉＯＣＨ膜試料のＸＰＳ（Xray-photoelectron spectroscopy）スペクトルを、前記図１３の＃１、従って図１４の＃１の比較対照実験で得られたＳｉＯＣＨ膜試料のＸＰＳスペクトルと比較して示す。
図１５を参照するに、比較対照の試料では、Ｓｉ−ＣあるいはＳｉ−Ｓｉ結合に対応するピークが観測されるのに対し、図１０（Ｄ）の後処理を行うことにより、これをＨ＊（Ｈラジカル）とＯ＊（Ｏラジカル）で行った場合でも、Ｏ＊のみで行った場合でも、膜中におけるこれらの結合が減少し、実質的に消滅していることがわかる。これは、ＳｉＯＣＨ膜の表面がＯ＊により、ＳｉＯ2リッチな組成に改質されていることを意味する。
図１６，１７は、このようにして形成されたＳｉＯＣＨ膜について求められた、Ｓｉ，Ｏ，ＣのＸＰＳデプスプロファイルを示す。
図１６，１７を参照するに、「Ref」と記載したデータは、図１０（Ａ）〜（Ｃ）までの工程で打ち切った試料を、「Post O2」と記載したデータは、図１０（Ｄ）の工程において、ＳｉＯＣＨ膜表面を酸素プラズマ処理した試料を、さらに「Ｈ2＋Ｏ2」と記載した試料は、図１０（Ｄ）の工程において、ＳｉＯＣＨ膜表面を酸素ラジカルと窒素ラジカルで処理した試料を示す。
特に図１７の拡大図より、基準試料（＃１および＃１１）を構成するＳｉＯＣＨ膜の、厚さが２０〜３０ｎｍの表面部分には、図１０（Ｃ）の水素ラジカルにより還元されたダメージ層が形成されているのがわかるが、このような表面ダメージ層においては、Ｓｉ−Ｃ結合の割合が増加し、リーク電流の増大や、比誘電率の増大などの問題が生じる。また水素プラズマ処理により、前記ＳｉＯＣＨ膜４２Ａの表面に形成されている酸素リッチな表面緻密化層４３では、酸素の離脱が生じていることがわかる。つまり、前記図１０（Ｂ）の工程で形成される表面緻密化層は、２０〜３０ｎｍ程度の厚さを有しているものと考えられる。
これに対し、本実施形態では、図１０（Ｄ）の工程において、酸素プラズマ処理あるいは水素および酸素プラズマ処理を後処理として行うことにより、このようなＳｉＯＣＨ膜表面部分における酸素の枯渇が補充され、さらにダメージが修復され、図１１Ａ，図１１Ｂに示したような、比誘電率の低減とリーク電流の低減が実現される。
なお、前記図１０（Ｄ）の工程は、先に図８で説明したクラスタ型基板処理装置６０を使う場合、前記処理室３００において引き続き、上記の処理を行うことで実行できる。
［第３の実施形態］
さて、先に説明した実施形態では、形成された多孔質ＳｉＯＣＨ膜４２Ａ上に緻密化層４３が残されているが、このような緻密化層４３は、ＳｉＯＣＨ膜全体の比誘電率を増大させるように作用するため、除去することが望ましい。
そこで本実施形態では、さらに前記図２（Ｃ）の工程に引き続く図１８の緻密化層除去工程において、前記緻密化層４３を、例えばＡｒスパッタ処理あるいはＣＭＰ工程により、除去する。
例えば、図１８の工程を、ＩＣＰプラズマ処理装置を使い、２８０℃の基板温度においてＡｒガスを５ＳＣＣＭの流量で供給し、高周波コイルに周波数が１３．５６ＭＨｚの高周波を３００Ｗのパワーで供給し、被処理基板に周波数が２ＭＨｚの高周波バイアスを３００Ｗのパワーで印加し、スパッタエッチングを１３０秒間おこなうことにより、前記緻密化層４３を除去することができる。この結果、表面緻密化層が除去されて、２．２程度の比誘電率を２．０まで低減することができ、超低誘電率膜が形成できる。
図１９は、前記図１８の工程まで含めて本実施形態による成膜工程を行うクラスタ型基板処理装置６０Ａの構成を示す。ただし図１９中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１９を参照するに、基板処理装置６０Ａは前記真空搬送室６０１に、ゲートバルブ６０１ｃを介して結合された処理室４００を備え、前記処理室４００には、ＩＣＰプラズマ処理装置が設けられている。
そこで、前記処理室３００において図２（Ｃ）の工程あるいは図１０（Ｄ）の工程が終了した被処理基板は前記搬送機構６０２により真空処理室６０１を介して前記処理室４００に搬送され、図１８の表面緻密化層除去処理が、スパッタ法により行われる。
また、前記処理室３００おいて図２（Ｃ）の工程あるいは図１０（Ｄ）の工程が終了した被処理基板を、前記ロードロック室６０３あるいは６０４から取り出し、別のＣＭＰ装置において前記図１８の工程を行うことも可能である。
［第４の実施形態］
さて、先に説明した図２（Ｂ）あるいは図１０（Ｂ）の工程では、ＳｉＯＣＨ膜４２が図２（Ａ）あるいは図１０（Ａ）の工程で形成された後、Ａｒガスおよび酸素ガス、および高周波パワーを引き続き供給し、有機シラン原料ガスのみを遮断して、所望の表面緻密化層形成工程を行っている。
本発明の発明者は、前記図２（Ａ）〜（Ｃ）の実験の際、特に図２（Ａ）のＳｉＯＣＨ膜成膜工程の終了処理において、被処理基板表面に多量のパーティクルが発生する場合があることを見出した。
図２０は、本発明の発明者が行った実験を示す。
図２０を参照するに、ステップ１においてＳｉＯＣＨ膜４２の成膜が行われ、ステップ２〜４において、成膜終了工程が行われる。なお、ＳｉＯＣＨ膜４２の成膜は、４５℃の基板温度で行っている。
実験＃２１では、トリメチルシラン原料ガスの供給および酸素ガスの供給を、高周波パワーの遮断と同時に遮断し、ステップ２においてＡｒガスを０．１秒間流した後、ステップ３で処理を終了している。この実験＃２１では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１μm以上のパーティクルが、１×１０8個／ｃｍ2の密度で形成されるのが確認された。
実験＃２２では、ステップ1においてトリメチルシラン原料ガスの供給、酸素ガスの供給およびＡｒガスの供給を続けたまま、高周波パワーを遮断し、ステップ２において１０秒後にトリメチルシラン原料ガス、酸素ガスおよびＡｒガスの供給を遮断している。この実験＃２２では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１３μm以上のパーティクルが、５×１０7個／ｃｍ2の密度で形成されるのが確認された。
実験＃２３では、ステップ2において酸素ガスおよびＡｒガスの供給を続けたまま、また高周波パワーの供給を続けたまま、トリメチルシラン原料ガスの供給のみを遮断し、ステップ３において０．１秒後にＡｒガスの供給を続けたまま、酸素ガスおよび高周波パワーの供給を遮断している。さらにステップ４において１０秒後にＡｒガスの供給を遮断している。この実験＃２３では、パーティクルカウンタによる測定で、被処理基板表面に粒径が０．１３μm以上のパーティクルが、０．０６個／ｃｍ2の密度で形成されるのが確認された。
実験＃２４では、ステップ2においてＡｒガスおよび高周波パワーの供給を続けたまま、酸素ガスおよびトリメチルシラン原料ガスの供給を遮断し、ステップ３において０．１秒後にＡｒガスの供給を続けたまま、高周波パワーの供給を遮断している。さらにステップ４において１０秒後にＡｒガスの供給を遮断している。この実験＃２４では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１μm以上のパーティクルが、２×１０7個／ｃｍ2の密度で形成されるのが確認された。
実験＃２５では、ステップ２においてＡｒガスの供給を続けたまま、トリメチルシラン原料ガス、酸素ガスおよび高周波パワーを遮断し、ステップ３において１０秒後にＡｒガスの供給を遮断している。この実験＃２５では、被処理基板表面に粒径が０．１３μm以上のパーティクルが、２×１０7個／ｃｍ2の密度で形成されるのが確認された。
実験＃２６では、ステップ2においてトリメチルシランガス、Ａｒガスおよび高周波パワーの供給を続けたまま、酸素ガスの供給のみを遮断し、ステップ３において０．１秒後にＡｒガスの供給を続けたまま、トリメチルシランガスおよび高周波パワーの供給を遮断している。さらにステップ４において１０秒後にＡｒガスの供給を遮断している。この実験＃２６では、ＳＥＭによる観察で、被処理基板表面に粒径が０．１３μm以上のパーティクルが、５×１０7個／ｃｍ2の密度で形成されるのが確認された。
上記の結果から、実験＃２３におけるように、ＳｉＯＣＨ膜を平行平板型基板処理装置においてプラズマＣＶＤ法により形成する場合には、先にトリメチルシラン原料ガスの供給を停止し、その後で酸素ガスと高周波パワーの供給を停止するのが、パーティクル発生を抑制するのに効果的であることがわかる。
このような成膜終了シーケンスは、実際には図２（Ａ）の成膜工程の後、図２（Ｂ）の緻密化処理工程を行うことと同等であり、先の図２（Ａ）〜（Ｃ）の工程、あるいは図１０（Ａ）〜（Ｄ）の工程においては、結果的にＳｉＯＣＨ膜の成膜終了に伴うパーティクル発生が最小化されていることがわかる。
さらに本発明の発明者は、図１の平行平板型基板処理装置１１を使い、パーティクル発生を抑制できる最適な後処理条件について、探索を行った。
図２１（Ａ）〜（Ｃ）は、前記図２（Ａ），（Ｂ）のプロセスを、最もパーティクルが発生しやすい６００Ｐａのプロセス圧において、図２（Ｂ）の酸素プラズマ処理の時間を変化させた場合の、パーティクル発生の様子を示す。ただし図２１（Ａ）〜（Ｃ）では基板処理装置１１のギャップを２５ｍｍに、また基板温度を４５℃に設定し、図２（Ａ）の工程ではトリメチルシランガス、酸素ガスおよびＡｒガスの流量を、それぞれ１００ＳＣＣＭ、１００ＳＣＣＭおよび６００ＳＣＣＭに設定し、１３．５６ＭＨｚの高周波を６．８秒間供給することでＳｉＯＣＨ膜の成膜を行い、一方図２（Ｂ）の工程では、同じ条件で、ただしトリメチルシランガスのみを遮断し、２０〜４５秒間の酸素プラズマ処理を行っている。図２１（Ａ）〜（Ｃ）中、上の図は基板表面におけるパーティクルの面内分布を、下の図は発生したパーティクルの粒径分布を示している。
図２１（Ａ）は、図２（Ｂ）の酸素プラズマ処理時間を２０秒間に設定した場合を示しているが、約０．４μm以上の粒径のパーティクルが多数発生しているのがわかる。
これに対し、図２１（Ｂ）は、図２（Ｂ）の酸素プラズマ処理時間を３０秒間に設定した場合を示しているが、約０．４μm以上の粒径のパーティクル発生が抑制され、発生しているパーティクルは、ほとんどが粒径０．２μm以下のものであることがわかる。同様の傾向は、前記酸素プラズマ処理時間を４５秒間とした図２１（Ｃ）においても、観察される。
このように図２１（Ａ）〜（Ｃ）の結果によれば、先の図２０の結果と同様に、先に説明した図２（Ｂ）の酸素プラズマ処理工程を、３０秒間以上行うことにより、成膜終了時におけるパーティクル発生を効果的に抑制できることがわかるが、粒径が０．１３μm以下のパーティクルについてみると、効果的なパーティクル発生を抑制できておらず、パーティクル数は、この粒径範囲では、逆に増加している。
これに対し、前記図２（Ａ）の工程に引き続き、図２（Ｂ）の工程において、基板温度、プロセス圧、プラズマパワーは同一条件のまま、トリメチルシランガス、酸素ガスおよびＡｒガスの流量を２倍に増大させた場合のパーティクル発生状況を図２２（Ａ）に示す。
図２２（Ａ）を参照するに、状況は図２１（Ｃ）の場合よりは多少改善されているが、粒径が０．１μm以下のパーティクルが多量に発生しているのがわかる。
さらに図２２（Ｂ）は、前記図２（Ａ）のＳｉＯＣＨ膜成膜工程を、先に説明した図２１（Ａ）と同じ条件で行った後、図２（Ｂ）の酸素プラズマ処理工程を、同じプロセス条件下、ただし酸素ガスおよびＡｒガスの流量を２倍に増大させて３０秒間行った場合の、パーティクル発生状況を示す。
図２２（Ｂ）を参照するに、このように成膜後の酸素プラズマ処理の際のＡｒガスおよび酸素ガスの流量を増大させることにより、パーティクル発生を劇的に低減することができるのがわかる。
さらに図２２（Ｃ）は、前記図２（Ａ）のＳｉＯＣＨ膜成膜工程を、先に説明した図２１（Ａ）と同じ条件で行った後、図２（Ｂ）の酸素プラズマ処理工程を、同じプロセス条件下、ただしプロセス圧を２５０Ｐａに低減し、３０秒間行った場合の、パーティクル発生状況を示す。
図２２（Ｃ）を参照するに、この場合にも、成膜処理後のパーティクル発生が劇的に低減しているのがわかる。
図２３（Ａ）は、図２（Ｂ）の酸素プラズマ処理を、図２（Ａ）の成膜処理の際のプロセス圧よりも低い２５０Ｐａにおいて、酸素ガスおよびＡｒガスの流量を図２（Ａ）の成膜処理の場合の２倍に増大させて行った場合の、パーティクル発生の状況を示す。
図２３（Ａ）を参照するに、パーティクル発生が、図２２（Ｂ）および（Ｃ）のいずれに対しても、さらに抑制されているのがわかる。
さらに図２３（Ｂ）は、図２（Ａ）の成膜時のプロセス圧を５００Ｐａに設定し、図２３（Ａ）と同様な成膜終了プロセスを、図２（Ｂ）の工程に対応して行った場合の、パーティクル発生の状況を示す。
図２３（Ｂ）を参照するに、パーティクル発生はさらに抑制されていることがわかる。
このように、先に説明した図２（Ｂ）あるいは図１０（Ｂ）の酸素プラズマ処理工程を、図２（Ａ）あるいは図１０（Ａ）の成膜処理工程よりも低い圧力で、さらに酸素ガスおよびＡｒガス流量を増加させた条件で行うことにより、パーティクル発生をさらに効果的に抑制することが可能である。
また、このような成膜終了時における酸素プラズマ処理は、図１に示したような平行平板型基板処理装置においてＳｉＯＣＨ膜を成膜する場合のみならず、図３，４に示したようなマイクロ波プラズマ処理装置において、例えばトリメチルシランガスとＡｒガスと酸素ガスを供給してＳｉＣＯ膜の成膜を行う場合においても有効である。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明は優先権主張の基礎となる２００６年１月１３日に出願の特願２００６−００５９２８の全内容を含むものである。
本発明によれば、多孔質膜の成膜を、基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成し、前記誘電体膜表面に、前記有機官能基および水酸基を除去する緻密化処理を行い、前記誘電体膜表面に、前記誘電体膜本体よりも密度の高い表面緻密化層を形成し、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程により実行することにより、前記空孔形成工程において、前記誘電体膜中に含まれる、一般にＣＨｘと略記されるＣＨ3，Ｃ2Ｈ5，・・・などの有機官能基や水酸基（ＯＨ）が制御されたレートで膜外に排出され、前記空孔形成の際の誘電体膜の収縮を効果的に抑制することが可能となる。その結果、誘電体膜の密度増加が抑制され、低い誘電率の多孔質膜を得ることが可能になる。
またこのように成膜工程の後に、成膜原料ガスのみを遮断し、プラズマガスおよび酸化ガスの供給およびプラズマパワーの供給を係属することにより、成膜工程終了時に生じるパーティクル発生が効果的に抑制され、成膜の歩留まりが大きく向上する。
本国際出願は、２００６年１月１３日に出願した日本国特許出願２００６−００５９２８に基づく優先権を主張するものであり、２００６−００５９２８号の全内容を本国際出願に援用する。
本発明で使われる成膜処理装置の構成を示す図である。 （Ａ）〜（Ｃ）は、本発明の第１の実施形態による成膜方法を示す図である。 本発明において多孔質膜形成に使われる基板処理装置の構成を示す図である。 本発明において多孔質膜形成に使われる基板処理装置の構成を示す別の図である。 本発明の前記第１実施形態の効果を説明する図である。 図２（Ａ）〜（Ｃ）の工程のプロセス条件と、得られた多孔質膜のｋ値を示す表である。 本発明の第１実施形態により得られたＳｉＯＣＨ膜のＦＴＩＲスペクトルを示す図である。 本発明の第１実施形態で使われるクラスタ型基板処理装置の構成を示す図である。 図７のクラスタ型基板処理装置を使って行われる本発明第１実施形態による成膜方法を示すフローチャートである。 （Ａ）〜（Ｄ）は、本発明の第２の実施形態による成膜方法を示す図である。 本発明の第２の実施形態による処理時間とリーク電流の関係を示す図である。 本発明の第２の実施形態によるＯ2／Ａｒ流量比とリーク電流の関係を示す図である。 本発明の第２の実施形態による処理時間とリーク電流の関係を示す図である。 本発明の第２の実施形態によるＯ2／Ｈ2流量比とリーク電流の関係を示す図である。 第２の実施形態における実験条件を示す表である。 第２の実施形態における実験条件を示す別の表である。 本発明の前記第２実施形態により得られたＳｉＯＣＨ膜のＸＰＳスペクトルを示す図である。 本発明の前記第２実施形態により得られたＳｉＯＣＨ膜のＳＩＭＳプロファイルを示す図である。 図１６の一部を拡大して示す図である。 本発明の第３の実施形態を示す図である。 本発明の前記第３実施形態で使われるクラスタ型基板処理装置の構成を示す図である。 本発明の第４の実施形態における実験条件を示す表である。 （Ａ）〜（Ｃ）は、本発明の第４の実施形態を説明する図である。 （Ａ）〜（Ｃ）は、本発明の第４の実施形態を説明する別の図である。 （Ａ），（Ｂ）は、本発明の第４の実施形態を説明するさらに別の図である。

Claims (21)

  1. 基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成する工程と、
    前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形成する工程と、
    前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程と、を含む多孔質膜の成膜方法。
  2. 前記誘電体膜を形成する工程は、プラズマＣＶＤ法により、室温から２００℃までの範囲の第１の温度で実行され、
    前記表面緻密化層を形成する工程は、室温から２００℃までの範囲の第２の温度でプラズマ処理により実行され、
    前記空孔を形成する工程は、前記第１および第２の温度よりも高い、第３の温度で実行される請求項１記載の成膜方法。
  3. 前記第１および第２の温度は約４５℃であり、前記第３の温度は約４００℃である請求項２記載の成膜方法。
  4. 前記誘電体膜を形成する工程と前記緻密化処理を行う工程は、同一の基板処理装置中において連続して実行され、前記空孔を形成する工程は、別の基板処理装置中において実行される請求項２記載の成膜方法。
  5. 前記誘電体膜形成工程は、前記基板表面に前記有機シリコン化合物原料の原料ガスを、酸化ガスおよび不活性ガスとともに供給することにより実行され、前記表面緻密化層を形成する工程は、前記誘電体膜形成工程に引き続き、プラズマを維持したまま前記酸化ガスおよび不活性ガスを供給し続け、前記原料ガスの供給のみを遮断することにより実行される請求項４記載の成膜方法。
  6. 前記表面緻密化層を形成する工程は、前記不活性ガスの供給を続けたまま、前記プラズマおよび前記酸化ガスの供給を遮断することにより終了される請求項５記載の成膜方法。
  7. 前記表面緻密化層を形成する工程は、前記誘電体膜形成工程よりも、前記酸化ガスおよび不活性ガスの流量を増大させて実行される請求項５記載の成膜方法。
  8. 前記表面緻密化層を形成する工程は、前記誘電体膜形成工程よりも低いプロセス圧で実行される請求項５記載の成膜方法。
  9. 前記誘電体膜はＳｉＯＣＨ膜であり、前記緻密化処理工程は、前記基板上に形成された誘電体膜表面を、プラズマ励起された酸素ラジカルにより処理する工程よりなり、前記表面緻密化層を、前記誘電体膜本体よりも高い濃度で酸素を、前記誘電体膜本体よりも低い濃度で炭素を含むように形成する請求項１記載の成膜方法。
  10. 前記緻密化処理工程は、前記表面緻密化層を、３０ｎｍを超えない厚さに形成する請求項１記載の成膜方法。
  11. 前記緻密化処理工程は、前記誘電体膜本体中に、Ｓｉ−Ｏ−Ｓｉケージ構造が形成されるように実行される請求項１記載の成膜方法。
  12. 前記誘電体膜形成工程および前記緻密化処理工程は、平行平板型プラズマＣＶＤ装置中において、１００〜１０００Ｐａの圧力下、１００〜７５０Ｗのプラズマパワーを供給しながら実行され、前記空孔形成工程は、マイクロ波プラズマ処理装置中において、１００〜１０００Ｐａの圧力下、１００〜７５０Ｗのプラズマパワーを供給しながら実行される請求項２記載の成膜方法。
  13. 前記空孔形成工程の後、さらに前記表面緻密化層を有する誘電体膜を、酸化性雰囲気により後処理する工程を含む請求項１記載の成膜方法。
  14. 前記後処理工程は、プラズマ励起された酸素ラジカルにより実行される請求項１３記載の成膜方法。
  15. 前記後処理工程では、さらにプラズマ励起された水素ラジカルが添加される請求項１４記載の成膜方法。
  16. 前記後処理工程は、前記空孔形成工程に連続して、同一のプラズマ処理装置中において実行される請求項１３記載の成膜方法。
  17. さらに前記空孔形成工程の後、前記表面緻密化層を除去する工程を含む請求項１記載の成膜方法。
  18. 前記表面緻密化層の除去工程は、前記後処理工程の後で実行される請求項１７記載の成膜方法。
  19. 前記除去工程は、希ガスを含むプラズマによりスパッタリングされる請求項１７記載の成膜方法。
  20. 前記除去工程は、化学機械研磨工程により実行される請求項１８記載の成膜方法。
  21. 汎用コンピュータにより基板処理システムを制御させ、前記基板処理システムに、シリコン基板上への多孔質膜の成膜処理を実行させるプログラムを記録したコンピュータ可読記録媒体であって、前記基板処理システムは、第1の基板処理装置と第２の基板処理装置とを結合してなり、前記多孔質膜の成膜処理は、
    被処理基板を前記第１の基板処理装置に導入する工程と、
    前記第1の基板処理装置中において、前記基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体膜を形成する工程と、
    前記第1の基板処理装置において、前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形成する工程と、
    前記緻密化処理を行った前記被処理基板を、前記第２の基板処理装置に導入する工程と、
    前記第２の基板処理装置において、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基を除去することにより前記誘電体膜本体中に空孔を形成する工程と、を含むことを特徴とするコンピュータ可読記録媒体。
JP2007553937A 2006-01-13 2007-01-12 多孔質膜の成膜方法およびコンピュータ可読記録媒体 Pending JPWO2007080944A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006005928 2006-01-13
JP2006005928 2006-01-13
PCT/JP2007/050284 WO2007080944A1 (ja) 2006-01-13 2007-01-12 多孔質膜の成膜方法およびコンピュータ可読記録媒体

Publications (1)

Publication Number Publication Date
JPWO2007080944A1 true JPWO2007080944A1 (ja) 2009-06-11

Family

ID=38256350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007553937A Pending JPWO2007080944A1 (ja) 2006-01-13 2007-01-12 多孔質膜の成膜方法およびコンピュータ可読記録媒体

Country Status (5)

Country Link
US (1) US20090053895A1 (ja)
JP (1) JPWO2007080944A1 (ja)
KR (1) KR100933374B1 (ja)
CN (1) CN101310370A (ja)
WO (1) WO2007080944A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
JP5407252B2 (ja) * 2008-09-30 2014-02-05 大日本印刷株式会社 ゲルマニウム蒸着シート
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
JP5770892B2 (ja) * 2009-11-20 2015-08-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8728958B2 (en) * 2009-12-09 2014-05-20 Novellus Systems, Inc. Gap fill integration
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8685867B1 (en) * 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
DE102010063887B4 (de) * 2010-12-22 2012-07-19 BSH Bosch und Siemens Hausgeräte GmbH Verfahren zum Herstellen eines pyrolysetauglichen Bauteils eines Gargeräts sowie pyrolysetaugliches Bauteil für ein Gargerät
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
TW201822259A (zh) * 2016-09-09 2018-06-16 美商諾發系統有限公司 氧摻雜矽碳化物膜之基於遠程電漿的沉積
CN114875388A (zh) 2017-05-05 2022-08-09 Asm Ip 控股有限公司 用于受控形成含氧薄膜的等离子体增强沉积方法
CN110651064B (zh) 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US11942358B2 (en) * 2021-03-12 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low thermal budget dielectric for semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002538604A (ja) * 1999-02-26 2002-11-12 トリコン ホールディングス リミティド ポリマー層の処理方法
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
JP2003503849A (ja) * 1999-06-26 2003-01-28 トリコン ホールディングス リミティド 基材上にフィルムを形成する方法及び装置
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
KR100778947B1 (ko) * 2001-08-30 2007-11-22 동경 엘렉트론 주식회사 성막 방법 및 성막 장치
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP2004296476A (ja) 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4547381B2 (ja) * 2003-05-19 2010-09-22 セプトアールエックス インコーポレイテッド 治療用組織拡張デバイスおよび関連方法
JP2004363403A (ja) 2003-06-05 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4358563B2 (ja) * 2003-07-02 2009-11-04 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法
TW200518831A (en) * 2003-09-17 2005-06-16 Tokyo Electron Ltd Production of insulating film with low dielectric constant
KR100854809B1 (ko) * 2003-11-11 2008-08-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법과, 프로그램을 기록한 기억 매체
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
JP2006278783A (ja) * 2005-03-29 2006-10-12 Consortium For Advanced Semiconductor Materials & Related Technologies 絶縁膜形成方法、半導体素子製造方法、及び半導体素子

Also Published As

Publication number Publication date
KR20080003346A (ko) 2008-01-07
CN101310370A (zh) 2008-11-19
KR100933374B1 (ko) 2009-12-22
US20090053895A1 (en) 2009-02-26
WO2007080944A1 (ja) 2007-07-19

Similar Documents

Publication Publication Date Title
KR100933374B1 (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
JP4837370B2 (ja) 成膜方法
KR100906516B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
JP4850871B2 (ja) 絶縁膜の形成方法
KR100920033B1 (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
US20070218687A1 (en) Process for producing materials for electronic device
JP3746968B2 (ja) 絶縁膜の形成方法および形成システム
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
JP2003297822A (ja) 絶縁膜の形成方法
JPWO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
WO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
KR102141670B1 (ko) 저온 경화 모듈러스 강화
WO2003088342A1 (fr) Procede de fabrication de materiau d'un dispositif electronique
JP4526995B2 (ja) ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP4965849B2 (ja) 絶縁膜形成方法およびコンピュータ記録媒体
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP2009021442A (ja) 多孔質膜の成膜方法およびコンピュータ可読記録媒体
JP4083000B2 (ja) 絶縁膜の形成方法
TW200300982A (en) Method of manufacturing semiconductor device
JP2007165717A (ja) 成膜方法及び成膜装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
TW202013558A (zh) 在原子層沉積製程中藉由改質的氧化轉化之雜質控制