CN1787186A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN1787186A
CN1787186A CNA2005100650462A CN200510065046A CN1787186A CN 1787186 A CN1787186 A CN 1787186A CN A2005100650462 A CNA2005100650462 A CN A2005100650462A CN 200510065046 A CN200510065046 A CN 200510065046A CN 1787186 A CN1787186 A CN 1787186A
Authority
CN
China
Prior art keywords
film
insulating film
interlayer dielectric
dielectric
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100650462A
Other languages
English (en)
Inventor
中田义弘
尾崎史朗
矢野映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1787186A publication Critical patent/CN1787186A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体器件制造方法，包括：在半导体衬底10上方形成第一多孔绝缘膜38的步骤；形成第二绝缘膜40的步骤，该第二绝缘膜的密度比该第一多孔绝缘膜38的密度更大；以及利用存在的该第二绝缘膜40将电子束、UV射线或者等离子体施加至该第一多孔绝缘膜38以固化该第一多孔绝缘膜38的步骤。电子束等通过更致密的第二绝缘膜40被施加至该第一多孔绝缘膜38，由此能够无损坏地固化该第一多孔绝缘膜38。使该第一多孔绝缘膜38不被损坏，由此能够防止吸水性和密度增加，并且结果是能够防止介电常数变大。从而，本发明能够提供包括低介电常数和高机械强度绝缘膜的半导体器件。

Description

半导体器件制造方法
技术领域
本发明涉及一种半导体器件制造方法，尤其涉及一种包含低介电常数绝缘膜的半导体器件的制造方法。
背景技术
近年来，随着半导体器件日益被集成，互连宽度和互连间距被设定得越来越小。现在提出使互连间距为0.1μm或者更小。互连之间的寄生电容与互连间距成反比，并且随着互连间距被减小，互连之间的寄生电容就被增大。互连之间寄生电容的增大引起传播速度的延迟，这是阻碍半导体器件运行速度提高的因素。为了减小互连之间的寄生电容，使用低介电常数的材料作为层间绝缘膜的材料是有效途径。
传统上，使用二氧化硅(SiO2)、氮化硅(SiN)、磷硅玻璃(PSG)等无机膜作为层间绝缘膜的材料。使用聚酰亚胺等有机膜等作为层间绝缘膜的材料。例如，通过CVD形成的SiO2膜的介电常数约为4。
SiOF膜被提出作为介电常数低于SiO2膜的绝缘膜。SiOF膜的介电常数约为3.3-3.5。但是，为了使互连之间的寄生电容足够低，需要使用介电常数更低的绝缘膜。
近年来，我们注意到多孔绝缘膜为介电常数非常低的绝缘膜。多孔绝缘膜是一种其中具有许多孔的膜。多孔绝缘膜被用作层间绝缘膜的材料，因此互连之间的寄生电容能被减小。
下列参考文献揭示了本发明的背景技术。
专利文献1
日本专利申请待审公布No.2002-26121的说明书
专利文献2
日本专利申请待审公布No.2003-68850的说明书
但是，这并不能说这种其中形成有许多孔的多孔绝缘膜具有足够的机械强度。这种绝缘膜中常会有裂缝，且该绝缘膜在结合(bonding)时常被折断。
发明内容
本发明的目的在于提供一种用于制造半导体器件的方法，该半导体器件包含介电常数非常低并具有足够机械强度的绝缘膜。
根据本发明的一个方案，提供有一种半导体器件制造方法，包括以下步骤：在半导体衬底上方形成第一多孔绝缘膜；在该第一多孔绝缘膜上方形成第二绝缘膜，该第二绝缘膜的密度比该第一多孔绝缘膜的密度更大；以及通过该第一多孔绝缘膜上存在的该第二绝缘膜，将电子束、UV射线或者等离子体施加至该第一多孔绝缘膜，以固化该第一多孔绝缘膜。
在本发明中，形成多孔层间绝缘膜，然后在该多孔层间绝缘膜上形成致密绝缘膜，并且将电子束、UV(紫外)射线或者等离子体通过该致密绝缘膜施加至该多孔层间绝缘膜。根据本发明，其中利用电子束或者其它方式固化该多孔层间绝缘膜，该多孔层间绝缘膜能够具有非常高的机械强度。从而，根据本发明，能够防止该层间绝缘膜的裂化及结合等中层间绝缘膜的折断。此外，根据本发明，其中通过致密绝缘膜施加电子束或者其它，使该多孔层间绝缘膜不会受到损坏。从而，根据本发明，能够防止该多孔层间绝缘膜的吸水性增加。能够防止该多孔层间绝缘膜的密度增大。因此，根据本发明，能够防止该多孔层间绝缘膜的介电常数变大。从而，本发明能够提供一种低介电常数和高机械强度的多孔层间绝缘膜。本发明能够提供一种高运行速度和高可靠性的半导体器件。
附图说明
图1A至图1C是根据本发明的一个实施例在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分1)。
图2A至图2C是根据本发明的该实施例在半导体器件制造方法的步骤中该半导体器件的截面图，其示出该方法(部分2)。
图3A和图3B是根据本发明的该实施例在半导体器件制造方法的步骤中该半导体器件的截面图，其示出该方法(部分3)。
图4A和图4B是根据本发明的该实施例在半导体器件制造方法的步骤中该半导体器件的截面图，其示出该方法(部分4)。
图5A和图5B是根据本发明的该实施例在半导体器件制造方法的步骤中该半导体器件的截面图，其示出该方法(部分5)。
图6是根据本发明的该实施例在半导体器件制造方法的步骤中该半导体器件的截面图，其示出该方法(部分6)。
图7是根据本发明的该实施例在半导体器件制造方法的步骤中该半导体器件的截面图，其示出该方法(部分7)。
图8是根据本发明的该实施例在半导体器件制造方法的步骤中该半导体器件的截面图，其示出该方法(部分8)。
图9A至图9C是根据控制在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分1)。
图10A至图10C是根据控制在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分2)。
图11A和图11B是根据控制在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分3)。
图12A和图12B是根据控制在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分4)。
图13A和图13B是根据控制在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分5)。
图14A和图14B是根据控制在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分6)。
图15是根据控制在半导体器件制造方法的步骤中半导体器件的截面图，其示出该方法(部分7)。
具体实施方式
如上所述，并不能说多孔绝缘膜具有足够的机械强度。
电子束等被施加于多孔绝缘膜，因此多孔绝缘膜的膜质量被改变，并且该多孔绝缘膜的机械强度得到提高。
但是，当电子束等被施加于多孔绝缘膜时，多孔绝缘膜会被损坏。当该多孔绝缘膜被损坏时，该多孔绝缘膜的吸水性被提高。当多孔绝缘膜吸收水分时，介电常数变大。当该多孔绝缘膜被损坏时，该多孔绝缘膜过分收缩，这也是增大介电常数的一个因素。
本申请的发明人专心研究并获得一个想法：高密度的绝缘膜形成在多孔绝缘膜上，并且电子束等通过致密绝缘膜被施加于该多孔绝缘膜，因此能够将该电子束等施加至该多孔绝缘膜，同时保持该多孔绝缘膜不被损坏。根据本发明，在保持多孔绝缘膜不被损坏的同时，电子束等施加于该多孔绝缘膜，由此能够防止吸水性提高及该多孔绝缘膜的收缩，同时该多孔绝缘膜能被充分地固化(cure)。从而，根据本发明，能够形成具有足够高机械强度和低介电常数的多孔绝缘膜。
下面将结合图1A至图8解释根据本发明的一个实施例的半导体器件制造方法。图1A至图8是根据本实施例在半导体器件制造方法的步骤中半导体器件的横截面图。
如图1A所示，器件绝缘膜12通过例如LOCOS(硅的局部氧化)形成在半导体衬底10上。该器件绝缘膜12限定了器件区域14。半导体器件10例如为硅衬底。
下一步，在器件区域14中，通过中间的栅极绝缘膜16而形成栅极电极18。然后，侧壁绝缘膜20形成在栅极电极18的侧壁上。接下来，利用侧壁绝缘膜20和栅极电极18作为掩模，将掺杂剂杂质注入到半导体衬底10中，以在栅极电极18两侧的半导体衬底10中形成源/漏极扩散层22。从而，制成包括栅极电极18和源/漏极扩散层22的晶体管24。
下一步，通过例如CVD在整个表面上形成氧化硅膜的层间绝缘膜26。
然后，例如50nm厚的停止膜28形成在层间绝缘膜26上。停止膜28由例如SiN膜、SiC氢化膜(SiC:H膜)、SiC氢化氧化膜(SiC:O:H膜)、SiC氮化膜(SiC:N膜)或者其它构成。然后，SiC:H膜是其中存在氢的SiC膜。SiC:O:H膜是其中存在氧(O)和氢(H)的SiC膜。SiC:N膜是其中存在氮(N)的SiC膜。停止膜28作为用于在后面的步骤中通过CMP抛光钨膜34等的停止物。停止膜28还作为用于在后面的步骤中于层间绝缘膜38等中形成沟槽46的蚀刻停止物。
下一步，通过光刻形成下至源/漏极扩散层22的接触孔30(参见图1B)。
下一步，通过例如溅射在整个表面上形成50nm TiN膜的粘合层32。粘合层32用于确保导电塞的粘合，该导电塞将在下文中结合底层描述。
然后，通过例如CVD在整个表面上形成例如1μm膜厚的钨膜34。
然后，通过例如CMP对粘合层32和钨膜34进行抛光，直到露出停止膜28的表面。这样，钨的导电塞34被埋在接触孔中(参见图1C)。
下一步，通过气相沉积、尤其是等离子体增强CVD，在整个表面上形成SiC氢化氧化(SiC:O:H膜)的绝缘膜36。如上所述，SiC:O:H膜是其中存在氧(O)和氢(H)的SiC膜。绝缘膜36具有高密度。绝缘膜36的密度比将在后面描述的多孔绝缘膜38的密度要高。绝缘膜36还作为用于防止水等扩散的阻挡膜。绝缘膜36能够防止水等到达多孔绝缘膜38并且能够防止多孔绝缘膜38介电常数的增加。
如以下举例所示，可以形成SiC:O:H膜的绝缘膜36。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
然后，衬底温度被加热至300℃-400℃。
下一步，通过蒸发器使具有烷基团的硅氧烷单体蒸发以产生活性气体。该活性气体以惰性气体作为载体被供应到反应室中。该活性气体的供应量例如为1mg/min。此时，当在板极(plate electrode)之间输入高频功率时，产生活性气体的等离子体，并且形成SiC:O:H膜的绝缘膜36。
SiC:O:H绝缘膜是这样形成的。
下一步，如图2A所示，多孔层间绝缘膜(第一绝缘膜)38形成在整个表面上。多孔层间绝缘膜38是一种例如多孔硅石(porous silica)的层间绝缘膜(多孔硅石膜)。该多孔层间绝缘膜38的膜厚例如为160nm。如以下举例所示，形成多孔硅石的层间绝缘膜38。
准备用于形成多孔层间绝缘膜38的绝缘膜材料。具体来说，通过将热分解化合物添加到聚合物中来制备液体绝缘膜材料，该聚合物是通过水解或者缩聚合作用(condensation polymerization)而制得，其使用的原料为：例如四烷氧基硅烷、三烷氧基硅烷、甲基三烷氧基硅烷、乙烷基三烷氧基硅烷、丙烷基三烷氧基硅烷、苯基三烷氧基硅烷、乙烯基三烷氧基硅烷、烯丙基三烷氧基硅烷、缩水甘油基三烷氧基硅烷、二烷氧基硅烷、二甲基二烷氧基硅烷、二乙基二烷氧基硅烷、二丙基二烷氧基硅烷、苯基苯二烷氧基硅烷、联乙烯二烷氧基硅烷、二烯丙基二烷氧基硅烷、二环氧丙脂二烷氧基硅烷、苯甲酯二烷氧基硅烷、苯乙基二烷氧基硅烷、苯丙三烷氧基硅烷、苯基乙烯基二烷氧基硅烷、苯基烯丙基二烷氧基硅烷、苯基缩水甘油基二烷氧基硅烷、甲基乙烯基二烷氧基硅烷、乙烷基乙烯基二烷氧基硅烷、丙烷基乙烯基二烷氧基硅烷或者其它。热分解化合物例如为丙烯基树脂或者其它。
然后，通过例如旋转涂布将绝缘膜材料应用于整个表面。应用条件例如是3000转/分和30秒。从而形成该绝缘材料的层间绝缘膜38。
然后，进行热处理(软烘焙)。在热处理中，例如采用热板。该热处理对热分解化合物进行热分解，并且在层间绝缘膜38中形成孔(空隙)。孔直径例如为大约10-20nm。热处理温度设定在200℃-350℃。出于下述原因，该热处理温度设定在200℃-350℃。当热处理温度在200℃之下时，热分解化合物不能充分地热分解，并且不能形成足够的孔。相对地，当热处理温度在200℃之下时，热分解化合物的热分解速度非常慢以至于需要太长时间来形成孔。在另一方面，当热处理温度高于350℃时，绝缘膜材料的固化迅速提前，并且孔的形成受阻。出于这个原因，优选的是将该热处理温度设定在200℃-350℃。该热处理温度这里例如为200℃。
从而形成多孔硅石的层间绝缘膜(多孔硅石膜)38。
多孔层间绝缘膜38的材料和用于形成该多孔层间绝缘膜38的方法并不限于上述。
例如，如将要描述的那样，可以通过气相沉积形成该多孔层间绝缘膜(掺碳SiO2膜)38。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如是二极管平行板等离子体增强CVD***。
然后，衬底温度设定在300℃-400℃。
下一步，通过蒸发器使具有烷基团的硅氧烷单体蒸发以产生活性气体。该活性气体被运载气体带入反应室中。此时，在板极之间输入高频功率，并且产生活性气体的等离子体。此时，沉积速率被设定得比较高，由此能够形成多孔层间绝缘膜38。具体地，在以下举例设定的膜沉积条件下，能够形成多孔层间绝缘膜38。活性气体例如为六甲基二硅氧烷。该活性气体的供应量例如为3mg/min。运载气体是CO2。运载气体的流量例如为6000sccm。高频功率例如为13.56MHz(500W)和100kHz(500W)。从而，由此形成含碳的氧化硅膜的多孔层间绝缘膜38。
如上所述，可以通过气相沉积形成多孔层间绝缘膜(掺碳的SiO2膜)38。
如下文所述，采用包含热分解原子团(热分解化合物)或氧化分解原子团(氧化分解化合物)的原料，并且热分解或者氧化分解原子团被等离子体分解以形成多孔层间绝缘膜(多孔掺碳SiO2膜)38，其可通过气相沉积形成。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
下一步，衬底温度设定在250℃-350℃。
然后，通过蒸发器使包含烷基团的硅氧烷单体蒸发以产生第一活性气体。通过蒸发器使包含苯基团的硅烷化合物蒸发以产生第二活性气体。苯基团是一种原子团(热分解和氧化分解原子团)，其被加热并被氧化，以进行分解。CO2气体被用作运载气体将这些活性气体供应到反应室。此时，当在板极之间输入高频功率时，CO2变成等离子体(氧等离子体)以分解苯基团。利用正被分解的苯基团沉积层间绝缘膜38，由此多孔层间绝缘膜38被沉积。膜沉积条件被设定为如以下举例所示。第一活性气体更具体为例如六甲基二硅氧烷。第一活性气体的供应量例如为1mg/min。第二活性气体更具体为例如苯基苯甲基硅烷。第二活性气体的供应量例如为1mg/min。运载气体的流量例如为3000sccm。输入至板极之间的高频功率例如是13.56MHz(300W)和100kHz(300W)。从而形成含碳氧化硅膜的多孔层间绝缘膜38。
这里举例说明包含热分解和氧化分解原子团的材料，这种原子团被加热氧化并分解。但是，可以通过气相沉积含有热分解原子团(不需氧化而能够被热分解)的原料或者含有氧化分解原子团(不需被加热而能够被氧化)的原料来形成多孔层间绝缘膜38。
如上所述，多孔层间绝缘膜(多孔掺碳SiO2膜)38可以通过气相沉积由包含热分解原子团或者氧化分解原子团的原料(热分解化合物或氧化分解化合物)形成，同时热分解原子团或者氧化分解原子团被等离子体进行分解。
如下述，通过应用包含热分解有机化合物的绝缘膜材料并对热分解原子团进行热分解，可以形成该多孔层间绝缘膜(有机多孔膜)38。
首先，包含热分解有机化合物的聚烯丙基醚(polyallylether)聚合体用溶剂进行稀释以形成绝缘膜材料。热分解有机化合物采用一种在例如200℃-300℃下热分解的有机化合物。这种有机化合物例如为丙烯基树脂、聚乙烯树脂、聚丙烯树脂、丙烯基低聚物、乙烯低聚物、丙烯低聚物或者其它。该溶剂例如为环己酮(chyclohexanone)。
下一步，通过旋转涂布将绝缘膜材料应用到半导体衬底10的整个表面上。该绝缘材料的层间绝缘膜38形成在半导体衬底10上。
下一步，利用热板进行热处理。热处理温度例如为100℃-400℃。在层间绝缘膜38中的溶剂被蒸发，并且形成干燥的层间绝缘膜38。
然后，半导体衬底10被载入固化炉以进行热处理。热处理温度例如为300℃-400℃。热分解有机化合物从而被热分解，并且在层间绝缘膜38中形成孔。从而，形成多孔层间绝缘膜38。
通过应用包含热分解有机化合物的绝缘膜材料并且对该热分解有机化合物进行热分解，这样可以形成该多孔层间绝缘膜(有机多孔膜)38
如下述，还可以通过应用包含簇状(cluster)硅化合物(硅石)的绝缘膜材料并且对绝缘膜材料进行热处理，来形成多孔层间绝缘膜38。
首先，准备包含簇状硅石(硅石簇状前体)的绝缘膜材料。这种绝缘材料例如是由触媒化成工业株式会社(CATALYSTS&CHEMICALS IND.CO.，LTD.)制造的纳米簇状硅石(NCS)(类型：金属陶瓷NCS)。这种绝缘膜材料包含采用四烷基胺形成的簇状硅石。
然后，通过例如旋转涂布将绝缘膜材料应用到整个表面上。应用条件例如为3000转/分钟和30秒。从而，在半导体衬底10上形成该层间绝缘膜38。
下一步，进行热处理(软烘焙)。利用例如热板进行该热处理。热处理温度例如为200℃。热处理时间周期例如为150秒。从而，在绝缘膜材料中的溶剂被蒸发，并且形成该多孔层间绝缘膜38。由于该层间绝缘膜38是通过使用包含簇状硅石的绝缘膜材料而形成，所以形成的层间绝缘膜38具有非常微小的孔。更具体地，孔直径例如为2nm或者更小。由于该层间绝缘膜38是通过使用包含簇状硅石的绝缘膜材料形成，所以孔的分布非常均匀。由于该层间绝缘膜38是通过使用包含簇状硅石的绝缘膜材料形成，所以能够形成质量非常好的多孔层间绝缘膜38。
如上所述，可以应用包含簇状硅化合物(硅石)的绝缘膜材料并且进行热处理，从而形成多孔层间绝缘膜38。
作为簇状化合物，这里应用包含硅化合物的绝缘膜材料。但是，簇状化合物并不限于硅化合物。可以使用包含任何材料簇状化合物的绝缘膜材料。
然后，如图2B所示，在上面形成有多孔层间绝缘膜38的半导体衬底10整个表面上形成致密绝缘膜(第二绝缘膜)40。例如，通过气相沉积，更具体地通过等离子体增强CVD形成氧化硅膜的绝缘膜40。绝缘膜40比多孔层间绝缘膜38具有更高的密度。当多孔层间绝缘膜38在后面的步骤中通过施加电子束被固化时，绝缘膜40用于防止多孔层间绝缘膜38受到电子束等的严重损坏，同时允许适量的电子束等到达多孔层间绝缘膜38。
如果在该多孔层间绝缘膜38上没有形成致密绝缘膜40，那么由于电子束带来的损坏可通过降低用于施加电子束的加速电压来抑制。但是，当电子束直接施加于该多孔层间绝缘膜38时，凹面和凸面经常形成在多孔绝缘膜38的表面上。利用降低加速电压，不能稳定均匀地施加电子束，且层间绝缘膜38不能被均匀固化。因而，不在多孔层间绝缘膜38上形成致密绝缘膜40而利用降低用于施加电子束的加速电压，很难形成质量好的层间绝缘膜38。
绝缘膜的密度优选为1-3g/cm3。出于下述原因，将绝缘膜40的密度设在1-3g/cm3。当绝缘膜40的密度低于1g/cm3时，在后面将要描述的施加电子束等的步骤中，电子束等很容易经过绝缘膜40，并且该多孔层间绝缘膜38被严重损坏。然后，多孔层间绝缘膜38的吸水性增大并收缩，结果便是介电常数变大。另一方面，当绝缘膜40的密度在3g/cm3以上时，在后面将要描述的施加电子束的步骤中，电子束等被绝缘膜40阻挡，这使得很难充分固化多孔层间绝缘膜38。出于这个原因，优选将绝缘膜40的密度设定在1-3g/cm3以上。但是，当绝缘膜40的密度设定在2.5g/cm3以上时，在后面将要描述的施加电子束等的步骤中，电子束等很大程度上被绝缘膜40阻挡，并且电子束等经常不能充分到达多孔层间绝缘膜38。因而，更优选的是将绝缘膜40的密度设定在1-2.5g/cm3。
优选将绝缘膜40的膜厚设定在例如5-70nm。出于下述原因将绝缘膜40的膜厚设定在5-70nm。当绝缘膜40的膜厚设定为低于5nm时，在后面将要描述的施加电子束等的步骤中，电子束等很容易经过绝缘膜40，并且该多孔层间绝缘膜38被严重损坏。然后，多孔层间绝缘膜38的吸水性增大并收缩，结果便是介电常数变大。另一方面，当绝缘膜40的膜厚在70nm以上时，在后面将要描述的施加电子束等的步骤中，电子束等被绝缘膜40阻挡，这使得很难充分固化多孔层间绝缘膜38。因而，优选将绝缘膜40的膜厚设定在例如5-70nm。但是，当绝缘膜40的膜厚设定在50nm以上时，在后面将要描述的施加电子束等的步骤中，电子束等被绝缘膜40阻挡，并且经常不能充分到达多孔层间绝缘膜38。当绝缘膜40的膜厚被设定低于10nm时，在后面将要描述的施加电子束等的步骤中，电子束等相对容易经过绝缘膜40，并且经常会稍微损坏该多孔层间绝缘膜38。然后，多孔层间绝缘膜38的吸水性增大并收缩，结果便是介电常数变大。因此，更优选的是将绝缘膜40的膜厚设定在大约10-50nm。
致密氧化硅膜的绝缘膜40形成如下。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
下一步，衬底温度设定在例如400℃。
然后，通过蒸发器蒸发三甲基硅烷以产生第一活性气体。该活性气体以惰性气体作为载体而被供应到反应室中。此时，在板极之间输入高频功率，并且产生活性气体的等离子体。此时，当沉积速率被设定得相对低时，能够形成致密绝缘膜40。具体地，沉积条件设置为如以下举例所示，由此能够形成致密绝缘膜40。该活性气体的供应量例如为1mg/min。运载气体例如为CO2。运载气体的流量例如为100sccm。在板极之间输入的高频功率例如为13.56MHz(200W)和100kHz(200W)。在板极之间输入高频功率和产生等离子体的时间周期例如为5秒。
在这些条件下形成的氧化硅膜的绝缘膜40密度例如为大约2g/cm3。从而，在多孔层间绝缘膜38上形成致密绝缘膜40。
致密绝缘膜40的材料和形成致密绝缘膜40的沉积方法不限于上述。
例如，如下述，可以通过气相沉积形成掺碳的氧化硅膜(掺碳的SiO2膜)的致密绝缘膜40。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
下一步，衬底温度设定在例如400℃。
然后，通过蒸发器蒸发六甲基二硅氧烷以产生第一活性气体。然后，活性气体以惰性气体为载体而被供应到反应室中。此时，在板极之间输入高频功率，并产生活性气体的等离子体。此时，当设定沉积速率相对低时，能够形成致密绝缘膜40。具体地，沉积条件被设定为如以下举例所示，由此能够形成致密绝缘膜40。活性气体的供应量例如为1mg/min。运载气体的流量例如为500sccm。板极之间输入的高频功率例如为13.56MHz(200W)和100kHz(200W)。板极之间输入高频功率和产生等离子体的时间周期例如为5秒。
从而，通过气相沉积可以形成掺碳的氧化硅膜(掺碳的SiO2膜)的致密绝缘膜40。
如下述，可以通过气相沉积形成SiC氢化膜(SiC:H膜)的致密绝缘膜40。如上所述，该SiC:H是其中存在H(氢)的SiC膜。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
下一步，衬底温度设定在例如400℃。
然后，通过蒸发器蒸发三甲基硅烷以产生第一活性气体。然后，该活性气体被运载气体供应到反应室中。此时，在板极之间输入高频功率，并且产生该活性气体的等离子体。此时，当沉积速率设定为相对低时，能够形成致密绝缘膜40。具体地，沉积条件被设定为如以下举例所示，由此能够形成致密绝缘膜40。该活性气体的供应量例如为1mg/min。运载气体例如为氮。运载气体的流量例如为1000sccm。板极之间输入的高频功率例如为13.56MHz(200W)和100kHz(200W)。在板极之间输入高频功率和产生等离子体的时间周期例如为5秒。
这样，通过气相沉积就可以沉积SiC:H膜的致密绝缘膜40。
如下所述，SiC氮化膜(SiC:N膜)的致密绝缘膜40可以通过气相沉积来形成。如上所述，SiC:N膜是其中存在N(氮)的SiC膜。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
下一步，衬底温度设定在例如400℃。
然后，通过蒸发器蒸发三甲基硅烷以产生第一活性气体。该活性气体被运载气体供应到反应室中。此时，在板极之间输入高频功率，并且产生该活性气体的等离子体。此时，当沉积速率设定为相对低时，能够形成致密绝缘膜40。具体地，沉积条件如以下举例所示，由此能够形成致密绝缘膜40。该活性气体的供应量例如为1mg/min。运载气体例如为氨。板极之间输入的高频功率例如为13.56MHz(200W)和100kHz(200W)。在板极之间输入高频功率和产生等离子体的时间周期例如为5秒。
这样，通过气相沉积就可以沉积SiC:N膜的致密绝缘膜40。
如下述，SiC氧化氢化膜(SiC:O:H膜)的致密绝缘膜40可通过气相沉积形成。如上述，SiC:O:H膜是其中存在O(氧)和H(氢)的SiC膜。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
下一步，衬底温度设定在例如400℃。
然后，通过蒸发器蒸发三甲基硅烷以产生第一活性气体。活性气体被运载气体供应到反应室中。此时，在板极之间输入高频功率，并且产生该活性气体的等离子体。此时，当沉积速率设定为相对低时，能够形成致密绝缘膜40。具体地，沉积条件如以下举例所示，由此能够形成致密绝缘膜40。该活性气体的供应量例如为1mg/min。运载气体例如为CO2。运载气体的流量例如为100sccm。板极之间输入的高频功率例如为13.56MHz(200W)和100kHz(200W)。板极之间输入高频功率和产生等离子体的时间周期例如为5秒。
如上所述，通过气相沉积就可以沉积SiC:O:H膜的致密绝缘膜40。
如下所述，致密绝缘膜40可以通过应用有机SOG(Spin-On-Glass，旋涂玻璃)膜形成。
首先，制备形成有机SOG膜的绝缘膜材料。绝缘膜材料是通过使用例如四乙氧基硅烷和甲基三乙基硅烷作为原料水解或者缩聚合制备的聚合物。
下一步，通过旋转涂布将绝缘膜材料应用到整个表面上。应用条件例如为3000转/分钟和30秒。从而，在多孔层间绝缘膜38上形成绝缘膜40。
下一步，进行热处理(软烘焙)。利用例如热板进行热处理。热处理温度例如为200℃。热处理的时间周期例如为150秒。
从而，通过应用有机SOG膜可以形成绝缘膜40。
如下所述，致密绝缘膜40可以通过应用无机SOG膜形成。
首先，制备用于形成无机SOG膜的绝缘膜材料。绝缘膜材料例如是通过使用四乙氧基硅烷水解或者缩聚合制备的聚合物。
下一步，通过旋转涂布将用于形成无机SOG膜的绝缘膜材料应用到整个表面上。应用条件例如是3000转/分钟和30秒。从而，在多孔层间绝缘膜38上形成绝缘膜40。
下一步，进行热处理(软烘焙)。利用例如热板进行热处理。热处理温度例如为200℃。热处理的时间周期例如为150秒。
从而，通过应用无机SOG膜可以形成致密绝缘膜40。
然后，如图2C所示，利用在多孔绝缘膜38上形成的致密绝缘膜40，将电子束通过致密绝缘膜40施加到多孔绝缘膜38上。如下述施加电子束。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。
然后，在反应室内的气体被排放至反应室内部处于真空状态的位置。此时，为了调整反应室内的压力或者修改绝缘膜40的质量等，气体可被供应到该反应室内。将被供应到该反应室内的气体例如为氮气、氩气、氦气、甲烷气、乙烷气或者其它。
然后，利用在多孔层间绝缘膜38上存在的致密绝缘膜40，通过绝缘膜40将电子束施加于层间绝缘膜38(电子束固化)。将电子束施加于多孔层间绝缘膜38，以便固化多孔层间绝缘膜38。如上所述，已被损坏的多孔层间绝缘膜38吸水性增加并收缩，并且结果便是多孔层间绝缘膜38的介电常数变大。在本实施例中，利用在多孔层间绝缘膜38上存在的致密绝缘膜40，通过绝缘膜40将电子束施加于层间绝缘膜38。在通过绝缘膜40将电子束施加于层间绝缘膜38中，优选的是施加电子束的同时进行热处理。热处理温度例如为200℃-450℃。施加电子束的同时进行热处理促进了多孔层间绝缘膜38的固化，并且能够改善多孔层间绝缘膜38的机械强度。
用于施加电子束的加速电压例如为10-20keV。当加速电压低于10keV时，固化多孔层间绝缘膜38需要花费很长时间。另一方面，当加速电压在20keV以上时，该多孔层间绝缘膜38被严重损坏，然后多孔层间绝缘膜38的吸水性增大并收缩。结果便是多孔层间绝缘膜38的介电常数可能变大。因此，优选的是用于施加电子束的加速电压大约为10-20keV。
用于施加电子束的加速电压并不限于10-20keV。当多孔层间绝缘膜38的固化可以花费些时间时，加速电压可被设在低于10keV。即使利用相对低的加速电压，通过使多孔层间绝缘膜38上的致密绝缘膜40的膜厚稍微小些，仍能够将该电子束充分引进该多孔层间绝缘膜38。即使当该加速电压大于20keV时，施加电子束的时间周期被缩短时，这样也能够防止多孔层间绝缘膜38被过分损坏。因此，即使当加速电压大于20keV时，施加电子束的时间周期被缩短时，这样也能够防止多孔层间绝缘膜38吸水性增大并防止该多孔层间绝缘膜38收缩。即使当该加速电压相对高时，通过在多孔层间绝缘膜38上形成稍微厚的致密绝缘膜40就能够防止多孔层间绝缘膜38被过度损坏。因此，将多孔层间绝缘膜38上的致密绝缘膜40的膜厚设得稍微厚些，从而即使当加速电压相对高时，也能防止多孔层间绝缘膜38的吸水性增大，并且防止多孔层间绝缘膜38收缩。
由此，形成低介电常数和高机械强度的多孔层间绝缘膜38。
这里是将电子束通过致密绝缘膜40施加于多孔层间绝缘膜38。但是，如下述，可以将UV射线通过致密绝缘膜40施加于多孔层间绝缘膜38。
首先，半导体衬底10被载入设置有UV灯的反应室内。UV灯例如为高压汞灯。
然后，反应室内的气体被排至反应室内部处于真空状态的位置。此时，为了调整反应室内的压力或者修改绝缘膜40的质量等，气体可被供应至该反应室内。供应至该反应室内的气体例如是氮气，惰性气体或者其它气体。该惰性气体例如是氩气。
下一步，利用在多孔层间绝缘膜38上存在的致密绝缘膜40，通过绝缘膜40将UV射线施加于层间绝缘膜38(UV射线固化)。将UV射线施加于多孔层间绝缘膜38，由此能够固化多孔层间绝缘膜38。当UV射线简单地施加于多孔层间绝缘膜38时，多孔层间绝缘膜38被严重损坏。然后，层间绝缘膜38的吸水性增大并收缩，并且结果便是多孔层间绝缘膜38的介电常数变大。为了防止多孔层间绝缘膜38被严重损坏，利用在多孔层间绝缘膜38上存在的致密绝缘膜40，将UV射线通过绝缘膜40施加于层间绝缘膜38。
不在多孔层间绝缘膜38上形成致密绝缘膜40，那么通过缩短UV射线施加的时间周期等来抑制由于UV射线带来的损坏。但是，通过露出多孔层间绝缘膜38的表面来施加UV射线，则在反应室中出现的微量氧变为臭氧。然后，多孔层间绝缘膜38的表面中的疏水有机团被氧化并被分解，并且多孔层间绝缘膜38很容易吸水。多孔层间绝缘膜38吸水，从而介电常数变大。因而，不在多孔层间绝缘膜38上形成致密绝缘膜40，而通过设定UV射线施加的时间周期等，很难形成优质的多孔层间绝缘膜38。
当UV射线通过绝缘膜40施加于多孔层间绝缘膜38时，优选的是施加UV射线的同时进行热处理。热处理温度例如为200℃-450℃。施加UV射线的同时进行热处理促进了多孔层间绝缘膜38的固化，并且能够改善多孔层间绝缘膜38的机械强度。
如上所述，将UV射线通过致密绝缘膜40施加于多孔层间绝缘膜38。
这里在真空状态下施加UV射线。但是，用于施加UV射线的压力并不限于真空。可以在大气压力下施加UV射线。
在上文中，将电子束和UV射线通过致密绝缘膜40被施加于多孔层间绝缘膜38。但是，如下述，可以将等离子体通过致密绝缘膜40施加于多孔层间绝缘膜38。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***、高密度等离子体增强CVD***或者其它***。用于产生等离子体的活性气体是氧气、氢气、氮气、氩气或者其它气体。优选氧气或者氢气用作活性气体。
下一步，利用多孔层间绝缘膜38上存在的致密绝缘膜40，通过绝缘膜40将等离子体施加于层间绝缘膜38(等离子体固化)。将等离子体施加于多孔层间绝缘膜38，由此能够固化多孔层间绝缘膜38。当简单将等离子体用于多孔层间绝缘膜38时，多孔层间绝缘膜38被严重损坏。然后多孔层间绝缘膜38吸水性增加并收缩，而结果是多孔层间绝缘膜38的介电常数经常变大。为了防止多孔层间绝缘膜38被严重损坏，利用多孔层间绝缘膜38上存在的致密绝缘膜40，将等离子体通过致密绝缘膜40施加于层间绝缘膜38。
不在多孔层间绝缘膜38上形成致密绝缘膜40，而通过降低等离子体的功率来抑制损坏。但是，随着功率降低，很难稳定并且均匀地施加等离子体。等离子体激活多孔层间绝缘膜38的表面，并且当半导体衬底10被载出反应室时，多孔层间绝缘膜38的表面与空气中的水分反应。然后，多孔层间绝缘膜38的介电常数变大。因而，不在多孔层间绝缘膜38上形成致密绝缘膜40而通过降低等离子体的功率，会很难形成优质的层间绝缘膜38。
当等离子体通过绝缘膜40被施加于多孔层间绝缘膜38时，优选的是施加等离子体的同时进行热处理。热处理温度例如为200℃-450℃。施加等离子体的同时进行热处理促进了多孔层间绝缘膜38的固化，并且多孔层间绝缘膜38的机械强度能够得到改善。
从而可以将等离子体通过致密绝缘膜40施加于多孔层间绝缘膜38。
下一步，通过例如旋转涂布，在整个表面上形成感光耐蚀膜42。
下一步，通过光刻法在感光耐蚀膜42中形成开口44(参见图3A)。该开口44用于形成第一层互连(第一金属互连层)50。该开口44形成在感光耐蚀膜42中，因此例如互连宽度是100nm，以及互连间距是100nm。
下一步，利用感光耐蚀膜42作为掩模，互连膜40、层间绝缘膜38和绝缘膜36被蚀刻。利用使用CF4气体和CHF3气体作为原料的氟等离子体进行蚀刻。此时，停止膜28用作蚀刻停止物。用于掩埋互连的沟槽46从而形成在绝缘膜40、层间绝缘膜38以及绝缘膜36中。在沟槽46中露出导电塞34的上表面。然后，感光耐蚀膜42被去除。
下一步，通过例如旋转涂布在整个表面上形成10nm厚TaN膜的阻挡膜(未显示)。阻挡膜用于防止将在后面描述的互连中Cu进入将在后面描述的绝缘膜中。然后，通过例如溅射在整个表面上形成10nmCu膜的籽晶膜(seed film)(未显示)。该籽晶膜用作通过电镀形成Cu互连的电极。从而，形成阻挡膜和籽晶膜的层膜48。
下一步，通过例如电镀形成600nm厚的Cu膜50。
下一步，通过CMP抛光Cu膜50和层膜46，直到露出绝缘膜的表面。从而，Cu互连50被埋在沟槽里。这种形成互连50的工艺被称作单嵌入(singledamascene)。
然后，通过例如等离子体增强CVD在整个表面上形成30nm厚SiC:O:H膜的绝缘膜52。绝缘膜52用作防止水分扩散的阻挡膜。绝缘膜52防止水分到达多孔层间绝缘膜38。如下述能够形成SiC:O:H膜的绝缘膜52。
首先，半导体衬底10被载入等离子体增强CVD***的反应室内。该等离子体增强CVD***例如为二极管平行板等离子体增强CVD***。
下一步，衬底温度设定在例如400℃。
然后，通过蒸发器蒸发三甲基硅烷以产生活性气体。该活性气体通过运载气提被供应到反应室中。此时，在板极之间输入高频功率，并且产生该活性气体的等离子体。此时，将沉积速率设低，由此能够形成致密绝缘膜40。具体地，沉积条件设置为如以下举例所示，由此能够形成致密绝缘膜40。活性气体的供应量例如为1mg/min。运载气体例如为CO2。运载气体的流量例如为100sccm。板极之间输入的高频功率例如为13.56MHz(200W)和100kHz(200W)。板极之间输入高频功率以产生等离子体的时间周期例如为5秒。
这样，形成用作阻挡膜的绝缘膜52(参见图3B)。
下一步，如图4A所示，形成多孔层间绝缘膜54。形成多孔层间绝缘膜54的方法与上述形成例如多孔层间绝缘膜38的方法一样。多孔层间绝缘膜54的膜厚例如为180nm。
下一步，在多孔层间绝缘膜54的整个表面上形成致密绝缘膜56。形成致密绝缘膜56的方法与上述形成例如致密绝缘膜40的方法一样。致密绝缘膜56的材料例如为SiC:O:H膜。绝缘表面56的膜厚例如为30nm。
然后，如图4B所示，利用多孔层间绝缘膜54上形成的致密绝缘膜56，将电子束通过绝缘膜56施加至层间绝缘膜54。用于将电子束通过绝缘膜56施加至层间绝缘膜54的条件与上述用于将电子束例如通过绝缘膜40施加至层间绝缘膜38的条件一样。
UV射线可以通过绝缘膜56被施加至层间绝缘膜54。用于将UV射线通过绝缘膜56施加至层间绝缘膜54的条件与上述用于将UV射线例如通过绝缘膜40施加至层间绝缘膜38的条件一样。
等离子体可以通过绝缘膜56施加至层间绝缘膜54。用于将等离子体通过绝缘膜56施加至层间绝缘膜54的条件与上述用于将等离子体例如通过绝缘膜40施加至层间绝缘膜38的条件一样。
从而，形成低介电常数和高机械强度的多孔层间绝缘膜54。
下一步，如图5A所示，多孔层间绝缘膜58形成。形成多孔层间绝缘膜58的方法与上述形成例如多孔层间绝缘膜38的方法一样。多孔层间绝缘膜58的膜厚例如为160nm。
下一步，在多孔层间绝缘膜58的整个表面上形成致密绝缘膜60。形成致密绝缘膜60的方法与上述形成例如绝缘膜40的方法一样。致密绝缘膜60的材料例如为SiC:O:H膜。绝缘膜60的膜厚例如为30nm。
然后，如图5B所示，利用在多孔层间绝缘膜58上存在的致密绝缘膜60，将电子束通过绝缘膜60施加至层间绝缘膜58。用于将电子束通过绝缘膜60施加至层间绝缘膜58的条件与上述用于将电子束例如通过绝缘膜40施加至层间绝缘膜38的条件一样。
UV射线可以通过绝缘膜60被施加至层间绝缘膜58。用于将UV射线通过绝缘膜60施加至层间绝缘膜58的条件与上述用于将UV射线例如通过绝缘膜40施加至层间绝缘膜38的条件一样。
等离子体可以通过绝缘薄60被施加至层间绝缘膜58。用于将等离子体通过绝缘膜60施加至层间绝缘膜58的条件与上述用于将等离子体例如通过绝缘膜40施加至层间绝缘膜38的条件一样。
从而，形成低介电常数和高机械强度的多孔层间绝缘膜58。
下一步，通过例如旋转涂布，在整个表面上形成感光耐蚀膜62。
下一步，如图6所示，通过光刻法在感光耐蚀膜62中形成开口64。该开口64用于形成下至互连50的接触孔64。
然后，利用感光耐蚀膜62作为掩模，绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54以及绝缘膜52被蚀刻。通过使用CF4气体和CHF3气体作为原料的氟等离子体进行蚀刻。蚀刻气体的组成比例、蚀刻中的压力等可适当变化，由此绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54以及绝缘膜52能被蚀刻。从而，形成下至互连50的接触孔66。然后，感光耐蚀膜62被去除。
下一步，通过例如旋转涂布在整个表面上形成感光耐蚀膜68。
然后，如图7所示，通过光刻法在感光耐蚀膜68中形成开口70。该开口70用于形成第二层互连(第二金属互连层)76a。
然后，利用感光耐蚀膜68作为掩模，绝缘膜60、层间绝缘膜58、绝缘膜56被蚀刻。该蚀刻采用使用CF4气体和CHF3气体作为原料的氟等离子体。由此用于埋入互连76a的沟槽72形成在绝缘膜60、层间绝缘膜58、绝缘膜56中。沟槽72与接触孔66相连。
下一步，通过例如溅射在整个表面上形成10nm厚TaN膜的阻挡膜(未显示)。阻挡膜用于防止将在后面描述的互连76a和导电塞76b中的Cu的扩散。然后，通过例如溅射在整个表面上形成10nm厚Cu膜的籽晶膜(未显示)。该籽晶膜用作通过电镀形成Cu互连层76a和导电塞76b的电极。从而，形成该阻挡膜和籽晶膜的层膜74。
下一步，通过例如电镀形成1400nm厚Cu膜76。
然后，通过CMP抛光Cu膜76和层膜74，直到露出绝缘膜60的表面。从而，Cu导电塞76b被埋在接触孔66中。导电塞76b和互连76a形成为一体。从而形成导电塞76b和互连76a的方法被称作双层嵌入(dual damascene)。
然后，通过例如等离子体增强CVD在整个表面上形成30nm厚SiC:O:H膜的绝缘膜78。形成绝缘膜78的方法与上述形成例如绝缘膜38的方法一样。绝缘膜78用作用于防止水分扩散的阻挡膜。
此后，可适当重复上述步骤，以形成未示出的第三层互连(第三金属互连层)。
从而，通过根据本实施例的半导体器件制造方法制造半导体器件。
如上所述，根据本实施例，已经形成多孔层间绝缘膜38、54、58时，致密绝缘膜40、56、60形成在多孔层间绝缘膜38、54、58上，并且电子束、UV射线或等离子体通过致密绝缘膜40、56、60被施加于多孔层间绝缘膜38、54、58。根据本实施例，通过使用电子束等固化多孔层间绝缘膜38、54、58，由此多孔层间绝缘膜38、54、58可具有非常高的机械强度。根据本实施例，可防止层间绝缘膜38、54、58裂化及接合等时被折断。此外，根据本实施例，电子束等通过致密绝缘膜40、56、60被施加，由此能够保持多孔层间绝缘膜38、54、58不受损坏。从而，根据本实施例，能够防止多孔层间绝缘膜38、54、58的吸水性增强，并能够防止多孔层间绝缘膜38、54、58的密度变大。这样，根据本实施例，能够防止多孔层间绝缘膜38、54、58的介电常数变大。根据本实施例，能够形成低介电常数和高机械强度的层间绝缘膜38、54、58。根据本实施例，能够形成低介电常数和高机械强度的层间绝缘膜38、54、58，由此可提供高运行速度和高可靠性的半导体器件。
修改例
本方面并不限于上述实施例并且能够覆盖其它各种修改。
例如，形成多孔层间绝缘膜的方法不限于上述。多孔层间绝缘膜可以通过任何其他形成方法形成。多孔层间绝缘膜的材料不限于上述。
形成致密绝缘膜的方法不限于上述。致密绝缘膜可以通过任何其它形成方法形成。致密绝缘膜的材料不限于上述。
实例
实例1至6
首先，绝缘膜材料的制备如下。也就是说，20.8g(0.1mol)的四乙氧基硅烷、17.8g(0.1mol)的甲基三乙氧基硅烷，23.6g(0.1mol)的环氧丙醇丙氧基三甲氧基硅烷和39.6g的甲基异丁基酮各被载入200ml反应器中，并且滴入16.2g的1％四丁基铵羟化物水溶液10分钟。滴入之后陈化反应(agingreaction)2小时。然后，加入5g硫酸镁以去除多余的水。然后，通过旋转蒸发去除陈化反应中产生的乙醇，直到反应溶液变为50ml。加入20ml的甲基异丁基酮从而获得反应溶液，因而制得绝缘膜材料(多孔硅石前体)。
然后，通过旋转涂布将绝缘膜材料施加至硅片(半导体衬底)。施加条件是3000转/分钟和30秒。
然后，利用热板进行200℃热处理(软烘焙)，由此形成多孔层间绝缘膜。多孔层间绝缘膜的膜厚如表1-1和1-2所示。在这个阶段，对多孔层间绝缘膜进行折射率测量。折射率的值如表1-1和1-2所示。
                                  表1-1
  实例1   实例2   实例3   实例4   实例5
  电子束固化之前   层间绝缘膜厚度   210nm   210nm   210nm   210nm   210nm
  层间绝缘膜折射率   1.28   1.28   1.28   1.28   1.28
  致密绝缘膜   SiO2   SiO2   SiO2   SOG   SOG
  电子束固化条件   衬底温度   200℃   300℃   400℃   200℃   300℃
  加速电压   15keV   15keV   15keV   15keV   15keV
  时间   300sec   300sec   300sec   300sec   300sec
  气氛   Ar   Ar   Ar   Ar   Ar
  电子束固化之后的层间绝缘膜   膜厚   203nm   202nm   202nm   206nm   203nm
  折射率   1.282   1.284   1.285   1.284   1.286
  弹性模量   15GPa   14GPa   15GPa   13GPa   14GPa
  硬度   1.2GPa   1.2GPa   1.2GPa   1.2GPa   1.2GPa
  介电常数   2.3   2.3   2.3   2.3   2.3
                                  表1-2
  实例6   控制1   控制2   控制3   控制4
  电子束固化之前   层间绝缘膜厚度   210nm   210nm   210nm   210nm   210nm
  层间绝缘膜折射率   1.28   1.28   1.28   1.28   1.28
  致密绝缘膜   SOG   -   无   无   无
  电子束固化条件   衬底温度   400℃   -   200℃   300℃   400℃
  加速电压   15keV   -   15keV   15keV   15keV
  时间   300sec   -   300sec   300sec   300sec
  大气   Ar   -   Ar   Ar   Ar
  电子束固化之后的层间绝缘膜   膜厚   203nm   210nm   194nm   182nm   181nm
  折射率   1.285   1.28   1.321   1.343   1.367
  弹性模量   14GPa   8GPa   13GPa   14GPa   16GPa
  硬度   1.2GPa   0.7GPa   1.2GPa   1.2GPa   1.3GPa
  介电常数   2.3   2.3   2.6   3.3   3.5
致密绝缘膜形成在多孔层间绝缘膜上。表1-1和1-2中所示的绝缘膜形成为致密绝缘膜。
下一步，利用在多孔层间绝缘膜上形成的致密绝缘膜，将电子束通过致密绝缘膜施加于该多孔层间绝缘膜(电子束固化)。衬底温度、加速电压、电子束施加时间周期和反应室内的气氛如表1-1和1-2中所示设置。
从而，对利用电子束固化的多孔层间绝缘膜进行测量，并且获得表1-1和表1-2所示的结果。如表1-1和表1-2中显而易见的，在实例1至6中，在施加电子束之前和之后，层间绝缘膜的折射率基本没有变化。也就是说在实例1至6中，层间绝缘膜基本上没有收缩。即在实例1至6中，防止了由于电子束的施加引起的层间绝缘膜的收缩，并且层间绝缘膜具有低密度。
如表1-1和表1-2中显而易见的，在实例1至6中，获得了足够高的弹性模量和强度。如表1-1和1-2中显而易见的，在实例1至6中，有效介电常数足够小。这些意味着在实例1至6中，层间绝缘膜具有很好的机械强度和低介电常数。
控制1
以与实例1至6中同样的方法，制备绝缘膜材料(多孔硅石前体)，并且将绝缘膜材料应用到硅片，并且进行热处理(软烘焙)。从而，制得多孔层间绝缘膜。
如此形成的多孔层间绝缘膜被测量。获得如表1-1和1-2所示的结果。如表1-2中显而易见的，在控制1中，弹性模量和硬度很低。这意味着多孔层间绝缘膜的机械强度很低。
控制2至4
以与实例1至6中同样的方法，制备绝缘膜材料(多孔硅石前体)，并且将绝缘膜材料应用到硅片，并且进行热处理(软烘焙)。从而，形成多孔层间绝缘膜。
然后，不在多孔层间绝缘膜上形成致密绝缘膜，将电子束施加到多孔层间绝缘膜(电子束固化)。衬底温度、加速电压、电子束施加时间周期和反应室内的气氛如表1-2中所示设置。
从而电子束固化的多孔层间绝缘膜被测量，并获得表1-2所示的结果。如表1-2中显而易见的，在控制2至4中，折射率相对高。这意味着在控制2至4中，层间绝缘膜过分地收缩并且具有高密度。如表1-2中显而易见的，在控制2至4中，有效介电常数很高。
实例7至12
首先，以与实例1至6同样的方法，制备绝缘膜材料(多孔硅石前体)，并且将绝缘膜材料应用到硅片，并且进行热处理(软烘焙)。从而，形成多孔层间绝缘膜。
然后，在多孔层间绝缘膜上形成致密绝缘膜。该致密绝缘膜是表2-1和2-2中所示的绝缘膜。
下一步，利用在多孔层间绝缘膜上形成的致密绝缘膜，将UV射线通过该致密绝缘膜施加到多孔层间绝缘膜(UV射线固化)。衬底温度和施加时间周期如表2-1和2-2中所示设置。
                                  表2-1
  实例7   实例8   实例9   实例10   实例11
  UV射线固化之前   层间绝缘膜厚度   210nm   210nm   210nm   210nm   210nm
  层间绝缘膜折射率 1.28 1.28 1.28 1.28 1.28
  致密绝缘膜   SiO2   SiO2   SiO2   SOG   SOG
  UV射线固化条件   衬底温度   200℃   300℃   400℃   200℃   300℃
  时间   600sec   600sec   600sec   600sec   600sec
  UV射线固化之后的层间绝缘膜   膜厚   203nm   202nm   202nm   206nm   203nm
  折射率   1.282   1.282   1.281   1.283   1.282
  弹性模量   12GPa   14GPa   14GPa   13GPa   13GPa
  硬度   1.2GPa   1.2GPa   1.2GPa   1.2GPa   1.2GPa
  介电常数   2.3   2.3   2.3   2.3   2.3
                                  表2-2
  实例12   控制1   控制5   控制6   控制7
  UV射线固化之前   层间绝缘膜厚度   210nm   210nm   210nm   210nm   210nm
  层间绝缘膜折射率 1.28 1.28 1.28 1.28 1.28
  致密绝缘膜   SOG   -   无   无   无
  UV射线固化条件   衬底温度   400℃   -   200℃   300℃   400℃
  时间   600sec   -   600sec   600sec   600sec
  UV射线固化之后的层间绝缘膜   膜厚   203nm   210nm   200nm   198nm   199nm
  折射率   1.282   1.28   1.305   1.299   1.312
  弹性模量   15GPa   8GPa   13GPa   14GPa   15GPa
  硬度   1.2GPa   0.7GPa   1.2GPa   1.2GPa   1.2GPa
  介电常数   2.3   2.3   2.4   2.6   2.5
 从而UV射线固化的多孔层间绝缘膜被测量，并且获得如表2-1和2-2中所示的结果。如表2-1和2-2中显而易见的，在实例7至12中，层间绝缘膜的折射率在UV射线施加之前和之后基本没有变化。这意味着层间绝缘膜基本上没有收缩。也就是说，在实例7至12中，防止了由于UV射线的施加层间绝缘膜的收缩，并且层间绝缘膜具有低密度。
如表2-1和2-2中显而易见的，在实例7至12中，获得了足够高的弹性模量和强度。如表2-1和2-2中显而易见的，在实例7至12中，有效介电常数足够小。这些意味着在实例7至12中，层间绝缘膜具有很好的机械强度和低介电常数。
控制5至7
以与实例1至6同样的方法，制备绝缘膜材料(多孔硅石前体)。将绝缘膜材料应用到硅片，并且进行热处理(软烘焙)。从而，形成多孔层间绝缘膜。
下一步，不在多孔层间绝缘膜上形成致密绝缘膜，将UV射线施加到多孔层间绝缘膜(UV射线固化)。衬底温度和施加时间周期如表2-2中所示设置。
从而UV射线固化的多孔层间绝缘膜被测量，并且获得表2-2中所示的结果，在控制5至7中，折射率相对高。这意味着层间绝缘膜过分地收缩，并且层间绝缘膜的密度很大。如表2-2中显而易见的，在控制5至7中，有效介电常数很高。
实例13至18
首先，以与实例1至6中同样的方法，制备绝缘膜材料(多孔硅石前体)。将绝缘膜材料应用到硅片，并且进行热处理(软烘焙)。从而，形成多孔层间绝缘膜。
然后，在多孔层间绝缘膜上形成致密绝缘膜。该致密绝缘膜是表3-1和3-2中所示的绝缘膜。
下一步，利用在多孔层间绝缘膜上形成的致密绝缘膜，将等离子体通过该致密绝缘膜施加到多孔层间绝缘膜(等离子体固化)。衬底温度和施加时间周期如表3-1和3-2中所示设置。
                                    表3-1
  实例13   实例14   实例15   实例16   实例17
  等离子体固化之前   层间绝缘膜厚度   210nm   210nm   210nm   210nm   210nm
  层间绝缘膜折射率   1.28   1.28   1.28   1.28   1.28
  致密绝缘膜   SiO2   SiO2   SiO2   SOG   SOG
  等离子体固化条件   衬底温度   400℃   400℃   400℃   400℃   400℃
  等离子体的种类   O2   O2   O2   H2   H2
  输入功率   500W   500W   500W   500W   500W
  时间   60sec   90sec   120sec   60sec   90sec
  等离子体固化之后的层间绝缘膜   膜厚   204nm   207nm   203nm   206nm   203nm
  折射率   1.282   1.281   1.283   1.282   1.282
  弹性模量   12GPa   14GPa   14GPa   13GPa   13GPa
  硬度   1.2GPa   1.2GPa   1.2GPa   1.2GPa   1.2GPa
  介电常数   2.3   2.3   2.3   2.3   2.3
                                    表3-2
  实例18   控制1   控制8   控制9
  等离子体固化之前   层间绝缘膜厚度   210nm   210nm   210nm   210nm
  层间绝缘膜折射率   1.28   1.28   1.28   1.28
  致密绝缘膜   SOG   -   无   无
  等离子体固化条件   衬底温度   400℃   -   400℃   400℃
  等离子体的种类   H2   -   O2   H2
  输入功率   500W   -   500W   500W
  时间   120sec   -   60sec   60sec
  等离子体固化之后的层间绝缘膜   膜厚   202nm   210nm   184nm   178nm
  折射率   1.282   1.28   1.362   1.341
  弹性模量   15GPa   8GPa   16GPa   15GPa
  硬度   1.2GPa   0.7GPa   1.2GPa   1.2GPa
  介电常数   2.3   2.3   3.5   3.4
从而等离子体固化的多孔层间绝缘膜被测量，并且获得表3-1和3-2中所示的结果。如在表3-1和3-2中显而易见的，在实例13至18中，层间绝缘膜的折射率在等离子体施加之前和之后基本没有变化。这意味着层间绝缘膜基本上没有收缩。也就是说，在实例13至18中，防止了由于等离子体的施加层间绝缘膜的收缩，并且层间绝缘膜具有低密度。
如表3-1和3-2中显而易见的，在实例13至18中，获得了足够高的弹性模量和强度。如表3-1和3-2中显而易见的，在实例13至18中，有效介电常数足够小。这些意味着在实例13至18中，层间绝缘膜具有很好的机械强度和低介电常数。
控制8和9
首先，以与实例1至6中同样的方法，制备绝缘膜材料(多孔硅石前体)。将绝缘膜材料施加到硅片，并且进行热处理(软烘焙)。从而，制得多孔层间绝缘膜。
下一步，不形成在多孔层间绝缘膜上形成的致密绝缘膜，将等离子体施加至多孔层间绝缘膜(等离子体固化)。衬底温度和施加时间周期如表3-2中所示设置。
从而等离子体固化的多孔层间绝缘膜被测量，并且获得表3-2中所示的结果。如在表3-2中显而易见的，在控制8至9中，折射率相对高。这意味着层间绝缘膜过分收缩，并且层间绝缘膜的密度很大。如表3-2中显而易见的，在控制8至9中，有效介电常数很高。
实例19
首先，通过LOCOS在半导体衬底10上形成设备绝缘膜12。然后，栅极电极18形成在器件区域14上，且二者之间形成有栅极绝缘膜16。侧壁绝缘膜20形成在栅极电极18的侧壁上。接下来，利用侧壁绝缘膜20和栅极电极18作为掩模，将掺杂剂杂质注入到半导体衬底10中，由此在栅极电极18两侧的半导体衬底10中形成源/漏极扩散层22。从而，形成包括栅极电极18和源/漏极扩散层22的晶体管24。
下一步，通过例如CVD在整个表面上形成层间绝缘膜26。接下来，在层间绝缘膜26上，形成停止膜28。然后，通过光刻法形成下至源/漏极扩散层22的接触孔30(参见图1B)。
下一步，通过例如溅射在整个表面上形成50nm TiN膜的粘合层32。然后，通过例如CVD在整个表面形成上钨膜34。然后，通过例如CMP对粘合层32和钨膜34进行抛光，直到露出停止膜28的表面。这样，钨导电塞34被埋在接触孔中(参见图1C)。
下一步，通过等离子体增强CVD，在整个表面上形成30nm厚SiC:O:H膜的绝缘膜36。然后，如与实例1至6中同样的方法，在整个表面上形成多孔层间绝缘膜38。多孔层间绝缘膜的膜厚是160nm(参见图2A)。
下一步，通过等离子体增强CVD在整个表面上形成30nm厚氧化硅膜的致密绝缘膜40。致密绝缘膜40的密度是2g/cm3(参见图2B)。
下一步，利用多孔层间绝缘膜38上存在的致密绝缘膜40，将电子束通过致密绝缘膜40施加到多孔层间绝缘膜38(电子束固化)(参见图2C)。电子束的施加条件与实例3相同。
下一步，通过旋转涂布，在整个表面上形成感光耐蚀膜42。下一步，通过光刻法在感光耐蚀膜中形成用于形成作为第一层互连50的开口44。该开口44是。该开口44以100nm的互连宽度和100nm间距中形成。然后，利用感光耐蚀膜42作为掩模，互连膜40、多孔层间绝缘膜38及绝缘膜36被蚀刻。在蚀刻中，使用CF4气体和CHF3气体的氟等离子体被采用。从而，用于埋入互连50的沟槽46形成在绝缘膜40、多孔层间绝缘膜38及绝缘膜36中。然后，感光耐蚀膜42被去除(参见图3A)。
下一步，通过溅射在整个表面上形成10nm厚TaN的阻挡膜。下一步，通过溅射在整个表面上形成10nm厚Cu膜的籽晶膜。从而，形成该阻挡膜和籽晶膜的层膜48。下一步，通过电镀形成600nm厚Cu膜50。然后，抛光Cu膜50和层膜48，直到露出绝缘膜40的表面。从而，Cu互连50被埋在沟槽46里。下一步，通过等离子体增强CVD在整个表面上形成30nm厚SiC:O:H膜的绝缘膜52(参见图3B)。
然后，以与实例1至6同样的方法，形成多孔层间绝缘膜54。层间绝缘膜54的膜厚是180nm。下一步，在整个表面上形成30nm厚SiC:O:H膜的致密绝缘膜56(参见图4A)。
然后，利用在多孔层间绝缘膜54上形成的致密绝缘膜56，将电子束通过绝缘膜56施加至层间绝缘膜54(电子束固化)。用于将电子束通过绝缘膜56施加至层间绝缘膜54的条件与实例3中相同(参见图4B)。
下一步，以与实例1至6同样的方法，形成多孔层间绝缘膜58。多孔层间绝缘膜58的膜厚例如为160nm。下一步，通过等离子体增强CVD在整个表面上形成30nm厚氧化硅的致密绝缘膜60(参见图5A)。
下一步，利用在多孔层间绝缘膜58上存在的致密绝缘膜60，将电子束通过绝缘膜60施加至层间绝缘膜58(电子束固化)。用于将电子束通过绝缘膜60施加至层间绝缘膜58的条件与实例3中相同(参见图5B)。
下一步，通过旋转涂布，在整个表面上形成感光耐蚀膜62。下一步，通过光刻法在感光耐蚀膜62中形成用于形成接触孔66的开口64。下一步，利用感光耐蚀膜62作为掩模，绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54以及绝缘膜52被蚀刻。在蚀刻中，使用CF4气体和CHF3气体作为原料的氟等离子体被采用。蚀刻气体的组成比例、蚀刻的压力等可适当变化，由此绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54以及绝缘膜52能被蚀刻。从而，形成下至互连50的接触孔66(参见图6)。然后，感光耐蚀膜被去除。
下一步，通过例如旋转涂布在整个表面上形成感光耐蚀膜68。下一步，通过光刻法在感光耐蚀膜68中形成用于形成第二层互连76a的开口70。下一步，利用感光耐蚀膜68作为掩模，绝缘膜60、层间绝缘膜58、绝缘膜56被蚀刻。在该蚀刻中，使用CF4气体和CHF3气体作为原料的氟等离子体被采用。从而，用于埋入互连76a的沟槽72形成在绝缘膜60、层间绝缘膜58、绝缘膜56中(参见图7)。
下一步，通过溅射在整个表面上形成10nm厚TaN膜的阻挡膜。下一步，通过溅射在整个表面上形成10nm厚Cu膜的籽晶膜。形成该阻挡膜和籽晶膜的层膜74。下一步，形成1400nm厚Cu膜76。下一步，通过CMP抛光Cu膜76和层间绝缘膜74，直到露出绝缘膜60的表面。从而，Cu导电塞76b被埋在接触孔66中，同时Cu互连76a被埋在沟槽72中。然后，通过等离子体增强CVD在整个表面上形成30nm厚SiC:O:H膜的绝缘膜78。然后，适当重复上述步骤，从而形成第三层互连。
从而，如上述制造的半导体衬底被制造，从而形成互连和导电塞，电串连一百万个导电塞。对半导体器件进行产量测量。该产量是91％。
在互连之间的有效介电常数被计算，其为2.6。不仅利用多孔层间绝缘膜，而且还利用在互连周围出现的其它绝缘膜测量的介电常数为有效介电常数。不仅利用低介电常数的多孔层间绝缘膜，而且还利用在互连周围出现的相对高介电常数的绝缘膜测量该有效介电常数，并且其具有大于该多孔层间绝缘膜的介电常数的较大值。
将该半导体保持在200℃达3000小时，并且测量互连的电阻。确认电阻没有增长。
控制10
图9A至图15是用于制造半导体器件的方法步骤中根据控制的半导体器件的截面图，其示出该方法。
首先，以与实例19同样的方法，形成晶体管24(参见图9A)。形成层间绝缘膜26和停止膜28(参见图9B)。然后，将导体34埋入接触孔30(参见图9C)。
下一步，以与实例19同样的方法，形成绝缘膜36，然后形成多孔层间绝缘膜38(参见图10A)。下一步，不在多孔层间绝缘膜38上形成致密绝缘膜，将电子束施加至多孔层间绝缘膜38(电子束固化)。用于施加电子束的条件与控制4中的相同(参见图10B)。然后，通过等离子体增强CVD在整个表面上形成30nm氧化硅膜的绝缘膜40。
下一步，以与实例19同样的方法，沟槽46形成在绝缘膜40、多孔层间绝缘膜38以及绝缘膜36中(参见图11A)。然后，以与实例19中同样的方法，互连50被埋在绝缘膜40、层间绝缘膜38以及绝缘膜36中。然后，以与实例19同样的方法，形成绝缘膜52(参见图11B)。
下一步，以与实例19同样的方法，形成多孔层间绝缘膜54(参见图12A)。
下一步，不在多孔层间绝缘膜54上形成的致密绝缘膜，将电子束施加至多孔绝缘膜54(电子束固化)。用于施加电子束的条件与控制4中的一样(参见图12B)。
下一步，在整个表面上形成30nm厚SiC:O:H的绝缘膜56(参见图13A)。
然后，以与实例19同样的方法，形成多孔层间绝缘膜58(参见图13B)。
然后，不在多孔层间绝缘膜58上形成致密绝缘膜，电子束被施加至多孔层间绝缘膜58(电子束固化)。用于施加电子束的条件与控制4中的一样(参见图14A)。
下一步，通过等离子体增强CVD在整个表面上形成30nm厚氧化硅膜的绝缘膜60(参见图14B)。
然后，以与实例19同样的方法，通过双层嵌入将导电塞76a和互连76b埋入层间绝缘膜54、58等。下一步，以与实例19同样的方法，形成绝缘膜78(图15)。然后，适当重复上述步骤，以形成第三层互连。
如上述从而制造的半导体衬底被制造，从而形成互连和导电塞，电串连一百万个导电塞。对半导体器件进行产量测量。该产量是34％。互连之间的有效介电常数被计算，其为3.8。将该半导体保持在200℃达3000小时，并且测量互连的电阻。确认电阻增长。
实例20
首先，以与实例19同样的方法，形成晶体管24(参见图1A)。形成层间绝缘膜26和停止膜28(参见图1B)，然后，将导体34埋入接触孔30(参见图1C)。
下一步，以与实例19同样的方法，形成绝缘膜36，然后形成多孔层间绝缘膜38(参见图2A)。
然后，以与实例19同样的方法，在多孔层间绝缘膜38上形成致密绝缘膜40(参见图2B)。
下一步，利用在多孔层间绝缘膜38上存在的致密绝缘膜40，将UV射线通过绝缘膜40施加至层间绝缘膜38(UV射线固化)。用于将UV射线通过绝缘膜40施加至层间绝缘膜38的条件与实例9的相同。
下一步，以与实例19同样的方法，沟槽46形成在致密绝缘膜40、多孔层间绝缘膜38以及绝缘膜36中(参见图3A)。
然后，以与实例19同样的方法，互连50被埋在绝缘膜36、层间绝缘膜38以及绝缘膜40中。下一步，以与实例19同样的方法，形成绝缘膜52(参见图3B)。
然后，以与实例19同样的方法，形成多孔层间绝缘膜54。然后，以与实例19同样的方法，在多孔层间绝缘膜54上形成致密绝缘膜56(参见图4A)。
下一步，利用在多孔层间绝缘膜54上存在的致密绝缘膜56，将UV射线通过绝缘膜56施加至层间绝缘膜54(UV射线固化)。用于将UV射线通过绝缘膜56施加至层间绝缘膜54的条件与实例9的条件一样。
下一步，以与实例19同样的方法，形成多孔层间绝缘膜58。然后，以与实例19同样的方法中，在多孔层间绝缘膜58上形成致密绝缘膜60(参见图5A)。
然后，利用在多孔层间绝缘膜58上存在的致密绝缘膜60，将UV射线通过绝缘膜60施加至层间绝缘膜58(UV射线固化)。用于将UV射线通过绝缘膜60施加至层间绝缘膜58的条件与实例9的条件一样(图5B)。
下一步，以与实例19中同样的方法，接触孔66形成在绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54以及绝缘膜52中(参见图6)。
下一步，以与实例19同样的方法，沟槽72形成在绝缘膜60、层间绝缘膜58以及绝缘膜56中(参见图7)。
然后，以与实例19同样的方法，互连76a被埋入沟槽72中，同时导电塞76b被埋入接触孔66中。下一步，以与实例19同样的方法，形成绝缘膜78(参见图8)。然后，适当重复上述步骤，以形成第三层互连。
如上述从而制造的半导体衬底被制造，从而形成互连和导电塞，电串连一百万个导电塞。对半导体器件进行产量测量。该产量是87％。互连之间的有效介电常数被计算，其为2.58。将该半导体保持在200℃达3000小时，并且测量互连的电阻。确认电阻没有增长。
控制11
首先，以与实例19同样的方法，形成晶体管24(参见图9A)，并且形成层间绝缘膜26和停止膜28(参见图9B)。然后，将导电塞34埋入接触孔30中(参见图9C)。
然后，以与实例19同样的方法，形成绝缘膜36，然后形成多孔层间绝缘膜38(参见图10A)。
下一步，不在多孔层间绝缘膜38上形成的致密绝缘膜，将UV射线施加至多孔层间绝缘膜38(电子束固化)。用于施加UV射线的条件与控制7中的相同(参见图10B)。
下一步，通过等离子体增强CVD在整个表面上形成30nm厚氧化硅膜的绝缘膜40(参见图10C)。
下一步，以与实例19同样的方法，沟槽46形成在绝缘膜40、多孔层间绝缘膜38以及绝缘膜36中(参见图11A)。接下来，以与实例19同样的方法，互连50被埋在绝缘膜40、层间绝缘膜38以及绝缘膜36中。然后，以与实例19同样的方法，形成绝缘膜52(参见图11B)。
下一步，以与实例19同样的方法，形成多孔层间绝缘膜54(参见图12A)。接下来，不在多孔层间绝缘膜54上形成致密绝缘膜，将UV射线施加至层间绝缘膜54(UV射线固化)。用于施加UV射线的条件与控制7中的条件一样(参见图12B)。
下一步，在整个表面上形成30nm厚SiC:O:H的绝缘膜56(参见图13A)。
下一步，以与实例19同样的方法，形成多孔层间绝缘膜58(参见图13B)。
下一步，不在多孔层间绝缘膜58上形成致密绝缘膜，UV射线被施加至多孔层间绝缘膜58(UV射线固化)。用于施加UV射线的条件与控制7中的条件一样(参见图14A)。
然后，通过等离子体增强CVD在整个表面上形成30nm厚氧化硅膜的绝缘膜(参见图14B)。
下一步，以与实例19同样的方法，通过双层嵌入将导电塞76a和互连76b埋入层间绝缘膜54、58等。下一步，以与实例19同样的方法，形成绝缘膜78(图15)。然后，适当重复上述步骤以形成第三层互连。
如上述从而制造的半导体衬底被制造，从而形成互连和导电塞，电串连一百万个导电塞。对半导体器件进行产量测量。该产量是64％。互连之间的有效介电常数被计算，其为3.6。将该半导体保持在200℃达3000小时，并且测量互连的电阻。确认电阻增长。
实例21
首先，以与实例19同样的方法，形成晶体管24(参见图1A)。形成层间绝缘膜26和停止膜28(参见图1B)。然后，将导电塞34埋入接触孔30中(参见图1C)。
下一步，以与实例19同样的方法，形成绝缘膜36，然后形成多孔层间绝缘膜38(参见图2A)。
然后，以与实例19同样的方法，在多孔层间绝缘膜38上形成致密绝缘膜40(参见图2B)。
下一步，利用在多孔层间绝缘膜38上存在的致密绝缘膜40，将等离子体通过绝缘膜40施加至多孔层间绝缘膜38(等离子体固化)。用于将等离子体通过绝缘膜40施加至多孔层间绝缘膜38的条件与实例18的相同。
下一步，以与实例19同样的方法，沟槽46形成在绝缘膜40、多孔层间绝缘膜38以及绝缘膜36中(参见图3A)。
下一步，以与实例19同样的方法，互连50被埋在绝缘膜36、层间绝缘膜38以及绝缘膜40中。下一步，以与实例19同样的方法，形成绝缘膜52(参见图3B)。
然后，以与实例19同样的方法，形成多孔层间绝缘膜54。然后，以与实例9中同样的方法，在多孔层间绝缘膜54上形成致密绝缘膜56(参见图4A)。
下一步，利用在多孔层间绝缘膜54上存在的致密绝缘膜56，将等离子体通过绝缘膜56施加至多孔层间绝缘膜54(等离子体固化)。用于将等离子体通过绝缘膜56施加至层间绝缘膜54的条件与实例18的条件一样。
下一步，以与实例19同样的方法，形成多孔层间绝缘膜58。然后，以与实例19同样的方法，在多孔层间绝缘膜58上形成致密绝缘膜60(参见图5A)。
然后，利用在多孔层间绝缘膜58上存在的致密绝缘膜60，将等离子体通过绝缘膜60施加至层间绝缘膜58(等离子体固化)。用于将等离子体通过绝缘膜60施加至层间绝缘膜58的条件与实例18的条件一样(参见图5B)。
下一步，以与实例19同样的方法，接触孔66形成在绝缘膜60、层间绝缘膜58、绝缘膜56、层间绝缘膜54以及绝缘膜52中(参见图6)。
下一步，以与实例19同样的方法，沟槽72形成在绝缘膜60、层间绝缘膜58以及绝缘膜56中(参见图7)。
下一步，以与实例19同样的方法，互连76a被埋入沟槽72中，同时导电塞76b被埋入接触孔66。下一步，以与实例19同样的方法，形成绝缘膜78(参见图8)。然后，适当重复上述步骤，以形成第三层互连。
如上述从而制造的半导体器件被制造，从而形成互连和导电塞，电串连一百万个导电塞。对半导体器件进行产量测量。该产量是96％。互连之间的有效介电常数被计算，其为2.58。将该半导体保持在200℃达3000小时，并且测量互连的电阻。确认电阻没有增长。
控制12
首先，以与实例19同样的方法，形成晶体管24(参见图9A)，并且形成层间绝缘膜26和停止膜28(参见图9B)。然后，将导电塞34埋入接触孔30(参见图9C)。
下一步，以与实例19同样的方法，形成绝缘膜36，然后形成多孔层间绝缘膜38(参见图10A)。
下一步，不在多孔层间绝缘膜38上形成致密绝缘膜，将等离子体施加至多孔层间绝缘膜38(等离子体固化)。用于施加等离子体的条件与控制9中的相同(参见图10B)。
下一步，通过等离子体增强CVD在整个表面上形成30nm厚氧化硅膜的绝缘膜40(参见图10C)。
下一步，以与实例19同样的方法，沟槽46形成在绝缘膜40、多孔层间绝缘膜38以及绝缘膜36中(参见图11A)。下一步，以与实例19同样的方法，互连50被埋在绝缘膜40、层间绝缘膜38以及绝缘膜36中。下一步，以与实例19同样的方法，形成绝缘膜52(参见图11B)。
下一步，以与实例19同样的方法，形成多孔层间绝缘膜54(参见图12A)。下一步，不在多孔层间绝缘膜54上形成致密绝缘膜，将等离子体施加至多孔层间绝缘膜54(等离子体固化)。用于施加等离子体的条件与控制9中的条件一样(参见图12B)。
下一步，在整个表面上形成30nm厚SiC:O:H的绝缘膜56(参见图13A)。
下一步，以与实例19同样的方法，形成多孔层间绝缘膜58(参见图13B)。
然后，不在多孔层间绝缘膜58上形成致密绝缘膜，等离子体被施加至多孔层间绝缘膜58(等离子体固化)。用于施加等离子体的条件与控制7中的条件一样(参见图14A)。
然后，通过等离子体增强CVD在整个表面上形成30nm厚氧化硅膜的绝缘膜(参见图14B)。
下一步，以与实例19同样的方法，通过双层嵌入将导电塞76a和互连76b埋入层间绝缘膜54、58等。然后，以与实例19同样的方法，形成绝缘膜78(图15)。然后，适当重复上述步骤，以形成第三层互连。
如上述从而制造的半导体衬底被制造，从而形成互连和导电塞，电串连一百万个导电塞。对半导体器件进行产量测量。该产量是48％。互连之间的有效介电常数被计算，其为3.8。将该半导体器件保持在200℃达3000小时，并且测量互连的电阻。确认电阻增长。

Claims (17)

1、一种半导体器件制造方法，包括以下步骤：
在半导体衬底上方形成第一多孔绝缘膜；
在该第一多孔绝缘膜上方形成第二绝缘膜，该第二绝缘膜的密度大于该第一多孔绝缘膜的密度；以及
通过该第一多孔绝缘膜上存在的该第二绝缘膜，将电子束、UV射线或者等离子体施加于该第一多孔绝缘膜，以固化该第一多孔绝缘膜。
2、根据权利要求1所述的半导体器件制造方法，其中
在固化该第一多孔绝缘膜的步骤中，在施加电子束、UV射线或者等离子体的同时进行热处理，由此固化该第一多孔绝缘膜。
3、根据权利要求1所述的半导体器件制造方法，其中
该第二绝缘膜的密度f是1-3g/cm3。
4、根据权利要求3所述的半导体器件制造方法，其中
该第二绝缘膜的密度是1-2.5g/cm3。
5、根据权利要求1所述的半导体器件制造方法，其中
该第二绝缘膜的膜厚是5-70nm。
6、根据权利要求5所述的半导体器件制造方法，其中
该第二绝缘膜的膜厚是10-50nm。
7、根据权利要求1所述的半导体器件制造方法，其中
形成该第一多孔绝缘膜的步骤包括：应用包含热分解化合物的绝缘膜材料步骤，以及进行热处理步骤，以分解该热分解化合物，在该绝缘膜材料中形成孔，由此制造该第一多孔绝缘膜。
8、根据权利要求所述1的半导体器件制造方法，其中
形成该第一多孔绝缘膜的步骤包括：应用包含簇状化合物的绝缘材料步骤，以及进行热处理步骤，以蒸发该绝缘膜材料中的溶剂，由此制造该第一多孔绝缘膜。
9、根据权利要求1所述的半导体器件制造方法，其中
在形成该第一多孔绝缘膜的步骤中，通过气相沉积形成该第一多孔绝缘膜。
10、根据权利要求1所述的半导体器件制造方法，其中
在形成该第一多孔绝缘膜的步骤中，使用包含热分解原子团或者氧化分解原子团的原料，通过气相沉积，同时分解所述原子团来形成该第一多孔绝缘膜。
11、根据权利要求1所述的半导体器件制造方法，其中
在形成第二绝缘膜的步骤中，通过气相沉积形成氧化硅膜、掺碳氧化硅膜、SiC氢化膜、SiC氮化膜、或者SiC氢化氧化膜的第二绝缘膜。
12、根据权利要求1所述的半导体器件制造方法，其中
形成第二绝缘膜的步骤包括：通过应用形成氧化硅膜的步骤，以及热处理该氧化硅膜的步骤，以形成氧化硅膜的该第二绝缘膜。
13、根据权利要求2所述的半导体器件制造方法，其中
在固化该第一多孔绝缘膜的步骤中，热处理温度是300℃-400℃。
14、根据权利要求7所述的半导体器件制造方法，其中
在形成该第一多孔绝缘膜的步骤中，热处理温度是200℃-350℃。
15、根据权利要求8所述的半导体器件制造方法，其中
在形成该第一多孔绝缘膜的步骤中，热处理温度是200℃-350℃。
16、根据权利要求10所述的半导体器件制造方法，其中
在形成该第一多孔绝缘膜的步骤中，热处理温度是200℃-350℃。
17、根据权利要求1所述的半导体器件制造方法，在固化该第一多孔绝缘膜的步骤之后，进一步包括：
在该第一多孔绝缘膜和该第二绝缘膜中形成沟槽；以及在该沟槽中埋入互连的步骤。
CNA2005100650462A 2004-12-09 2005-04-11 半导体器件制造方法 Pending CN1787186A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004356618 2004-12-09
JP2004356618 2004-12-09
JP2005235850A JP4667165B2 (ja) 2004-12-09 2005-08-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1787186A true CN1787186A (zh) 2006-06-14

Family

ID=36584570

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2005100650462A Pending CN1787186A (zh) 2004-12-09 2005-04-11 半导体器件制造方法
CNB2005101268719A Expired - Fee Related CN100477106C (zh) 2004-12-09 2005-11-24 半导体器件制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2005101268719A Expired - Fee Related CN100477106C (zh) 2004-12-09 2005-11-24 半导体器件制造方法

Country Status (5)

Country Link
US (1) US7262142B2 (zh)
JP (1) JP4667165B2 (zh)
KR (1) KR100749622B1 (zh)
CN (2) CN1787186A (zh)
TW (1) TWI275145B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332399A (zh) * 2011-09-28 2012-01-25 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN102751188A (zh) * 2011-11-10 2012-10-24 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN103839873A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104282656B (zh) * 2013-07-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416990B2 (en) * 2005-12-20 2008-08-26 Dongbu Electronics Co., Ltd. Method for patterning low dielectric layer of semiconductor device
CN101310370A (zh) * 2006-01-13 2008-11-19 东京毅力科创株式会社 多孔质膜的成膜方法和计算机可读的记录介质
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5380797B2 (ja) 2006-08-21 2014-01-08 富士通株式会社 半導体デバイスの製造方法
JP4814054B2 (ja) * 2006-11-02 2011-11-09 三井化学株式会社 積層構造体、その製造方法、及び積層体構造を用いてなる半導体装置
JP2008130753A (ja) * 2006-11-20 2008-06-05 Nec Electronics Corp 半導体チップおよびその製造方法
JP5326202B2 (ja) * 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
JP5142538B2 (ja) * 2007-01-26 2013-02-13 株式会社東芝 半導体装置の製造方法
CN101627463B (zh) * 2007-03-13 2012-05-30 富士通株式会社 半导体装置和半导体装置的制造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
KR101350020B1 (ko) * 2008-12-08 2014-01-13 후지쯔 가부시끼가이샤 반도체 장치의 제조방법
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
KR101474601B1 (ko) * 2012-04-24 2014-12-24 주식회사 엘지화학 고분자막 및 이의 제조방법
TWI581331B (zh) * 2012-07-13 2017-05-01 應用材料股份有限公司 降低多孔低ｋ膜的介電常數之方法
KR20230003262A (ko) 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
WO2015112324A1 (en) * 2014-01-24 2015-07-30 Applied Materials, Inc. Deposition of silicon and oxygen-containing films without an oxidizer
US11508573B2 (en) * 2019-12-31 2022-11-22 Micron Technology, Inc. Plasma doping of gap fill materials

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252810C (zh) 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
JPH10256363A (ja) * 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
US6582777B1 (en) 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
JP2002026121A (ja) 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP3530165B2 (ja) * 2000-10-20 2004-05-24 株式会社東芝 半導体装置の製造方法
JP2002299337A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2003068850A (ja) 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3668222B2 (ja) * 2002-11-07 2005-07-06 株式会社東芝 半導体装置の製造方法
JP2005229075A (ja) * 2004-02-16 2005-08-25 Tokyo Electron Ltd 積層膜の改質方法及び積層膜
JP4257252B2 (ja) * 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法
US7125782B2 (en) * 2004-10-14 2006-10-24 Infineon Technologies Ag Air gaps between conductive lines for reduced RC delay of integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332399A (zh) * 2011-09-28 2012-01-25 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN102751188A (zh) * 2011-11-10 2012-10-24 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN102751188B (zh) * 2011-11-10 2015-05-20 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN103839873A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104282656B (zh) * 2013-07-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN100477106C (zh) 2009-04-08
TWI275145B (en) 2007-03-01
TW200633055A (en) 2006-09-16
CN1787187A (zh) 2006-06-14
JP4667165B2 (ja) 2011-04-06
US7262142B2 (en) 2007-08-28
KR100749622B1 (ko) 2007-08-14
KR20060065493A (ko) 2006-06-14
US20060128167A1 (en) 2006-06-15
JP2006190962A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
CN1787186A (zh) 半导体器件制造方法
CN100347831C (zh) 沉积方法与半导体器件
CN1420560A (zh) 半导体器件及其制造方法
CN1284224C (zh) 半导体器件及其制造工艺
CN1457095A (zh) 具有含硅金属布线层的半导体器件及其制造方法
CN1574231A (zh) 半导体集成电路器件的制造方法
CN1154170C (zh) 半导体器件及其制造方法
CN1891757A (zh) 二氧化硅膜、该膜的形成材料和相关产品、及其制造方法
CN1249816C (zh) 半导体装置及其制造方法
CN101048868A (zh) 具有三维层叠结构的半导体器件的制造方法
CN1061445A (zh) 使用烷基铝氢化物形成以铝作为主成分的金属沉积膜的方法
CN1056015C (zh) 金属薄膜形成方法
CN1757120A (zh) 场效应晶体管
CN1725511A (zh) 半导体器件及其制造方法
CN1860596A (zh) 电子器件材料的制造方法
CN1838387A (zh) 蚀刻方法和蚀刻装置
CN1881548A (zh) 半导体器件制造方法
CN1873953A (zh) 半导体元件及其制造方法
CN1669148A (zh) 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1340862A (zh) 半导体装置和“绝缘体上的半导体”衬底
CN1662676A (zh) 用电子束硬化低介电常数膜的方法
CN1503337A (zh) 半导体装置的制造方法以及半导体装置
CN1126155C (zh) 介电常数降低的改进二氧化硅绝缘膜及其形成方法
CN101069279A (zh) 半导体器件及其制造方法
CN1828843A (zh) 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication