JPWO2007046144A1 - 抵抗記憶素子及び不揮発性半導体記憶装置 - Google Patents

抵抗記憶素子及び不揮発性半導体記憶装置 Download PDF

Info

Publication number
JPWO2007046144A1
JPWO2007046144A1 JP2007540862A JP2007540862A JPWO2007046144A1 JP WO2007046144 A1 JPWO2007046144 A1 JP WO2007046144A1 JP 2007540862 A JP2007540862 A JP 2007540862A JP 2007540862 A JP2007540862 A JP 2007540862A JP WO2007046144 A1 JPWO2007046144 A1 JP WO2007046144A1
Authority
JP
Japan
Prior art keywords
resistance
electrode
resistance memory
memory element
resistance state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007540862A
Other languages
English (en)
Other versions
JP5157448B2 (ja
Inventor
木下　健太郎
健太郎 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007046144A1 publication Critical patent/JPWO2007046144A1/ja
Application granted granted Critical
Publication of JP5157448B2 publication Critical patent/JP5157448B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって高抵抗状態と低抵抗状態とを切り換える抵抗記憶素子において、抵抗記憶材料よりなる抵抗記憶層４２と、抵抗記憶層４２を挟むように配置された電極３８及び電極４０とを有し、電極３８及び電極４０は、同一面上に形成されている。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。

Description

本発明は、抵抗記憶素子及びその製造方法に係り、特に、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子及びその製造方法、並びにこのような抵抗記憶素子を用いた不揮発性半導体記憶装置に関する。
近年、新たなメモリ素子として、ＲＲＡＭ（Resistance Random Access Memory）と呼ばれる不揮発性半導体記憶装置が注目されている。ＲＲＡＭは、抵抗値が異なる複数の抵抗状態を有し、外部から電気的刺激を与えることにより抵抗状態が変化する抵抗記憶素子を用い、抵抗記憶素子の高抵抗状態と低抵抗状態とを例えば情報の“０”と“１”とに対応づけることにより、メモリ素子として利用するものである。ＲＲＡＭは、高速性、大容量性、低消費電力性等、そのポテンシャルの高さから、その将来性が期待されている。
抵抗記憶素子は、電圧の印加により抵抗状態が変化する抵抗記憶材料を一対の電極間に挟持したものである。抵抗記憶材料としては、代表的なものとして遷移金属を含む酸化物材料が知られている。
抵抗記憶素子を用いた不揮発性半導体記憶装置は、例えば特許文献１及び非特許文献１〜３等に記載されている。
米国特許第６４７３３３２号明細書 A. Beck et al., Appl. Phys. Lett. Vol. 77, p. 139 (2001) W. W. Zhuang et al., Tech. Digest IEDM 2002, p.193 I. G. Baek et al., Tech. Digest IEDM 2004, p.587
ＤＲＡＭ、ＳＲＡＭをはじめ、次世代の不揮発性ＲＡＭとして期待されるＦｅＲＡＭ（強誘電体メモリ：Ferroelectric Random Access Memory）等は、データ書き換え前後で読み出しに要求される差を確保するため、ある程度以上の面積が必要であり、高密度化するための阻害要因の一つになっている。また、ＭＲＡＭ（磁気メモリ：Magnetoresistive Random Access Memory）では、素子面積を小さくするほどに磁化反転に必要な電流値が大きくなってしまうため、書き込み電流値等との関係からセルサイズが制限されてしまう。このため、より集積化が容易な不揮発性メモリ材料及びこれを用いた不揮発性記憶装置が求められていた。
本発明の目的は、抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子において、集積度を向上しうる抵抗記憶素子及びその製造方法、並びにこのような抵抗記憶素子を用いた不揮発性半導体記憶装置を提供することにある。
本発明の一観点によれば、メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極及び前記第２の電極は、同一面上に形成されていることを特徴とする抵抗記憶素子が提供される。
本発明の他の観点によれば、メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極は、前記抵抗記憶層の下面側に形成されており、前記第２の電極は、前記第１の電極が形成された領域とは異なる領域の前記抵抗記憶層の上面側に形成されていることを特徴とする抵抗記憶素子が提供される。
本発明の更に他の観点によれば、メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極は、前記抵抗記憶層の第１の領域に形成された開口部内に埋め込み形成されており、前記第２の電極は、前記第１の領域とは異なる第２の領域の前記抵抗記憶層上に形成されていることを特徴とする抵抗記憶素子が提供される。
本発明の更に他の観点によれば、メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記第１の電極と前記第２の電極との間の前記抵抗記憶層内に、前記抵抗記憶層の層方向又は前記抵抗記憶層の層厚方向に対して傾斜した方向に沿って前記メモリ領域を含む電流パスが形成されることを特徴とする抵抗記憶素子が提供される。
本発明の更に他の観点によれば、メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極と前記第２の電極とが同一面上に形成された抵抗記憶素子と、前記抵抗記憶素子の第１の電極に接続された選択トランジスタと、前記抵抗記憶素子の前記第２の電極に接続された信号線とを有することを特徴とする不揮発性半導体記憶装置が提供される。
本発明の更に他の観点によれば、メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極が前記抵抗記憶層の下面側に形成され、前記第２の電極が前記第１の電極が形成された領域とは異なる領域の前記抵抗記憶層の上面側に形成された抵抗記憶素子と、前記抵抗記憶素子の第１の電極に接続された選択トランジスタと、前記抵抗記憶素子の前記第２の電極に接続された信号線とを有することを特徴とする不揮発性半導体記憶装置が提供される。
本発明の更に他の観点によれば、メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極が前記抵抗記憶層の第１の領域に形成された開口部内に埋め込み形成され、前記第２の電極が前記第１の領域とは異なる第２の領域の前記抵抗記憶層上に形成された抵抗記憶素子と、前記抵抗記憶素子の第１の電極に接続された選択トランジスタと、前記抵抗記憶素子の前記第２の電極に接続された信号線とを有することを特徴とする不揮発性半導体記憶装置が提供される。
本発明の更に他の観点によれば、高抵抗状態と低抵抗状態とを記憶し、一対の電極間に電圧を印加することによって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子の製造方法であって、基板上に、導電膜を形成する工程と、前記導電膜をパターニングし、第１の領域に形成された第１の電極と、前記第１の領域とは異なる第２の領域に形成された第２の電極とを形成する工程と、前記第１の電極及び前記第２の電極が形成された前記基板上に、抵抗記憶層を形成する工程とを有することを特徴とする抵抗記憶素子の製造方法が提供される。
本発明の更に他の観点によれば、高抵抗状態と低抵抗状態とを記憶し、一対の電極間に電圧を印加することによって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子の製造方法であって、基板の第１の領域上に第１の電極を形成する工程と、前記第１の電極が形成された前記基板上に、抵抗記憶層を形成する工程と、前記第１の領域とは異なる第２の領域の前記抵抗記憶層上に、第２の電極を形成する工程とを有することを特徴とする抵抗記憶素子の製造方法が提供される。
本発明の更に他の観点によれば、高抵抗状態と低抵抗状態とを記憶し、一対の電極間に電圧を印加することによって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子の製造方法であって、基板上に、抵抗記憶層を形成する工程と、前記抵抗記憶層の第１の領域に開口部を形成する工程と、前記開口部内に、第１の電極を形成する工程と、前記抵抗記憶層の前記第１の領域とは異なる第２の領域上に、第２の電極を形成する工程とを有することを特徴とする抵抗記憶素子の製造方法が提供される。
本発明によれば、同一平面上に形成された同一導電層よりなる一対の電極と、これら一対の電極間に設けられた抵抗記憶層とにより、抵抗記憶素子を構成するので、一対の電極を別々に形成する場合と比較して、抵抗記憶素子の製造プロセスを簡略化することができる。また、一対の電極を膜厚方向に積層して抵抗記憶素子を形成する場合と比較して抵抗記憶素子上の平坦性が向上するため、平坦化工程を削減できる等、上層に形成する配線層等の製造プロセスを簡略化することができる。
また、抵抗記憶素子の一方の電極は、メモリセルに接続される信号線と一体形成することができる。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。また、抵抗記憶素子の電極とは別々にメモリセルに接続される信号線を形成する場合と比較して抵抗記憶素子上の平坦性が向上するため、平坦化工程を削減できる等、上層に形成する配線層等の製造プロセスを簡略化することができる。
また、抵抗記憶素子の一対の電極が平面的なレイアウトにおいて互いに重ならないように配置することにより、一対の電極を平面的なレイアウトにおいて重なるように配置する場合と比較して抵抗記憶層を薄くすることができる。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。
また、抵抗記憶素子の一方の電極を、セル選択トランジスタに接続されたコンタクトプラグで兼ねることにより、他方の電極のレイアウト上及び製造上におけるマージンを増加することができる。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。
双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフである。 フォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフである。 抵抗記憶素子について低電圧ＴＤＤＢ測定を行った結果を示すグラフである。 フォーミングのメカニズムの検討に用いた抵抗記憶素子の電流−電圧特性を示すグラフである。 分割した抵抗記憶素子の各ピースにおける電流−電圧特性を示すグラフである。 抵抗記憶素子の電極の配置例を示す平面図である。 抵抗記憶素子の電極の配置例を示す概略断面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第１実施形態による不揮発性半導体記憶装置の構造を示す回路図である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第２実施形態による不揮発性半導体記憶装置の構造を示す回路図である。 本発明の第２実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による不揮発性半導体記憶装置の構造を示す平面図である。 本発明の第３実施形態による不揮発性半導体記憶装置の構造を示す概略断面図である。 本発明の第３実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
符号の説明
１０…メモリセル
１２…抵抗記憶素子
１４…セル選択トランジスタ
２０…シリコン基板
２２…素子分離膜
２４…ゲート電極
２６，２８…ソース／ドレイン領域
３０，４８…層間絶縁膜
３２，３４，５０…コンタクトプラグ
３６…配線
３８，４４…電極
４０…ソース線
４２…抵抗記憶層
４６…抵抗記憶素子
５２…ビット線
８０…基板
８２，８４…電極
８６…抵抗記憶層
［抵抗記憶素子の基本動作］
本発明の不揮発性半導体記憶装置に用いる抵抗記憶素子の基本動作について図１乃至図９を用いて説明する。
図１は双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図２は単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図３は抵抗記憶素子のフォーミング処理を説明する電流−電圧特性のグラフ、図４はフォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフ、図５は抵抗記憶素子の低電圧ＴＤＤＢ測定結果を示すグラフ、図６はフォーミングのメカニズムの検討に用いた抵抗記憶素子の電流−電圧特性を示すグラフ、図７は分割した抵抗記憶素子の各ピースにおける電流−電圧特性を示すグラフ、図８及び図９は抵抗記憶層を挟持する一対の電極の配置例を示した図である。
抵抗記憶素子は、一対の電極間に抵抗記憶材料が狭持されたものである。抵抗記憶材料は、その多くが遷移金属を含む酸化物材料であり、電気的特性の違いから大きく２つに分類することができる。
１つは、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために互いに異なる極性の電圧を用いるものであり、クロム（Ｃｒ）等の不純物を微量にドープしたＳｒＴｉＯ３やＳｒＺｒＯ３、或いは超巨大磁気抵抗（ＣＭＲ：Colossal Magneto-Resistance）を示すＰｒ１−ｘＣａｘＭｎＯ３やＬａ１−ｘＣａｘＭｎＯ３等が該当する。以下、抵抗状態の書き換えに極性の異なる電圧を要するこのような抵抗記憶材料を、双極性抵抗記憶材料と呼ぶ。
他方は、高抵抗状態と低抵抗状態との間で抵抗値を変化するために、極性の同じ電圧を必要とする材料であり、例えばＮｉＯｘやＴｉＯｘのような単一の遷移金属の酸化物等が該当する。以下、抵抗状態の書き換えに極性が同じ電圧を要するこのような抵抗記憶材料を、単極性抵抗記憶材料と呼ぶ。
図１は、双極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフであり、非特許文献１に記載されたものである。このグラフは、典型的な双極性抵抗記憶材料であるＣｒドープのＳｒＺｒＯ３を用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧が０Ｖの状態から徐々に負電圧を増加していくと、その時に流れる電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり約−０．５Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、以下の説明では、抵抗記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。
点Ｂの状態から徐々に負電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧が０Ｖの状態から徐々に正電圧を増加していくと、電流値は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約０．５Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチする。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。なお、以下の説明では、抵抗記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。
点Ｄの状態から徐々に正電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、約±０．５Ｖの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ａ，ｄに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧の絶対値よりも低ければ、電流−電圧特性は曲線ｂ，ｃに沿って線形的に変化し、低抵抗状態が維持される。
このように、双極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、互いに異なる極性の電圧を印加するものである。
図２は、単極性抵抗記憶材料を用いた抵抗記憶素子の電流−電圧特性を示すグラフである。このグラフは、典型的な単極性抵抗記憶材料であるＴｉＯｘを用いた場合である。
初期状態において、抵抗記憶素子は高抵抗状態であると考える。
印加電圧を０Ｖから徐々に増加していくと、電流は曲線ａに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加電圧が更に大きくなり約１．６Ｖを超えると、抵抗記憶素子が高抵抗状態から低抵抗状態にスイッチ（セット）する。これに伴い、電流の絶対値が急激に増加し、電流−電圧特性は点Ａから点Ｂに遷移する。なお、図２において点Ｂにおける電流値が約２０ｍＡで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施しているためである。
点Ｂの状態から徐々に電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧を０Ｖから再度徐々に増加していくと、電流は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり約１．２Ｖを超えると、抵抗記憶素子が低抵抗状態から高抵抗状態にスイッチ（リセット）する。これに伴い、電流の絶対値が急激に減少し、電流−電圧特性は点Ｃから点Ｄに遷移する。
点Ｄの状態から徐々に電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、セット、リセットに必要な電圧以下で安定である。すなわち、図２においては約１．０Ｖ以下で両状態ともに安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧よりも低ければ、電流−電圧特性は曲線ａに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧よりも低ければ、電流−電圧特性は曲線ｃに沿って変化し、低抵抗状態が維持される。
このように、単極性抵抗記憶材料を用いた抵抗記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化するために、極性の同じ電圧を印加するものである。
上記抵抗記憶材料を用いて抵抗記憶素子を形成する場合、素子形成直後の初期状態では図１及び図２に示すような特性は得られない。抵抗記憶材料を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、フォーミングと呼ばれる処理が必要である。
図３は、図２の場合と同じ単極性抵抗記憶材料を用いた抵抗記憶素子のフォーミング処理を説明する電流−電圧特性である。
素子形成直後の初期状態では、図３に示すように、高抵抗であり且つ絶縁耐圧は８Ｖ程度と非常に高くなっている。この絶縁耐圧は、セットやリセットに必要な電圧と比較して極めて高い値である。初期状態では、セットやリセットというような抵抗状態の変化は生じない。
初期状態においてこの絶縁耐圧よりも高い電圧を印加すると、図３に示すように、素子に流れる電流値が急激に増加し、すなわち抵抗記憶素子のフォーミングが行われる。このようなフォーミングを行うことにより、抵抗記憶素子は図２に示すような電流−電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。一度フォーミングを行った後は、抵抗記憶素子がフォーミング前の初期状態に戻ることはない。
フォーミング前の初期状態における抵抗記憶素子は、高い抵抗値を有しており、フォーミング後の高抵抗状態と混同する虞がある。そこで、本願明細書において高抵抗状態というときはフォーミング後の抵抗記憶素子の高抵抗状態を表すものとし、低抵抗状態というときはフォーミング後の抵抗記憶素子の低抵抗状態を表すものとし、初期状態というときはフォーミングを行う前の抵抗記憶素子の状態を表すものとする。
次に、フォーミングのメカニズムに関して本願発明者が検討を行った結果について図４乃至図７を用いて説明する。なお、検討に用いた試料は、膜厚１５０ｎｍのＰｔよりなる下部電極と、ＴｉＯｘよりなる抵抗記憶層と、膜厚１００ｎｍのＰｔよりなる上部電極とを有する抵抗記憶素子である。
図４は、フォーミングが生じる電圧と抵抗記憶層の膜厚との関係を示すグラフである。図４に示すように、フォーミングが生じる電圧は、抵抗記憶層の膜厚が厚くなるほどに増加する。これら測定点は線形近似することができ、回帰直線は原点を通る。このことは、フォーミングが生じる電圧が、膜厚ゼロの極限でゼロになることを意味している。つまり、フォーミングの現象は、電極と抵抗記憶層との界面で生じている現象ではなく、抵抗記憶層の膜内において厚さ方向に生じる現象であると考えられる。
図５は、フォーミング処理前の試料について低電圧ＴＤＤＢ測定を行った結果を示すグラフである。なお、測定は室温で行い、印加電圧は７Ｖ、抵抗記憶層の膜厚は３０ｎｍとした。図５に示すように、約５００秒の時間経過後に急激に電流値が増加しており、絶縁破壊が生じていることが判る。絶縁破壊が生じた後の抵抗記憶素子のＩ−Ｖ測定を行った結果、図６に示すようなＲＲＡＭ特性が確認され、フォーミング処理が完了した状態であることが確認できた。
図４乃至図６の結果を考え合わせると、フォーミングの現象は絶縁破壊と等価な現象であり、絶縁破壊によって電流経路となる変質領域が形成されるものと考えられる。
次に、図６に示すようなＲＲＡＭ特性がこの変質領域で生じていることを示す。
まず、上部電極の直径を５００μｍとした抵抗記憶素子を形成し、フォーミング処理を行った。次いで、この抵抗記憶素子を、高抵抗状態から低抵抗状態にセットした。このときの抵抗記憶素子の電流−電圧特性を、図７に○印で示した。
この後、この抵抗記憶素子を２つに割り、分割後のそれぞれのピースについて電流−電圧特性を再度測定した。各ピースの電流−電圧特性は、図７に点線及び実線でそれぞれ示している。
この結果、一方のピース（点線）は低抵抗状態にあり、電極分割前のセット後の低抵抗状態における測定データともよく一致していた。これに対し、他方のピース（実線）はフォーミング処理前の状態のままであった。これらのことから、フォーミングによって生じた電流パスは前記一方のピース側のみに含まれており、且つこのピースのみが電極分割前の抵抗状態を記憶していることが判る。前記他方のピースは、抵抗状態の記憶にまったく寄与していない。
以上の結果から、フォーミングにより形成される変質領域は、極めて狭い局所的な領域に生じているものと考えられる。そして、図４の結果と考え合わせると、この変質領域は、抵抗記憶層の膜厚方向に伸びるフィラメント状であるものと考えられる。
そして、抵抗記憶素子のＲＲＡＭ特性は、フォーミングにより生じたフィラメント状の変質領域で生じているものと考えられる。それゆえＦｅＲＡＭやＭＲＡＭとは異なり、スイッチング前後での電気的応答の変化が電極面積に殆ど依存することはなく、電極面積を大幅に縮小することが可能である。また、一対の電極は、必ずしもキャパシタのような平行平板状に配置する必要はない。
フィラメント状の変質領域によりＲＲＡＭ特性が得られるメカニズムは明らかではないが、本願発明者は例えば以下のようであると推察している。
抵抗記憶素子を形成してフォーミング処理を行い絶縁破壊を引き起こすと、抵抗記憶層内にフィラメント状の変質領域が形成され、この変質領域が電流パスとなる。この状態が、抵抗記憶素子の低抵抗状態である。
低抵抗状態の抵抗記憶素子に電圧を印加すると、上記電流パスを介して電流が流れる。この電流値が大きくなると、電流パス内において陽極酸化に類似の酸化反応が生じ、変質領域を元に戻すように作用する。そして、変質領域が減少することにより電流パスが狭くなり、或いはパスの電極界面近傍を中心に酸化が進むことにより電流パスが塞がれ、高抵抗となる。この状態が、抵抗記憶素子の高抵抗状態である。なお、電流パスが塞がれる領域が、高抵抗状態又は低抵抗状態を記憶するメモリ領域と考えられる。
高抵抗状態の抵抗記憶素子に所定値以上の電圧を印加すると、電流パスを塞いでいる酸化領域で絶縁破壊が生じ、再び電流パスが形成される。これにより、抵抗記憶素子は低抵抗状態に戻る。
図８及び図９は抵抗記憶層を挟持する一対の電極の配置例を示したものである。図８が平面図であり、図９が断面図である。なお、各図において点線は、フォーミングにより形成される典型的な電流パスを示したものである。但し、実際には、結晶粒界等の影響を受けて曲がりくねった形状の電流パスであったり、複数の電流パスが同時に存在したりすることも想定される。
図８（ａ）の配置図は、一対の電極８２，８４の対向する辺が平行となるように配置された場合である。図８（ｂ）の配置図は、一対の電極８２，８４が角部で対向するように配置された場合である。図８（ｃ）の配置図は、一対の電極８２，８４の対向する辺が非平行となるように配置された場合である。
図９（ａ）の配置図は、一対の電極８２，８４が基板８０の同一平面上に形成され、電極８２，８４の間に抵抗記憶層８６が形成された場合である。この場合、電流パスの方向は、抵抗記憶層８６の層方向に沿って形成される。なお、本願明細書において電流パスの方向とは、電流パスの始点と終点とを結ぶ直線に沿った方向であるものとする。また、層方向とは、抵抗記憶層８６が形成された面に沿った方向であるものとする。
図９（ｂ）の配置図は、一対の電極８２，８４が抵抗記憶層８６を挟んで異なる平面上に形成された場合である。図９（ｃ）の配置図は、一対の電極８２，８４のうちの一方の電極８２が抵抗記憶層８６の側壁部分（例えばコンタクトホール内）に形成され、他方の電極８４が抵抗記憶層８６上に形成された場合である。これらの場合、電流パスの方向は、抵抗記憶層８６の層厚方向に沿って形成される。
図８に示す平面レイアウトと、図９に示す断面レイアウトとは、任意に組み合わせることができる。
抵抗記憶層８６を狭持する電極８２，８４は、必ずしも１：１で対応している必要はなく、１つの共通電極に対して複数の個別電極を設けるようにしてもよい。
［第１実施形態］
本発明の第１実施形態による不揮発性半導体記憶装置及びその製造方法について図１０乃至図１４を用いて説明する。
図１０は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図１１は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図１２は本実施形態による不揮発性半導体記憶装置の構造を示す回路図、図１３及び図１４は本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
はじめに、本実施形態による不揮発性半導体記憶装置の構造について図１０乃至図１２を用いて説明する。なお、図１１は図１０のＡ−Ａ′線断面図である。
図１０及び図１１に示すように、シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
ゲート電極２４は、図１０に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能する。
セル選択トランジスタが形成されたシリコン基板２０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とが埋め込まれた層間絶縁膜３０が形成されている。層間絶縁膜３０上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続された配線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された電極３８と、隣接する電極３８間に設けられたソース線４０とが形成されている。電極３８は、コンタクトプラグ３４に対応して１つずつ形成されている。ソース線４０は、図１０に示すように、列方向に延在して形成されている。
配線３６、電極３８及びソース線４０が形成された層間絶縁膜３０上には、抵抗記憶材料よりなる抵抗記憶層４２が形成されている。この抵抗記憶材料は、双極性抵抗記憶材料及び単極性抵抗記憶材料の何れであってもよい。これにより、電極３８とソース線４０とは、抵抗記憶層４２を介して側面部が対向配置され、電極３８とソース線４０とを一対の電極とする抵抗記憶素子４６を構成している（図中、点線で囲った部分）。ソース線４０は、図１０に示すように、ソース線４０を挟んで隣接する２つの抵抗記憶素子４６と、この２つの抵抗記憶素子に対して列方向に並ぶ複数の抵抗記憶素子４６の一方の電極を兼ねる共通電極として機能する。
抵抗記憶層４２には、配線３６に電気的に接続されたコンタクトプラグ５０が埋め込まれている。コンタクトプラグ５０が埋め込まれた抵抗記憶層４２上には、コンタクトプラグ５０、配線３６、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続され、ワード線ＷＬと直行する行方向（図面横方向）に延在するビット線５２が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、同一平面上に形成された同一導電層よりなる一対の電極（電極３８及びソース線４０）と、これら一対の電極間に設けられた抵抗記憶層４２とにより、抵抗記憶素子４６が構成されていることに主たる特徴がある。
上述の通り、フォーミングにより形成される抵抗記憶層の変質領域は、極めて狭い局所的な領域に生じる。したがって、抵抗記憶層４６を挟む一対の電極の電極面積はＤＲＡＭやＦｅＲＡＭ等の場合と比較して大幅に小さくすることができ、本実施形態による抵抗記憶素子のように配線層の側面部を電極面として利用することもできる。
このようにして抵抗記憶素子を構成することにより、一対の電極を、同一面上に同時に形成された同一の導電層により形成することができる。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。また、一対の電極を膜厚方向に積層して抵抗記憶素子を形成する場合と比較して抵抗記憶素子上の平坦性が向上するため、平坦化工程を削減できる等、上層に形成する配線層等の製造プロセスを簡略化することができる。
本実施形態による不揮発性半導体記憶装置では、フォーミングにより形成される電流パスは、電極３８とソース線４０との間の抵抗記憶層４２に、抵抗記憶層４２の層方向に沿って形成されることとなる（図９（ａ）参照）。
なお、配線３６と電極３８とは、抵抗記憶素子４６のデータ書き換え時に配線３６と電極３８との間の抵抗記憶層４２においてフォーミングが生じない間隔で配置する必要がある。すなわち、配線３６と電極３８との間の抵抗記憶層４２においてフォーミングが生じる電圧が、抵抗記憶素子４６のデータ書き換え時に電極３８とソース線４０との間に印加される最大の電圧差よりも大きくなるように、配線３６と電極３８との間隔を規定する。
抵抗記憶素子４６のデータ書き換え時に電極３８とソース線４０との間に印加される最大の電圧差が抵抗記憶素子４６の書き込み電圧（セット電圧）の場合、例えば図６に示す特性の抵抗記憶素子４６では、およそ１．７Ｖとなる。フォーミングが生じる電圧が１．７Ｖのときの抵抗記憶層４２の膜厚を図４に示すグラフから算出すると、およそ９ｎｍとなる。つまり、配線３６と電極３８との間隔を９ｎｍよりも多く確保すれば、下部電極３８間にセット電圧或いはリセット電圧に相当する電圧が印加されても、配線３６と電極３８との間の抵抗記憶層４２においてフォーミングが生じることはない。
また、配線３６と電極３８との間隔を、電極３８とソース線４０との間隔よりも大きくすることも有効である。こうすることにより、配線３６と電極３８との間の抵抗記憶層４２においてフォーミングが生じる電圧が、電極３８とソース線４０との間の抵抗記憶層４２でフォーミングが生じる電圧よりも大きくなるので、抵抗記憶素子４６のデータ書き換え時やフォーミング時に配線３６と電極３８との間の抵抗記憶層４２においてフォーミングが生じることを効果的に防止することができる。
配線３６と電極３８との間隔は、抵抗記憶素子４６の構造や構成材料、データ書き換え時の電圧印加方法等に応じて適宜設定することが望ましい。
図１０及び図１１に示す本実施形態による不揮発性半導体記憶装置のメモリセル１０は、図１２に示すように、抵抗記憶素子１２と、セル選択トランジスタ１４とを有している。抵抗記憶素子１２は、その一端がソース線ＳＬに接続され、他端がセル選択トランジスタ１４のソース端子に接続されている。セル選択トランジスタ１４のドレイン端子はビット線ＢＬに接続され、ゲート端子はワード線ＷＬに接続されている。そして、このようなメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，／ＷＬ１，ＷＬ２，／ＷＬ２…が配されており、列方向に並ぶメモリセル１０に共通の信号線を構成している。また、列方向には、ソース線ＳＬ１，ＳＬ２…が配され、列方向に並ぶメモリセル１０に共通の信号線を構成している。なお、ソース線ＳＬは、ワード線ＷＬ２本に１本づつ設けられている。
行方向（図面横方向）には、複数のビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法について図１０を用いて説明する。なお、抵抗記憶素子のフォーミングは完了しているものとする。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約２Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、セル選択トランジスタ１４及び抵抗記憶素子１２を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨは、セル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、図１２に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばワード線ＷＬ１）に接続されたメモリセル１０は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記セット動作において複数のビット線（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばワード線ＷＬ１）に連なる複数のメモリセル１０を一括してセットすることも可能である。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２の低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約１．２Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、セル選択トランジスタ１４及び抵抗記憶素子１２を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
リセット過程では、抵抗記憶素子１２が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗記憶素子１２に配分されるため、このバイアス電圧によって抵抗記憶素子１２が再度セットされることを防止する必要がある。このためには、ビット線ＢＬに印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さくなるように、これらトランジスタのゲート電圧を調整するとともに、ビット線ＢＬに印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、図１２に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばＷＬ１）に接続されたメモリセル１０は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、本実施形態による不揮発性半導体記憶装置の読み出し方法について図１２を用いて説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２の低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、所定のバイアス電圧を印加する。このバイアス電圧は、抵抗記憶素子１２がいずれの抵抗状態にあるときも印加電圧によってセットやリセットが生じないように設定する。例えば抵抗記憶素子１２が図２に示す電流−電圧特性を有する場合、バイアス電圧が約１．２Ｖ程度未満ではセットやリセットは生じない。したがって、読み出し用のバイアス電圧は、１．２Ｖ未満の電圧で十分にマージンが確保できる電圧、例えば０．５Ｖに設定する。
ビット線ＢＬ１にこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
次に、本実施形態による不揮発性半導体装置の製造方法について図１３及び図１４を用いて説明する。
まず、シリコン基板２０内に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離膜２２を形成する。
次いで、シリコン基板２０の素子領域上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタを形成する（図１３（ａ））。
次いで、セル選択トランジスタが形成されたシリコン基板２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン領域２６，２８に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、ソース／ドレイン領域２６，２８に電気的に接続されたコンタクトプラグ３２、３４を形成する（図１３（ｂ））。
次いで、コンタクトプラグ３２，３４が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、プラチナ（Ｐｔ）膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続された配線３６と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された電極３８と、電極３８間に形成されたソース線４０とを形成する（図１３（ｃ））。
次いで、配線３６、電極３８及びソース線４０が形成された層間絶縁膜３０上に、レーザアブレーション、ゾルゲル、スパッタ、ＭＯＣＶＤ等によりＴｉＯｘ膜を堆積し、ＴｉＯｘ膜よりなる抵抗記憶層４２を形成する。抵抗記憶層４２上に、シリコン酸化膜等の絶縁膜を更に堆積してもよい。
次いで、フォトリソグラフィ及びドライエッチングにより、抵抗記憶層４２に、配線３６に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、配線３６に電気的に接続されたコンタクトプラグ５０を形成する（図１４（ａ））。
次いで、コンタクトプラグ５０が埋め込まれた抵抗記憶層４２上に導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ５０、配線３６及びコンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたビット線５２を形成する（図１４（ｂ））。
この後、必要に応じて更に上層の配線層を形成し、不揮発性半導体装置を完成する。
このように、本実施形態によれば、同一平面上に形成された同一導電層よりなる一対の電極と、これら一対の電極間に設けられた抵抗記憶層とにより、抵抗記憶素子を構成するので、一対の電極を別々に形成する場合と比較して、抵抗記憶素子の製造プロセスを簡略化することができる。また、一対の電極を膜厚方向に積層して抵抗記憶素子を形成する場合と比較して抵抗記憶素子上の平坦性が向上するため、平坦化工程を削減できる等、上層に形成する配線層等の製造プロセスを簡略化することができる。
また、抵抗記憶素子の一方の電極は、メモリセルに接続される信号線（ソース線）と一体形成することができる。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。また、抵抗記憶素子の電極とは別々にメモリセルに接続される信号線を形成する場合と比較して抵抗記憶素子上の平坦性が向上するため、平坦化工程を削減できる等、上層に形成する配線層等の製造プロセスを簡略化することができる。
［第２実施形態］
本発明の第２実施形態による不揮発性半導体記憶装置及びその製造方法について図１５乃至図１９を用いて説明する。なお、図１０乃至図１４に示す第１実施形態による不揮発性半導体記憶装置及びその書き込み方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
図１５は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図１６は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図１７は本実施形態による不揮発性半導体記憶装置の構造を示す回路図、図１８及び図１９は本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
はじめに、本実施形態による不揮発性半導体記憶装置の構造について図１５乃至図１７を用いて説明する。なお、図１６は図１５のＡ−Ａ′線断面図である。
図１５及び図１６に示すように、シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
ゲート電極２４は、図１５に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能する。
セル選択トランジスタが形成されたシリコン基板２０上には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とが埋め込まれた層間絶縁膜３０が形成されている。層間絶縁膜３０上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線４０と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された電極３８とが形成されている。ソース線４０は、図１５に示すように、列方向に延在して形成されている。電極３８は、コンタクトプラグ３４に対応して１つずつ形成されている。
電極３８及びソース線４０が形成された層間絶縁膜３０上には、抵抗記憶材料よりなる抵抗記憶層４２が形成されている。この抵抗記憶材料は、双極性抵抗記憶材料及び単極性抵抗記憶材料の何れであってもよい。抵抗記憶層４２上には、電極４４が形成されている。電極４４は、素子分離領域を挟んで行方向（図面横方向）に隣接する２つの電極３８の間に位置するように、また平面的なレイアウトにおいて電極３８と重ならないように、配置されている。こうして、層間絶縁膜３０上には、電極３８、抵抗記憶層４２及び電極４４よりなる抵抗記憶素子４６が形成されている（図中、点線で囲った部分）。
電極４４が形成された抵抗記憶層４２上には、層間絶縁膜４８が形成されている。層間絶縁膜４８には、電極４４に電気的に接続されたコンタクトプラグ５０が埋め込まれている。コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上には、コンタクトプラグ５０を介して電極４４に電気的に接続され、ワード線ＷＬと直行する行方向（図面横方向）に延在するビット線５２が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、行方向に隣接する抵抗記憶素子４６の上部電極（電極４４）が共用されていることに主たる特徴がある。抵抗記憶素子４６の電気特性は、抵抗記憶層４２内に形成されるフィラメント状の変質領域によって規定される。したがって、１つの上部電極（電極４４）に対して２つの下部電極（電極３８）を設けた場合には、上部電極と２つの下部電極との間にそれぞれフィラメント状の変質領域が形成されてメモリ領域となるため、２つの抵抗記憶素子４６として機能させることができる。
抵抗記憶層４２内に形成されるフィラメント状の変質領域は極めて微小であるため、電極３８，４４は、デザインルール上の最小加工寸法まで縮小することができる。これにより、素子を微細化することができる。
なお、一の電極４４に対応する２つの電極３８は、抵抗記憶素子４６のデータ書き換え時に電極３８間の抵抗記憶層４２においてフォーミングが生じない間隔で配置する必要がある。すなわち、電極３８間の抵抗記憶層４２においてフォーミングが生じる電圧が、抵抗記憶素子４６のデータ書き換え時に電極３８間に印加される最大の電圧差よりも大きくなるように、電極３８間の間隔を規定する。
抵抗記憶素子４６のデータ書き換え時に電極３８間に印加される最大の電圧差が抵抗記憶素子４６の書き込み電圧（セット電圧）の場合、例えば図６に示す特性の抵抗記憶素子４６では、およそ１．７Ｖとなる。フォーミングが生じる電圧が１．７Ｖのときの抵抗記憶層４２の膜厚を図４に示すグラフから算出すると、およそ９ｎｍとなる。つまり、電極３８の間隔を９ｎｍよりも多く確保すれば、電極３８間にセット電圧或いはリセット電圧に相当する電圧が印加されても、電極３８間の抵抗記憶層４２においてフォーミングが生じることはない。
電極３８間の間隔は、抵抗記憶素子４６の構造や構成材料、データ書き換え時の電圧印加方法等に応じて適宜設定することが望ましい。
電極３８と電極４４とは平面的なレイアウトにおいて互いに重ねて配置することもできるが、本実施形態による不揮発性半導体記憶装置では積極的に、電極３８と電極４４とが平面的なレイアウトにおいて互いに重ならないようにしている。電極３８と電極４４とが平面的なレイアウトにおいて互いに重ならないように配置した場合、フォーミングによって電極３８，４４間に形成される変質領域（メモリ領域）は、例えば図９（ａ）〜（ｃ）に示すように、抵抗記憶層４２の層厚方向（深さ方向）に対して傾斜した方向に伸びるように形成される。つまり、抵抗記憶層４２の膜厚が同じであると仮定すると、電極３８と電極４４とが平面的なレイアウトにおいて互いに重ならないように配置した場合の方が、平面的なレイアウトにおいて互いに重なるように配置した場合よりも、変質領域の長さ（電極３８，４４間の距離）を長くできる。換言すれば、同じ長さの変質領域を形成しようとした場合、電極３８と電極４４とが平面的なレイアウトにおいて互いに重ならないように配置した方が、抵抗記憶層４２の膜厚を薄くすることができる。したがって、このように電極３８，４４を配置することにより、製造プロセスを簡略化することができる。
本実施形態による不揮発性半導体記憶装置では、フォーミングにより形成される電流パスは、電極３８と電極４４との間の抵抗記憶層４２に、抵抗記憶層４２の層厚方向に対して傾斜した方向に沿って形成されることとなる（図９（ｂ）参照）。
図１５及び図１６に示す本実施形態による不揮発性半導体記憶装置のメモリセル１０は、図１７に示すように、抵抗記憶素子１２と、セル選択トランジスタ１４とを有している。抵抗記憶素子１２は、その一端がビット線ＢＬに接続され、他端がセル選択トランジスタ１４のドレイン端子に接続されている。セル選択トランジスタ１４のソース端子はソース線ＳＬに接続され、ゲート端子はワード線ＷＬに接続されている。そして、このようなメモリセル１０が、列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。
列方向には、複数のワード線ＷＬ１，／ＷＬ１，ＷＬ２，／ＷＬ２…が配されており、列方向に並ぶメモリセル１０に共通の信号線を構成している。また、列方向には、ソース線ＳＬ１，ＳＬ２…が配され、列方向に並ぶメモリセル１０に共通の信号線を構成している。なお、ソース線ＳＬは、ワード線ＷＬ２本に１本づつ設けられている。
行方向（図面横方向）には、複数のビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４…が配されており、行方向に並ぶメモリセル１０に共通の信号線を構成している。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法について図１７を用いて説明する。なお、抵抗記憶素子のフォーミングは完了しているものとする。
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約２Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＨ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、抵抗記憶素子１２の抵抗値ＲＨは、セル選択トランジスタのチャネル抵抗ＲＣＳに比べて十分に大きいため、バイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、高抵抗状態から低抵抗状態に変化する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、図１７に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばワード線ＷＬ１）に接続されたメモリセル１０は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記セット動作において複数のビット線（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばワード線ＷＬ１）に連なる複数のメモリセル１０を一括してセットすることも可能である。
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２の低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、抵抗記憶素子１２をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば図６に示す特性を有する抵抗記憶素子の場合、例えば約１．２Ｖ程度のバイアス電圧を印加する。
これにより、ビット線ＢＬ１、抵抗記憶素子１２及びセル選択トランジスタ１４を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗記憶素子１２の抵抗値ＲＬ及びセル選択トランジスタ１４のチャネル抵抗ＲＣＳに応じてそれぞれに分配される。
このとき、セル選択トランジスタ１４のチャネル抵抗ＲＣＳは、抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗記憶素子１２に印加される。これにより、抵抗記憶素子１２は、低抵抗状態から高抵抗状態に変化する。
リセット過程では、抵抗記憶素子１２が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗記憶素子１２に配分されるため、このバイアス電圧によって抵抗記憶素子１２が再度セットされることを防止する必要がある。このためには、ビット線ＢＬに印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
つまり、リセット過程では、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが抵抗記憶素子１２の抵抗値ＲＬよりも十分に小さくなるように、これらトランジスタのゲート電圧を調整するとともに、ビット線ＢＬに印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬに印加する電圧をオフにし、リセットの動作を完了する。
本実施形態による不揮発性半導体記憶装置では、図１７に示すように、ワード線ＷＬとソース線ＳＬとが列方向に配されており、一のワード線（例えばＷＬ１）に接続されたメモリセル１０は、同じソース線ＳＬ（例えばＳＬ１）に接続されている。したがって、上記リセット動作において複数のビット線ＢＬ（例えばＢＬ１〜ＢＬ４）を同時に駆動すれば、選択ワード線（例えばＷＬ１）に連なる複数のメモリセル１０を一括してリセットすることも可能である。
次に、本実施形態による不揮発性半導体記憶装置の読み出し方法について図１７を用いて説明する。読み出し対象のメモリセル１０は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１０であるものとする。
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１４をオン状態にする。このとき、ワード線ＷＬ１に印加する電圧は、セル選択トランジスタ１４のチャネル抵抗ＲＣＳが、抵抗記憶素子１２の低抵抗状態のときの抵抗値ＲＬよりも十分に小さくなるように、制御する。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
次いで、ビット線ＢＬ１に、所定のバイアス電圧を印加する。このバイアス電圧は、抵抗記憶素子１２がいずれの抵抗状態にあるときも印加電圧によってセットやリセットが生じないように設定する。例えば抵抗記憶素子１２が図２に示す電流−電圧特性を有する場合、バイアス電圧が約１．２Ｖ程度未満ではセットやリセットは生じない。したがって、読み出し用のバイアス電圧は、１．２Ｖ未満の電圧で十分にマージンが確保できる電圧、例えば０．５Ｖに設定する。
ビット線ＢＬ１にこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗記憶素子１２の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗記憶素子１２がどのような抵抗状態にあるかを読み出すことができる。
次に、本実施形態による不揮発性半導体装置の製造方法について図１８及び図１９を用いて説明する。
まず、例えば図１３（ａ）〜（ｂ）に示す第１実施形態による不揮発性半導体記憶装置の製造方法と同様にして、シリコン基板２０上に、素子分離膜２２と、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタと、層間絶縁膜３０と、コンタクトプラグ３２，３４とを形成する（図１８（ａ））。
次いで、コンタクトプラグ３２，３４が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、プラチナ（Ｐｔ）膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線４０と、コンタクトプラグ３４を介してソース／ドレイン領域２８に電気的に接続された電極３８とを形成する（図１８（ｂ））。
次いで、電極３８及びソース線４０が形成された層間絶縁膜３０上に、レーザアブレーション、ゾルゲル、スパッタ、ＭＯＣＶＤ等によりＴｉＯｘ膜を堆積し、ＴｉＯｘ膜よりなる抵抗記憶層４２を形成する。
次いで、抵抗記憶層４２上に、例えばＣＶＤ法により、プラチナ膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、プラチナ膜よりなる電極４４を形成する（図１８（ｃ））。
電極４４は、素子分離領域を挟んでビット線の延在方向（図面、横方向）に隣接する２つの電極３８間に位置するように形成する。これにより、電極４４を共通とする２つの抵抗記憶素子４６が、ビット線の延在方向に素子分離領域を挟んで隣接して形成される。
次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、例えばＣＭＰ法によりその表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜４８を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４８に、抵抗記憶素子４６の電極４４に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、抵抗記憶素子４６の電極４４に電気的に接続されたコンタクトプラグ５０を形成する（図１９（ａ））。
次いで、コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上に導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ５０を介して抵抗記憶素子４６の電極４４に接続されたビット線５２を形成する（図１９（ｂ））。
この後、必要に応じて更に上層の配線層を形成し、不揮発性半導体装置を完成する。
このように、本実施形態によれば、抵抗記憶素子の一対の電極が平面的なレイアウトにおいて互いに重ならないように配置するので、一対の電極を平面的なレイアウトにおいて重なるように配置する場合と比較して抵抗記憶層を薄くすることができる。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。
［第３実施形態］
本発明の第３実施形態による不揮発性半導体記憶装置及びその製造方法について図２０乃至図２３を用いて説明する。なお、図１０乃至図１９に示す第１及び第２実施形態による不揮発性半導体記憶装置及びその書き込み方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
図２０は本実施形態による不揮発性半導体記憶装置の構造を示す平面図、図２１は本実施形態による不揮発性半導体記憶装置の構造を示す概略断面図、図２２は本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
はじめに、本実施形態による不揮発性半導体記憶装置の構造について図２０及び図２１を用いて説明する。なお、図２１は図２０のＡ−Ａ′線断面図である。
図２０及び図２１に示すように、シリコン基板２０には、素子領域を画定する素子分離膜２２が形成されている。シリコン基板２０の素子領域には、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタが形成されている。
ゲート電極２４は、図２０に示すように、列方向（図面縦方向）に隣接するセル選択トランジスタのゲート電極２４を共通接続するワード線ＷＬとしても機能する。
セル選択トランジスタが形成されたシリコン基板２０上には、層間絶縁膜３０と、抵抗記憶材料よりなる抵抗記憶層４２とが形成されている。層間絶縁膜３０及び抵抗記憶層４２には、ソース／ドレイン領域２６に電気的に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３４とが埋め込まれている。
抵抗記憶層４２上には、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線４０と、素子分離膜２２を挟んで行方向（図面横方向）に隣接するコンタクトプラグ３４間の領域に形成された電極４４とが形成されている。ソース線４０は、図１５に示すように、列方向に延在して形成されている。電極４４は、素子分離膜２２を挟んで行方向に隣接する一対のコンタクトプラグ３４に対応して１つずつ形成されている。こうして、層間絶縁膜３０上には、コンタクトプラグ３４、抵抗記憶層４２及び電極４４よりなる抵抗記憶素子４６が形成されている（図中、点線で囲った部分）。
ソース線４０及び電極４４が形成された抵抗記憶層４２上には、層間絶縁膜４８が形成されている。層間絶縁膜４８には、電極４４に電気的に接続されたコンタクトプラグ５０が埋め込まれている。コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上には、コンタクトプラグ５０を介して電極４４に電気的に接続され、ワード線ＷＬと直行する行方向（図面横方向）に延在するビット線５２が形成されている。
このように、本実施形態による不揮発性半導体記憶装置は、第２実施形態による不揮発性半導体記憶装置と同様、行方向に隣接する抵抗記憶素子４６の上部電極（電極４４）が共用されているとともに、コンタクトプラグ３４によって下部電極を兼ねていることに主たる特徴がある。抵抗記憶素子４６の電気特性は、抵抗記憶層４２内に形成されるフィラメント状の変質領域によって規定される。したがって、１つの上部電極（電極４４）に対して２つの下部電極（コンタクトプラグ３４）を設けた場合には、上部電極と２つの下部電極との間にそれぞれフィラメント状の変質領域が形成されてメモリ領域となるため、２つの抵抗記憶素子４６として機能させることができる。
また、下部電極をコンタクトプラグ３４により構成することで、第２実施形態による不揮発性半導体記憶装置の場合と比較して、上部電極（電極４４）のレイアウト上及び製造上におけるマージンを増加することができる。これにより、製造プロセスを簡略化することができる。
本実施形態による不揮発性半導体記憶装置では、フォーミングにより形成される電流パスは、コンタクトプラグ３４と電極４４との間の抵抗記憶層４２に、抵抗記憶層４２の層厚方向に対して傾斜した方向に沿って形成されることとなる（図９（ｃ）参照）。
なお、一の上部電極（電極４４）に対応する２つの下部電極（コンタクトプラグ３４）は、抵抗記憶素子４６のデータ書き換え時にコンタクトプラグ３４間の抵抗記憶層４２においてフォーミングが生じない間隔で配置する必要がある。但し、本実施形態による不揮発性半導体記憶装置の場合、コンタクトプラグ３４間には電極４４又はソース線４０が配置されるレイアウトとなるため、コンタクトプラグ３４間におけるフォーミングは実際上問題にならないと考えられる。コンタクトプラグ３４間の間隔は、抵抗記憶素子４６の構造や構成材料、データ書き換え時の電圧印加方法等に応じて適宜設定することが望ましい。
本実施形態による不揮発性半導体記憶装置の回路図、並びに書き込み方法及び読み出し方法は、第２実施形態の場合と同様である。
次に、本実施形態による不揮発性半導体装置の製造方法について図２２を用いて説明する。
まず、例えば図１３（ａ）に示す第１実施形態による不揮発性半導体記憶装置の製造方法と同様にして、シリコン基板２０上に、素子分離膜２２と、ゲート電極２４及びソース／ドレイン領域２６，２８を有するセル選択トランジスタとを形成する。
次いで、セル選択トランジスタが形成されたシリコン基板２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３０を形成する。
次いで、層間絶縁膜３０上に、レーザアブレーション、ゾルゲル、スパッタ、ＭＯＣＶＤ等によりＴｉＯｘ膜を堆積し、ＴｉＯｘ膜よりなる抵抗記憶層４２を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、抵抗記憶層４２及び層間絶縁膜３０に、ソース／ドレイン領域２６，２８に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、ソース／ドレイン領域２６に接続されたコンタクトプラグ３２と、ソース／ドレイン領域２８に接続されたコンタクトプラグ３４とを形成する（図２２（ａ））。
次いで、コンタクトプラグ３２，３４が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、プラチナ（Ｐｔ）膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングによりプラチナ膜をパターニングし、コンタクトプラグ３２を介してソース／ドレイン領域２６に電気的に接続されたソース線４０と、素子分離膜２２を挟んで行方向に隣接するコンタクトプラグ３４間に配置された電極４４とを形成する。これにより、電極４４を共通とする２つの抵抗記憶素子４６が、ビット線の延在方向に素子分離領域を挟んで隣接して形成される。
この際、コンタクトプラグ３４の上面もプラチナ膜のエッチングとともにわずかにエッチングされ、コンタクトプラグ３４上面の高さは抵抗記憶素子４２の表面の高さよりも低くなる（図２２（ｂ））。
なお、コンタクトプラグ３２，３４、ソース線４０及び電極４４は、同時に形成することもできる。コンタクトプラグ３２，３４となる導電膜をエッチバックする際、ソース線４０及び電極４４を形成する領域にレジストパターン等を形成しておくことにより、コンタクトホールへのコンタクトプラグ３２，３４の埋め込みと同時にソース線４０及び電極４４を形成することができる。これにより、製造プロセスを簡略化することができる。
次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積した後、例えばＣＭＰ法によりその表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜４８を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４８に、抵抗記憶素子４６の電極４４に達するコンタクトホールを形成する。
次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、コンタクトホール内に、抵抗記憶素子４６の電極４４に電気的に接続されたコンタクトプラグ５０を形成する。
次いで、コンタクトプラグ５０が埋め込まれた層間絶縁膜４８上に導電膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングし、コンタクトプラグ５０を介して抵抗記憶素子４６の電極４４に接続されたビット線５２を形成する（図２２（ｃ））。
この後、必要に応じて更に上層の配線層を形成し、不揮発性半導体装置を完成する。
このように、本実施形態によれば、抵抗記憶素子の一方の電極を、セル選択トランジスタに接続されたコンタクトプラグで兼ねるので、他方の電極のレイアウト上及び製造上におけるマージンを増加することができる。これにより、抵抗記憶素子の製造プロセスを簡略化することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、抵抗記憶層がＴｉＯｘよりなる抵抗記憶素子４２を用いたが、抵抗記憶素子の抵抗記憶層はこれに限定されるものではない。本願発明に適用可能な抵抗記憶材料としては、ＴｉＯｘ、ＮｉＯｘ、ＹＯｘ、ＣｅＯｘ、ＭｇＯｘ、ＺｎＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＷＯｘ、ＮｂＯｘ、ＴａＯｘ、ＣｒＯｘ、ＭｎＯｘ、ＡｌＯｘ、ＶＯｘ、ＳｉＯｘ等が挙げられる。或いは、Ｐｒ１−ｘＣａｘＭｎＯ３、Ｌａ１−ｘＣａｘＭｎＯ３、ＳｒＴｉＯ３、ＹＢａ２Ｃｕ３Ｏｙ、ＬａＮｉＯ等の複数の金属や半導体原子を含む酸化物材料を用いることもできる。これら抵抗記憶材料は、単体で用いてもよいし積層構造としてもよい。
また、上記実施形態では、上部電極及び下部電極をプラチナにより構成したが、電極の構成材料はこれに限定されるものではない。本願発明に適用可能な電極材料としては、例えば、Ｉｒ、Ｗ、Ｎｉ、Ａｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｚｎ、Ｃｒ、Ａｌ、Ｍｎ、Ｔａ、Ｓｉ、ＴａＮ、ＴｉＮ、Ｒｕ、ＩＴＯ、ＮｉＯ、ＩｒＯ、ＳｒＲｕＯ、ＣｏＳｉ２、ＷＳｉ２、ＮｉＳｉ、ＭｏＳｉ２、ＴｉＳｉ２、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が挙げられる。
本発明による抵抗記憶素子は、一対の電極が平面的なレイアウトにおいて互いに重ならないように配置することにより製造プロセスを大幅に簡略化するものである。したがって、本発明による抵抗記憶素子及びその製造方法は、高集積の不揮発性半導体記憶装置を安価に製造するために極めて有用である。
抵抗記憶素子を用いた不揮発性半導体記憶装置は、例えば特許文献１及び非特許文献１〜３等に記載されている。
米国特許第６４７３３３２号明細書 A. Beck et al., Appl. Phys. Lett. Vol. 77, p. 139 (2000) W. W. Zhuang et al., Tech. Digest IEDM 2002, p.193 I. G. Baek et al., Tech. Digest IEDM 2004, p.587

Claims (13)

  1. メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、
    抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、
    前記第１の電極及び前記第２の電極は、同一面上に形成されている
    ことを特徴とする抵抗記憶素子。
  2. メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、
    抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記抵抗記憶層の下面側に形成されており、
    前記第２の電極は、前記第１の電極が形成された領域とは異なる領域の前記抵抗記憶層の上面側に形成されている
    ことを特徴とする抵抗記憶素子。
  3. メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、
    抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、
    前記第１の電極は、前記抵抗記憶層の第１の領域に形成された開口部内に埋め込み形成されており、
    前記第２の電極は、前記第１の領域とは異なる第２の領域の前記抵抗記憶層上に形成されている
    ことを特徴とする抵抗記憶素子。
  4. メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、
    抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、
    前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記第１の電極と前記第２の電極との間の前記抵抗記憶層内に、前記抵抗記憶層の層方向又は前記抵抗記憶層の層厚方向に対して傾斜した方向に沿って前記メモリ領域を含む電流パスが形成される
    ことを特徴とする抵抗記憶素子。
  5. メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極と前記第２の電極とが同一面上に形成された抵抗記憶素子と、
    前記抵抗記憶素子の第１の電極に接続された選択トランジスタと、
    前記抵抗記憶素子の前記第２の電極に接続された信号線と
    を有することを特徴とする不揮発性半導体記憶装置。
  6. 請求の範囲第５項に記載の抵抗記憶素子において、
    前記第２の電極は、前記信号線と一体形成されている
    ことを特徴とする不揮発性半導体記憶装置。
  7. メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極が前記抵抗記憶層の下面側に形成され、前記第２の電極が前記第１の電極が形成された領域とは異なる領域の前記抵抗記憶層の上面側に形成された抵抗記憶素子と、
    前記抵抗記憶素子の第１の電極に接続された選択トランジスタと、
    前記抵抗記憶素子の前記第２の電極に接続された信号線と
    を有することを特徴とする不揮発性半導体記憶装置。
  8. メモリ領域に高抵抗状態又は低抵抗状態を記憶し、電圧の印加によって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子であって、抵抗記憶材料よりなる抵抗記憶層と、前記抵抗記憶層を挟むように配置された第１の電極及び第２の電極とを有し、前記第１の電極が前記抵抗記憶層の第１の領域に形成された開口部内に埋め込み形成され、前記第２の電極が前記第１の領域とは異なる第２の領域の前記抵抗記憶層上に形成された抵抗記憶素子と、
    前記抵抗記憶素子の第１の電極に接続された選択トランジスタと、
    前記抵抗記憶素子の前記第２の電極に接続された信号線と
    を有することを特徴とする不揮発性半導体記憶装置。
  9. 請求の範囲第８項に記載の不揮発性半導体記憶装置において、
    前記第１の電極は、前記選択トランジスタに接続されたコンタクトプラグである
    ことを特徴とする不揮発性半導体記憶装置。
  10. 請求の範囲第５項乃至第９項のいずれか1項に記載の不揮発性半導体記憶装置において、
    前記高抵抗状態と前記低抵抗状態とを切り換える際に、前記第１の電極と前記第２の電極との間の前記抵抗記憶層内に、前記抵抗記憶層の層方向又は前記抵抗記憶層の層厚方向に対して傾斜した方向に沿って前記メモリ領域を含む電流パスが形成される
    ことを特徴とする不揮発性半導体記憶装置。
  11. 高抵抗状態と低抵抗状態とを記憶し、一対の電極間に電圧を印加することによって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子の製造方法であって、
    基板上に、導電膜を形成する工程と、
    前記導電膜をパターニングし、第１の領域に形成された第１の電極と、前記第１の領域とは異なる第２の領域に形成された第２の電極とを形成する工程と、
    前記第１の電極及び前記第２の電極が形成された前記基板上に、抵抗記憶層を形成する工程と
    を有することを特徴とする抵抗記憶素子の製造方法。
  12. 高抵抗状態と低抵抗状態とを記憶し、一対の電極間に電圧を印加することによって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子の製造方法であって、
    基板の第１の領域上に第１の電極を形成する工程と、
    前記第１の電極が形成された前記基板上に、抵抗記憶層を形成する工程と、
    前記第１の領域とは異なる第２の領域の前記抵抗記憶層上に、第２の電極を形成する工程と
    を有することを特徴とする抵抗記憶素子の製造方法。
  13. 高抵抗状態と低抵抗状態とを記憶し、一対の電極間に電圧を印加することによって前記高抵抗状態と前記低抵抗状態とを切り換える抵抗記憶素子の製造方法であって、
    基板上に、抵抗記憶層を形成する工程と、
    前記抵抗記憶層の第１の領域に開口部を形成する工程と、
    前記開口部内に、第１の電極を形成する工程と、
    前記抵抗記憶層の前記第１の領域とは異なる第２の領域上に、第２の電極を形成する工程と
    を有することを特徴とする抵抗記憶素子の製造方法。
JP2007540862A 2005-10-19 2005-10-19 抵抗記憶素子及び不揮発性半導体記憶装置 Expired - Fee Related JP5157448B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/019234 WO2007046144A1 (ja) 2005-10-19 2005-10-19 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPWO2007046144A1 true JPWO2007046144A1 (ja) 2009-04-23
JP5157448B2 JP5157448B2 (ja) 2013-03-06

Family

ID=37962246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007540862A Expired - Fee Related JP5157448B2 (ja) 2005-10-19 2005-10-19 抵抗記憶素子及び不揮発性半導体記憶装置

Country Status (3)

Country Link
US (1) US7859886B2 (ja)
JP (1) JP5157448B2 (ja)
WO (1) WO2007046144A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148711B2 (en) 2007-05-18 2012-04-03 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using nonvolatile memory element
JP5352966B2 (ja) * 2007-05-24 2013-11-27 富士通株式会社 抵抗変化メモリ装置の製造方法
JP5557419B2 (ja) * 2007-10-17 2014-07-23 スパンション エルエルシー 半導体装置
JP5378722B2 (ja) * 2008-07-23 2013-12-25 ルネサスエレクトロニクス株式会社 不揮発性記憶装置およびその製造方法
JP2010157568A (ja) 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
US9041157B2 (en) 2009-01-14 2015-05-26 Hewlett-Packard Development Company, L.P. Method for doping an electrically actuated device
US8907455B2 (en) * 2009-01-28 2014-12-09 Hewlett-Packard Development Company, L.P. Voltage-controlled switches
WO2010087835A1 (en) * 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Electrically actuated devices
JP2010267784A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 半導体記憶装置及びその製造方法
US8982601B2 (en) 2009-09-04 2015-03-17 Hewlett-Packard Development Company, L.P. Switchable junction with an intrinsic diode formed with a voltage dependent resistor
KR101097446B1 (ko) * 2010-01-29 2011-12-23 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치의 구동방법
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
CN102789812A (zh) * 2011-05-17 2012-11-21 复旦大学 基于阻变栅介质的nor型存储单元、阵列以及其操作方法
JP5831687B2 (ja) * 2011-07-22 2015-12-09 ソニー株式会社 記憶装置およびその製造方法
KR101952272B1 (ko) * 2012-11-06 2019-02-26 삼성전자주식회사 반도체 기억 소자
JP6230090B2 (ja) * 2013-01-28 2017-11-15 国立研究開発法人物質・材料研究機構 多機能電気伝導素子
CN108155202B (zh) * 2016-12-02 2020-12-08 联华电子股份有限公司 半导体结构及其制造方法
JP6296464B2 (ja) * 2016-12-27 2018-03-20 国立研究開発法人物質・材料研究機構 多機能電気伝導素子の使用方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
JP4198903B2 (ja) * 2001-08-31 2008-12-17 株式会社東芝 半導体記憶装置
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US7067862B2 (en) * 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
KR100504700B1 (ko) * 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
JP2005093619A (ja) * 2003-09-16 2005-04-07 Sumio Hosaka 記録素子
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US7099179B2 (en) * 2003-12-22 2006-08-29 Unity Semiconductor Corporation Conductive memory array having page mode and burst mode write capability
US7138687B2 (en) * 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
US7579611B2 (en) * 2006-02-14 2009-08-25 International Business Machines Corporation Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide

Also Published As

Publication number Publication date
US20080232154A1 (en) 2008-09-25
JP5157448B2 (ja) 2013-03-06
US7859886B2 (en) 2010-12-28
WO2007046144A1 (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR101002612B1 (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법, 판독 방법 및 소거 방법
JP4781431B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5056847B2 (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
US8115586B2 (en) Variable resistance element, and its manufacturing method
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
WO2010125780A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP2007258533A (ja) 半導体記憶装置及びその駆動方法
JP2014033094A (ja) 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
JP2012079930A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JP5603721B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5062176B2 (ja) 半導体記憶装置、半導体記憶装置の製造方法、半導体記憶装置の書き込み方法及び半導体記憶装置の読み出し方法
JP2009141275A (ja) 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
JP2009043850A (ja) 可変抵抗素子及びその製造方法
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5157448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees