JPWO2006093039A1 - 非可逆回路素子及び通信装置 - Google Patents

非可逆回路素子及び通信装置 Download PDF

Info

Publication number
JPWO2006093039A1
JPWO2006093039A1 JP2007505886A JP2007505886A JPWO2006093039A1 JP WO2006093039 A1 JPWO2006093039 A1 JP WO2006093039A1 JP 2007505886 A JP2007505886 A JP 2007505886A JP 2007505886 A JP2007505886 A JP 2007505886A JP WO2006093039 A1 JPWO2006093039 A1 JP WO2006093039A1
Authority
JP
Japan
Prior art keywords
ferrite
circuit device
center electrode
shield conductor
nonreciprocal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007505886A
Other languages
English (en)
Other versions
JP4404138B2 (ja
Inventor
川浪 崇
崇 川浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2006093039A1 publication Critical patent/JPWO2006093039A1/ja
Application granted granted Critical
Publication of JP4404138B2 publication Critical patent/JP4404138B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/38Circulators
    • H01P1/383Junction circulators, e.g. Y-circulators
    • H01P1/387Strip line circulators

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

フェライトに印加される直流磁界を最適な一定状態に保持でき、外部からの磁界の影響を排除できるとともに外部への不要な電磁波の輻射を防止することのできる非可逆回路素子及び通信装置を得る。永久磁石(41)と、該磁石(41)により直流磁界が印加されるフェライト(32)と、該フェライト(32)に配置された中心電極と、回路基板(20)と、磁性体ヨーク(10)と電磁シールド板(15)とを備えた非可逆回路素子。フェライト(32)及び磁石(41)は回路基板(20)上に縦置きに配置され、ヨーク(10)はフェライト(32)及び磁石(41)の側面を囲む環状をなしている。電磁シールド板(15)は誘電体基板(16)上に非磁性体金属の導体膜からなるシールド導体(17)を設けたものであり、シールド導体(17)にはスリット状の開口領域(17a)が形成されている。

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子及び該素子を備えた通信装置に関する。
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
特許文献1には、中心電極として銅線を引き回したフェライトを回路基板上に両側に二つの永久磁石を配置して垂直方向に縦置き配置し、フェライトと永久磁石に箱形の磁性体ヨークを被せた構造を備えた非可逆回路素子が開示されている。
しかしながら、特許文献1に記載の非可逆回路素子では、フェライトと永久磁石とがそれらの4側面のみならず上面も磁性体ヨークで囲われているため、永久磁石からフェライトに印加される直流磁界がヨークの上面部分に分散してしまい、フェライトに対して均一な直流磁界を印加することができないという問題点を有していた。
さらに、特許文献1には、磁性体ヨークの上面部分の中央部に孔を設けることが開示されている。しかし、磁性体ヨークは直流磁界の磁気回路を構成するものであることから、該ヨークに孔などを設けると、磁界強度を一定に保つことができず、直流磁界そのものも弱くなる。また、孔はフェライトの平面投影全領域を含む大きさに形成されるため、高周波磁界の漏れが大きくなる。
特開2002−198707号公報
そこで、本発明の目的は、永久磁石によってフェライトに印加される直流磁界を最適な一定状態に保持でき、外部からの磁界の影響を排除できるとともに外部への不要な電磁波の輻射(漏れ)を防止することのできる非可逆回路素子及び該素子を備えた通信装置を提供することにある。
前記目的を達成するため、本発明に係る非可逆回路素子は、永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、回路基板と、磁性体ヨークとを備えた非可逆回路素子において、
前記フェライトの主面には複数の前記中心電極が互いに絶縁された状態で交差して形成されており、
前記フェライト及び前記永久磁石は、それぞれの主面が対向した状態でかつ前記回路基板上にそれぞれの主面が回路基板の表面と直交する方向に並置されており、
前記磁性体ヨークは前記回路基板の表面に垂直な面で前記フェライト及び永久磁石の周囲を囲む環状をなし、
前記フェライト及び永久磁石の直上には前記磁性体ヨークの開口部を覆う非磁性体金属の導体材料からなるシールド導体が配置されていること、
を特徴とする。
本発明に係る非可逆回路素子においては、フェライトに印加される直流磁界の磁気回路を形成する磁性体ヨークが、フェライト及び永久磁石の周囲を囲む環状をなしているため、永久磁石からフェライトに印加される直流磁界がフェライト及び永久磁石の上方部分に分散することはなく、フェライトに対して均一で安定した最適状態で直流磁界が印加される。
また、フェライト及び永久磁石の直上には磁性体ヨークの開口部を覆う非磁性体金属の導体材料からなるシールド導体が配置されているため、外部からの磁界の影響(非可逆回路素子の電気特性の変化)を排除できるとともに外部への不要な電磁波の輻射(漏れ)を防止することができる。そして、シールド導体は非磁性体金属の導体材料であり、シールド導体によって直流磁界が変化したり、弱まることはなく、フェライトへの直流磁界の安定した印加を妨げることはない。
特に、本発明に係る非可逆回路素子において、前記中心電極は、一端が第1入出力ポートに電気的に接続され、他端が第2入出力ポートに電気的に接続された第1中心電極と、該第1中心電極と電気的絶縁状態で交差して一端が第2入出力ポートに電気的に接続され、他端が接地用第3ポートに電気的に接続された第2中心電極とから構成され、第1の整合容量が第1中心電極と並列に接続されるとともに第2の整合容量が第2中心電極と並列に接続され、かつ、終端抵抗が第1中心電極と並列に接続されており、前記フェライトは、略直方体形状をなし、第2中心電極が該フェライトの長辺と平行な軸を2回以上周回するように巻回されていること、が好ましい。これにて、小型の集中定数型アイソレータを得ることができる。
また、本発明に係る非可逆回路素子において、前記シールド導体は接地されていてもあるいは非接地であってもよい。非接地であれば、中心電極のインダクタンス値やQが向上し、入力損失も若干向上し、動作帯域幅が若干広くなる。接地すれば、漏洩する電磁波が若干少なくなる。
また、前記シールド導体は誘電体基板上に非磁性体金属の導体膜にて形成されたものであることが好ましい。誘電体基板上にエッチング法などで高精度に導体膜を形成することができ、誘電体基板が高周波磁束の流通路となって挿入損失の劣化が防止される。また、シールド導体に開口領域を形成する場合であっても誘電体基板に開口領域は形成されず、誘電体基板で磁性体ヨークの内部に異物が侵入することを防止できる。加えて、金属板を接着剤などで、フェライトや永久磁石に貼り付ける場合と比較して、フェライトとシールド板導体の間の距離を相対的により一定にすることができる。即ち、距離の変化比率が小さくなる。接着剤や粘着材と違って、誘電体板は厚みがほとんど変化しないからである。結果として、中心電極部の電気定数を安定にすることができ、電気特性のばらつきを軽減することができる。
また、シールド導体は誘電体基板上に設けた銅箔からなることが好ましい。銅箔は無処理でもよいが、Ni及びAuにて防錆めっき処理を施すことが好ましい。Niは非磁性体ではないが、これを少量含むもの(めっきした銅箔)は非可逆回路素子の永久磁石による印加磁界で磁気飽和するため、実用上非磁性体として取り扱うことができる。
また、前記中心電極をフェライトの主面に導体膜によって形成すれば、中心電極を精度よく形成でき、コンパクトなかつ結合性のよい中心電極組立体を得ることができる。
また、前記シールド導体にはフェライトの少なくともいずれか一方の短辺部分に対向する位置に開口領域が形成されていることが好ましい。直方体形状のフェライトの短辺部分の直上には磁束が集中する傾向にあり、この部分に位置するシールド導体に渦電流が生じる。特に、フェライトに第2中心電極が少なくとも2回巻回されている場合にこの傾向が強くなる。これに対して、フェライトの短辺部分の直上部分に位置するシールド導体に開口領域を形成することにより、渦電流の発生を抑えることができ、挿入損失が減少する。
このような開口領域は、複数のスリット、十字形状、円形状など種々の形状を採用することができる。この場合、開口領域の面積和がフェライトの平面投影面積の5〜20%であれば、電磁波の漏洩防止に支障はなく、磁気シールド効果が劣化することはない。なお、ここでの面積和とは、開口領域が2箇所に形成されている場合は1箇所の面積和である。
そして、シールド導体とフェライトの最上部との間隔がフェライトの高さ寸法の10%以上であることによっても、挿入損失の劣化を最低限に抑えることができる。
また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、非可逆回路素子による好ましい電気特性が得られ、動作の安定した通信装置を得ることができる。
本発明によれば、シールド導体によって外部からの磁界の影響を排除でき、かつ、非可逆回路素子からの不要な電磁波の輻射を防止することができる。また、シールド導体は非磁性体金属の導体材料からなるため、永久磁石からフェライトに印加される直流磁界を変化させたり、弱めたりすることがなく、常に安定した直流磁界を一定に保持することができる。特に、直方体形状のフェライトの少なくともいずれか一方の短辺略中央部に対向するシールド導体部分に開口領域を形成すれば、この部分のシールド導体に生じる渦電流の発生を抑えることができ、挿入損失が減少する。
本発明に係る非可逆回路素子(2ポート型アイソレータ)の一実施例を示す分解斜視図である。 電磁シールド板の変形例を示す斜視図である。 前記2ポート型アイソレータの中心電極組立体を示す斜視図である。 前記2ポート型アイソレータを示し、(A)は平面図、(B)は中央断面図である。 シールド導体に形成した開口領域の種々の形状を示す平面図である。 シールド導体に形成した開口領域の種々の形状を示す平面図である。 前記2ポート型アイソレータの回路基板内の回路構成を示すブロック図である。 前記2ポート型アイソレータの第1回路例を示す等価回路図である。 前記2ポート型アイソレータの第2回路例を示す等価回路図である。 シールド導体の有無による挿入損失を示すグラフである。 シールド導体に形成した開口領域の形状による挿入損失及び動作中心周波数の変移を示すグラフである。 シールド導体とフェライトとの間隔による挿入損失を示すグラフである。 本発明に係る通信装置の一実施例を示すブロック図である。
以下、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。
(非可逆回路素子、図1〜図12参照)
以下に、本発明に係る非可逆回路素子の実施例について説明する。図1は本発明の一実施例である2ポート型アイソレータ1の分解斜視図である。この2ポート型アイソレータ1は、集中定数型アイソレータであり、概略、磁性体ヨーク10と、電磁シールド板15と、回路基板20と、フェライト32を含む中心電極組立体31と、フェライト32に直流磁界を印加するための永久磁石41,41とで形成されている。
中心電極組立体31は、図3に示すように、マイクロ波フェライト32の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36を形成したものである。ここで、フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなし、回路基板20上に第1主面32a及び第2主面32bが略垂直方向に配置される。主面32a,32bは長方形状をなしている。この配置状態においてフェライト32の上面32cは(平面視で)短辺32eと長辺32f、主面32a,32bは(正面視で)短辺32gと長辺32fによって構成されている。
また、永久磁石41,41はフェライト32の主面32a,32bに対して磁界を該主面32a,32bに略垂直方向に印加するように主面32a,32bに接着剤層42によって接着され、フェライト・磁石組立体30を形成している。ここで、フェライト32の主面とは、永久磁石41によって直流磁界が印加される方向に垂直な面をいう。なお、中心電極組立体31の構成や回路構成については後に詳述する。
磁性体ヨーク10は、軟鉄などの強磁性体材料からなり、防錆めっきが施され、回路基板20上で該基板20の表面に垂直な面で中心電極組立体31と永久磁石41,41の周囲を囲む環状の枠体形状とされている。
この磁性体ヨーク10は、まず、突き合わせ部10aで分離して展開した状態に打ち抜かれて帯状体として形成され、凸部11及び凹部12を互いに強嵌合させて、いわゆるつぶし加工を行い環状体としたものである。凹凸部を嵌合させて接合することで、堅牢で、接合部に重なりがなく、コンパクトに構成でき、防錆めっきが良好に仕上がる。また、接合部に隙間がなくなることで、電気抵抗及び磁気抵抗が小さくなって電気/磁気シールド性が向上し、形状が安定するので電気特性にばらつきがない。
なお、磁性体ヨーク10は、必ずしもこの構成に限定するものではなく、2分割された基材を環状に接合したものであってもよい。また、接合方法も前記つぶし加工以外に、溶接、特に抵抗溶接やレーザー溶接のようなスポット溶接であってもよい。防錆めっきとしては、ヨーク10を個々に分離した状態でバレルめっきを施すことで良好な仕上がりが期待でき、Cu下地めっきの上にAgめっきを施すことが好ましく、低挿入損失の実現にも寄与する。
また、磁性体ヨーク10は、以下に詳述するフェライト・磁石組立体30をマザー基板から切り出す製造方法を採用するとフェライト・磁石組立体30が直方体形状となることを考慮すると、平面視で長方形か正方形の環状形状であることが望ましい。フェライト・磁石組立体30とヨーク10の間隔において、広い箇所と狭い箇所の差を小さくでき、結果として、永久磁石41からフェライト32に印加される直流磁界の均一度を改善できるからである。ヨーク10が正方形環状の左右対称形状であると、回路基板20上にヨーク10を組み込むときの方向性を考慮する必要がなくなり、製造工程を簡略化できる。
磁性体ヨーク10は回路基板20に設けた端子電極上に接合される。接合ははんだ、高温はんだ、Agエポキシ系などの導電接着剤などが用いられる。ヨーク10の底面13を回路基板20上に接着してもよく、この場合には接合強度が向上するうえ、本アイソレータ1を基板上にリフローはんだ付けで実装する際の熱で接合はんだが溶融しても耐熱接着剤は溶融しないので、ヨーク10が磁石41の磁力などで動くおそれがなく、信頼性が向上する。ここでの接着剤としては1液性のエポキシ系接着剤が、作業性、強度、耐熱性の点で優れている。
電磁シールド板15はフェライト32と永久磁石41,41の直上を覆うように配置されている。この電磁シールド板15は、誘電体基板16上に非磁性体金属の導電材料からなるシールド導体17(図1で斜線を付した部分)を設けたものであり、シールド導体17は磁性体ヨーク10の開口部の略全面を覆っている。
誘電体基板16としては例えばガラスエポキシ樹脂が用いられ、シールド導体17としては例えば銅箔が用いられる。いわゆる銅張ガラスエポキシ基板を用いている。銅箔によるシールド導体17はフォトリソによるエッチング法などで高精度に形成でき、後に説明する開口領域17aの形成も容易である。銅箔は無処理であってもよいが、防錆処理として、Niめっきの後に、Auフラッシュめっきを施すことが好ましい。なお、Niは非磁性体ではない。しかし、Niめっき膜の飽和磁束密度は低く、非可逆回路素子などで使用されている磁界(0.01T(100Gauss)以上)下では飽和状態となる。そのため、Niめっき膜の実効の透磁率は極めて低くなるので、非磁性体のシールド導体17上にNiめっき膜を形成しても非磁性体として機能する。具体的には、シールド導体17上にNiなどの磁性金属を10μm程度までめっきを施しても、挿入損失の劣化防止などの効果に何ら影響を及ぼすことはない。
この電磁シールド板15は永久磁石41,41の上面41aに接着剤にて接着されるか、接着シートや粘着テープにて貼り付けられる。あるいは、磁性体ヨーク10の上端面14に接合されてもよい。シールド導体17が誘電体基板16の縁部を残して形成されているのは、シールド導体17の非接地状態を確実なものとするためである。また、シールド導体17が磁性体ヨーク10に接触したりしなかったりすると、アイソレータ1の電気特性にばらつきを生じる。さらに、電磁シールド板15の周囲にシールド導体17の非形成部分を設けると、例えば、電磁シールド板15をマザー基板から切り出す作業を容易に行うことができる。特に、ダイシングする際には切断速度を上げることができ、加工費が削減される。また、金属部分を切断しないので、ダイシング刃の目詰まり劣化を予防できる。
シールド導体17を接地する場合には、図2に示すように、誘電体基板16の端部に切欠き16aを形成し、シールド導体17をこの切欠き16aまで延長し、この部分で磁性体ヨーク10の上端面にはんだ付けする。磁性体ヨーク10はグランドに落とされているため、シールド導体17が接地状態となる。
本実施例においては、磁性体ヨーク10がフェライト・磁石組立体30の側面を囲む環状をなしているため、永久磁石41からフェライト32に印加される直流磁界がフェライト32の上方部分に分散することはなく、フェライト32に対して均一で安定した最適状態で直流磁界を印加することができる。また、フェライト・磁石組立体30の直上には磁性体ヨーク10の開口部の略全面を覆うシールド導体17が配置されているため、外部からの磁界の影響を排除してアイソレータ1の電気特性の安定化を図ることができるとともに、外部への不要な電磁波の輻射を防止できる。さらに、シールド導体17は非磁性体金属の導体材料からなるため、シールド導体17によって直流磁界が変化したり、弱まることはなく、フェライト32への直流磁界を安定して印加することができる。
ところで、シールド導体17としては金属導体板であってもよい。Agめっきした銅板や無垢の洋白板などの金属薄板を、所望形状にエッチング又はプレスで打ち抜いたものを使用することもできる。これらの金属薄板を用いる場合には、その底面にエポキシ系接着シート、アクリル系両面粘着テープなどを貼り付け、フェライト・磁石組立体30の上面に貼り付ければよい。接着剤よりも接着シートや粘着テープを用いることが好ましい理由は、シールド導体(金属導体板)17とフェライト32や磁石41との間の距離をより一定に保てるため、電気特性のばらつきを抑えることができる点にある。
一方、シールド導体17には、フェライト32の上面32cを形成する短辺32eに対向する位置に、細いスリットを複数略平行に配置した形状の複数のスリットからなる開口領域17aが形成されている(図4(A),(B)参照)。直方体形状のフェライト32の短辺32eの直上には磁束が集中する傾向にあり(図4(B)参照)、この部分に位置するシールド導体17に渦電流が生じる。特に、フェライト32に第2中心電極36を2回以上巻回した構成ではこの傾向が強い。しかし、この部分のシールド導体17に開口領域17aを形成することにより、高周波渦電流の流路が切断され、以下に説明する図11などから明らかなように挿入損失が減少する。なお、挿入損失などの実測値は後でまとめて説明する。
なお、従来技術では、磁性体ヨークに孔や開口を形成した例が見られるが、本実施例では磁性体ヨーク10に孔や開口を形成することはない。ヨークは直流磁界の磁気回路を形成するものであり、これに孔や開口を形成すると、直流磁界の強度が低下するので磁石を大きくする必要が生じ、結果的にアイソレータ1が大型化する。本実施例ではこのような大型化の弊害を生じることはなく、磁気シールド効果を発揮しつつ、不要な渦電流の発生を防止し、結果的に低挿入損失化を実現できる。
また、本実施例では、シールド導体17を保持する誘電体基板16を有しているため、誘電体基板16が高周波磁束の流通路となるため(図4(B)参照)、挿入損失の劣化が防止される。さらに、シールド導体17に開口領域17aを形成したとしても、誘電体基板16に開口領域は形成しないことで、誘電体基板16が磁性体ヨーク10の内部に異物の侵入を防ぐ蓋部材として機能することになる。
この種の開口領域17aの種々の形状を図5及び図6に例示する。図5(A)は前記した複数のスリットをフェライト32の短辺32eと平行な方向に形成したものを示す。図5(B)は十字形状としたものを示す。図5(C)は複数のスリットをフェライト32の長辺32fと平行な方向に形成したものを示す。図5(D)は円形状としたもの、図5(E)は四角形状としたもの、図5(F)は三角形状としたものを示す。
図5(A)〜(F)は、いずれも開口領域17aをシールド導体17中に島状に形成したものを示したが、開口領域17aはシールド導体17から外部に開放されていてもよい。このような例として、図6(A)に四角形状としたもの、図6(B)に十字形状としたもの、図6(C)に円形状としたものを示す。また、図6(D)には、複数のスリットからなる開口領域17aを両側に形成するとともに、左側に円形状の開口領域17bを形成したものを示す。開口領域17bはアイソレータ1の入力側/出力側を識別する標識としても機能する。
以上に示した開口領域17aは渦電流が多く流れる付近に形成することで渦電流の流れを切断し、消費電力も少なくなる。なお、開口領域17aは、前記例示以外の形状であってもよいことは勿論である。例えば、フェライト32の中央部分の直上でシールド導体17の略全長にわたって細長く形成されていてもよい。細長く形成された開口領域の両端は閉じている、あるいは、外部に開放されているのいずれであってもよい。
図5(A)、(C)に示した複数のスリットからなる開口領域17aは、各スリットの幅寸法を電磁波の波長よりも小さくすることで、電磁波の漏洩を効果的に防止することができる。図6(A),(B),(C)に示した開放型の開口領域17aは渦電流の流路をカットする効果が大きいが、電磁波の漏洩防止の点では多少不利である。一方、シールド導体17と磁性体ヨーク10との隙間を十分に小さくすることで電磁波の漏洩を最小限に抑えることができる。
また、磁性体ヨーク10とフェライト32又は永久磁石41とが接触すると電気特性が劣化する。そこで、図4(B)に示されているように、磁性体ヨーク10の内面とフェライト32又は永久磁石41の端面との間にはギャップgが形成されていることが好ましい。
次に、フェライト・磁石組立体30の構成について説明する。図3に示すように、第1中心電極35はフェライト32の第1主面32aにおいて右下から立ち上がって左上に長辺32fに対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面32c上の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように形成され、下面32dに形成された接続用電極35bに接続されている。
第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて下辺略中央部から左上に長辺32fに対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいて左方に比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの接続用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して第2主面32bに回り込んでいる。この2ターン目36gも第2主面32bにおいて1ターン目36cと平行に第1中心電極35と交差した状態で形成され、下面32dの接続用電極36hに接続されている。
即ち、第2中心電極36はフェライト32に螺旋状に2ターン巻回されていることになる。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結したセラミック積層型基板であり、その内部には、図7に示すように、整合用コンデンサC1,C2,Cs1,Cs2,Cp1,Cp2、終端抵抗Rが内蔵されている。また、上面には端子電極25a〜25gが、下面には外部接続用端子電極26,27,28がそれぞれ形成されている。
これらの整合用回路素子と前記第1及び第2中心電極35,36との接続関係を図7及び図8、図9の等価回路を参照して説明する。なお、図8の等価回路は本発明に係る非可逆回路素子(2ポート型アイソレータ1)における基本的な第1回路例を示し、図9の等価回路は第2回路例を示す。図7には第2回路例の構成が示されている。
即ち、回路基板20の下面に形成された外部接続用端子電極26が入力ポートP1として機能し、この電極26は整合用コンデンサCs1を介して整合用コンデンサC1と終端抵抗Rとの接続点21aに接続されている。また、この接続点21aは回路基板20の上面に形成された端子電極25aを介して第1中心電極35の一端に接続されている。
第1中心電極35の他端はフェライト32の下面32dに形成された接続用電極35c及び回路基板20の上面に形成された端子電極25bを介して終端抵抗R及びコンデンサC1,C2に接続されている。
一方、回路基板20の下面に形成された外部接続用端子電極27が出力ポートP2として機能し、この電極27は整合用コンデンサCs2を介してコンデンサC2,C1の接続点21bに接続されている。
第2中心電極36の一端接続用電極36i(フェライト32の下面32dに形成されている)は回路基板20の上面に形成された端子電極25cを介して前記接続点21bに接続されている。第2中心電極36の他端接続用電極36hは回路基板20の上面に形成された端子電極25dを介して回路基板20の下面に形成された外部接続用端子電極28と接続されている。この外部接続用端子電極28は接地ポートP3として機能するものである。また、この外部接続用端子電極28は、回路基板20の上面に形成された端子電極25e,25fを介して前記ヨーク10にも接続されている。
また、入力ポートP1とコンデンサCs1の接続点には接地されたインピーダンス調整用のコンデンサCp1が接続されている。同様に、出力ポートP2とコンデンサCs2との接続点にも接地されたインピーダンス調整用のコンデンサCp2が接続されている。
回路基板20とヨーク10とは端子電極25e,25fを介してはんだ付けされて一体化され、フェライト・磁石組立体30はフェライト32の下面32dの各種接続用電極35b,35c,36d,36h,36iが回路基板20上の端子電極25a〜25d,25gとはんだ付けされて一体化されるとともに、永久磁石41,41の下面41b,41bが回路基板20上に接着剤にて一体化される。接続用電極36dが接続される端子電極25gはダミー電極である。
なお、フェライト・磁石組立体30と回路基板20との接合部に生じるギャップには、絶縁性・耐湿性を有する樹脂材で満たしておくことが好ましい。水分や異物が該ギャップに侵入して絶縁不良を生じるなどの不具合を排除でき、信頼性が向上する。
以上の構成からなる2ポート型アイソレータ1においては、前述したように、磁性体ヨーク10がフェライト・磁石組立体30の周囲を囲む環状をなしているため、フェライト32に対して均一で安定した最適状態で直流磁界を印加することができ、シールド導体17によって外部からの磁界の影響を排除して電気特性の安定化を図ることができるとともに、外部への不要な電磁波の輻射を防止できる。さらに、シールド導体17は非磁性体金属の導体材料であるため、直流磁界が変化したり、弱まることはなく、フェライト32への直流磁界を安定して印加することができる。
また、同形状の一対の永久磁石41,41を対面させて第1及び第2中心電極35,36を形成したフェライト32を挟み込んでいるため、永久磁石41は平行度の良好な直流磁束を発生して均一な磁界がフェライト32に印加され、アイソレータ1の挿入損失などの電気特性が向上する。
また、フェライト32は回路基板20上に主面32a,32bが略垂直方向に配置され、かつ、永久磁石41,41はフェライト32の主面32a,32bに対して磁界を略垂直方向に印加するように回路基板20上に配置されているため、換言すれば、フェライト32と永久磁石41,41は回路基板20上に垂直方向に縦置き配置されているため、大きな磁界を得るために永久磁石41,41を厚くしても該厚みに拘わらず背が高くなることはなく、小型化、低背化が達成される。
さらに、第2回路例(図9参照)に示したように、第1中心電極35とコンデンサC1との接続点21aと入力ポートP1との間、及び、中心電極35,36の接続点21bと出力ポートP2との間にいま一つの整合用コンデンサCs1,Cs2を挿入したため、中心電極35,36のインダクタンスを大きく設定して広帯域での電気特性を向上させた際でもアイソレータ1に接続される機器とのインピーダンス(50Ω)を合わせることが可能である。なお、この効果は整合用コンデンサCs1又はCs2のいずれか一方を挿入するだけでも達成することができる。
一方、中心電極35,36はフェライト32の主面32a,32bに導体膜にて形成しているため、形状的に高精度に安定して形成され、均一な電気特性を有するアイソレータ1を量産することができる。中継用電極35a,36b,36fや接続用電極35b,35c,36d,36h,36iも導体膜によって形成されている。また、フェライト32の主面32a,32bには永久磁石41,41(図1参照)が接着剤層42を介して接着される。この接着剤層42に代えて両面粘着シートを用いてもよい。
ここで、アイソレータ1において、シールド導体17による挿入損失の低減などの効果を実測値に基づいて説明する。
図10にシールド導体17の存否による挿入損失について示す。図10中、曲線C1はシールド導体17を設けない場合の挿入損失特性を示し、曲線C2は開口領域17aを形成したシールド導体17を設けた場合の挿入損失特性を示し、曲線C3は開口領域17aを形成しないシールド導体17を設けた場合の挿入損失特性を示している。開口領域17aは図5(A)に示した複数のスリットからなるものである。
表1に、830MHz帯アイソレータにおけるシールド導体17に形成した開口領域17aの種々の形状に基づく挿入損失及び動作中心周波数の変移を示す。本明細書において、動作中心周波数の変移とは、アース板をアイソレータの頂部から0.03mm程度に近接させた前後での動作中心周波数の変移(ずれ)を意味する。開口領域17aの形状は「図」の欄に記載されており、最上欄には比較のためにシールド導体なしの場合、最下欄には開口領域を形成しないシールド導体を設けた場合の特性を示す。
Figure 2006093039
表1から明らかなように、シールド導体17に開口領域17aを形成することで、挿入損失への悪影響は0.01〜0.02dB以下の無視し得るレベルであり、多くの形状において動作中心周波数の変移も3MHz以下であり、シールド導体としての機能は損なわれていない。
表2と図11に、開口領域17aのサイズによる挿入損失及び動作中心周波数の変移を示す。ここで、面積比とは左右2箇所の開口領域17aのうちいずれか1箇所の面積和とフェライト32の平面上での投影面積との比率であり、開口領域17aとしては図5(A)に示した複数のスリットからなるものを対象としている。
Figure 2006093039
表2及び図11から明らかなように、面積比が5%以上であれば挿入損失劣化はほとんど生じない。但し、面積比が20%以上になると動作中心周波数の変移が急速に大きくなり、電磁シールド機能が損なわれることになる。従って、開口領域17aの面積和に関しては、フェライト32の平面投影面積の5〜20%であることが好ましい。
表3と図12に、シールド導体17とフェライト32の最上部との間隔による挿入損失を示す。ここで、比率とは該間隔とフェライト32の高さ寸法との比率を示しており、開口領域17aとしては図5(A)に示した複数のスリットからなるものを対象としている。また、図12(A)はフェライト32の高さが0.8mmの場合、図12(B)はフェライト32の高さが1.2mmの場合のそれぞれの挿入損失を示している。
Figure 2006093039
表3と図12から明らかなように、間隔が大きいほど挿入損失の劣化を低減できる。しかし、比率が10%を超えると効果に大きな変化はなく、挿入損失の劣化はほとんどない。従って、シールド導体17とフェライト32の最上部との間隔がフェライト32の高さ寸法の10%以上であることが好ましい。
前記実施例でシールド導体17を誘電体基板16の上面に設けているのは、この間隔をとることが大きな目的である。仮に、下面に設けると、フェライト32の上面との間隔を十分にとることができず、挿入損失の劣化が大きくなる。
(通信装置、図13参照)
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図13は携帯電話220のRF部分の電気回路ブロック図であり、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。
ここに、送信側アイソレータ231として、前記2ポート型アイソレータ1を使用することができる。アイソレータ1を実装することにより、好ましい電気特性が得られ、動作の安定した携帯電話を得ることができる。
(他の実施例)
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
例えば、永久磁石41,41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。また、中心電極の形状も任意であり、少なくとも一方の中心電極が2本に分岐していてもよい。
産業状の利用可能性
以上のように、本発明は、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に有用であり、特に、永久磁石によってフェライトに印加される直流磁界を最適な一定状態に保持でき、外部からの磁界の影響を排除できるとともに外部への不要な電磁波の輻射を防止できる点で優れている。

Claims (14)

  1. 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、回路基板と、磁性体ヨークとを備えた非可逆回路素子において、
    前記フェライトの主面には複数の前記中心電極が互いに絶縁された状態で交差して形成されており、
    前記フェライト及び前記永久磁石は、それぞれの主面が対向した状態でかつ前記回路基板上にそれぞれの主面が回路基板の表面と直交する方向に並置されており、
    前記磁性体ヨークは前記回路基板の表面に垂直な面で前記フェライト及び永久磁石の周囲を囲む環状をなし、
    前記フェライト及び永久磁石の直上には前記磁性体ヨークの開口部を覆う非磁性体金属の導体材料からなるシールド導体が配置されていること、
    を特徴とする非可逆回路素子。
  2. 前記中心電極は、一端が第1入出力ポートに電気的に接続され、他端が第2入出力ポートに電気的に接続された第1中心電極と、該第1中心電極と電気的絶縁状態で交差して一端が第2入出力ポートに電気的に接続され、他端が接地用第3ポートに電気的に接続された第2中心電極とから構成され、
    第1の整合容量が第1中心電極と並列に接続されるとともに第2の整合容量が第2中心電極と並列に接続され、かつ、終端抵抗が第1中心電極と並列に接続されており、
    前記フェライトは、略直方体形状をなし、第2中心電極が該フェライトの長辺と平行な軸を2回以上周回するように巻回されていること、
    を特徴とする請求の範囲第1項に記載の非可逆回路素子。
  3. 前記シールド導体は非接地であることを特徴とする請求の範囲第1項又は第2項に記載の非可逆回路素子。
  4. 前記シールド導体は誘電体基板上に非磁性体金属の導体膜にて形成されたものであることを特徴とする請求の範囲第1項ないし第3項のいずれかに記載の非可逆回路素子。
  5. 前記シールド導体は前記誘電体基板上に設けた銅箔からなることを特徴とする請求の範囲第4項に記載の非可逆回路素子。
  6. 前記銅箔上にはNi及びAuがめっきされていることを特徴とする請求の範囲第5項に記載の非可逆回路素子。
  7. 前記中心電極は前記フェライトの主面に導体膜によって形成されていることを特徴とする請求の範囲第1項ないし第6項のいずれかに記載の非可逆回路素子。
  8. 前記シールド導体には前記フェライトの少なくともいずれか一方の短辺部分に対向する位置に開口領域が形成されていることを特徴とする請求の範囲第1項ないし第7項のいずれかに記載の非可逆回路素子。
  9. 前記開口領域は複数のスリットからなることを特徴とする請求の範囲第8項に記載の非可逆回路素子。
  10. 前記開口領域は十字形状をなしていることを特徴とする請求の範囲第8項に記載の非可逆回路素子。
  11. 前記開口領域は円形状をなしていることを特徴とする請求の範囲第8項に記載の非可逆回路素子。
  12. 前記開口領域の面積和が前記フェライトの平面投影面積の5〜20%であることを特徴とする請求の範囲第8項ないし第11項のいずれかに記載の非可逆回路素子。
  13. 前記シールド導体と前記フェライトの最上部との間隔がフェライトの高さ寸法の10%以上であることを特徴とする請求の範囲第8項ないし第11項のいずれかに記載の非可逆回路素子。
  14. 請求の範囲第1項ないし第13項に記載の非可逆回路素子を備えたことを特徴とする通信装置。
JP2007505886A 2005-03-04 2006-02-24 非可逆回路素子及び通信装置 Expired - Fee Related JP4404138B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005060096 2005-03-04
JP2005060096 2005-03-04
PCT/JP2006/303396 WO2006093039A1 (ja) 2005-03-04 2006-02-24 非可逆回路素子及び通信装置

Publications (2)

Publication Number Publication Date
JPWO2006093039A1 true JPWO2006093039A1 (ja) 2008-08-07
JP4404138B2 JP4404138B2 (ja) 2010-01-27

Family

ID=36941070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007505886A Expired - Fee Related JP4404138B2 (ja) 2005-03-04 2006-02-24 非可逆回路素子及び通信装置

Country Status (4)

Country Link
US (1) US7567141B2 (ja)
JP (1) JP4404138B2 (ja)
CN (1) CN1957500B (ja)
WO (1) WO2006093039A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741446B2 (ja) * 2006-10-16 2011-08-03 ボッシュ株式会社 車載用のブレーキ液圧制御装置
EP2105987B1 (en) * 2007-01-18 2016-07-20 Murata Manufacturing Co., Ltd. Non-reversible circuit element and method of manufacturing it
JP5018790B2 (ja) * 2007-02-07 2012-09-05 株式会社村田製作所 非可逆回路素子
TW200929278A (en) * 2007-12-31 2009-07-01 Delta Electronics Inc Device for improving Eddy current loss of transformer and controlling method thereof
JP4656180B2 (ja) * 2008-05-01 2011-03-23 株式会社村田製作所 非可逆回路素子及びその製造方法
TWI562718B (en) 2012-06-05 2016-12-11 Ind Tech Res Inst Emi shielding device and manufacturing method thereof
CN113381150B (zh) 2021-08-12 2021-10-29 中国电子科技集团公司第九研究所 基于电容并联的隔离器用塑封外壳及隔离器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202465A (ja) * 1993-12-28 1995-08-04 Nec Kansai Ltd 高周波機器
JPH08148907A (ja) 1994-11-25 1996-06-07 Sanyo Electric Co Ltd 発振回路用無反射終端回路
JPH08172303A (ja) * 1994-12-20 1996-07-02 Fujitsu General Ltd マイクロ波装置
JPH10270911A (ja) * 1997-03-26 1998-10-09 Murata Mfg Co Ltd 非可逆回路素子及びその実装構造
JP3548824B2 (ja) 2000-06-14 2004-07-28 株式会社村田製作所 非可逆回路素子および通信装置
JP2002232211A (ja) * 2001-02-06 2002-08-16 Murata Mfg Co Ltd 非可逆回路素子及び通信装置
US6765453B2 (en) * 2001-04-04 2004-07-20 Matsushita Electric Industrial Co., Ltd. Non-reciprocal circuit device having a thermal conductor

Also Published As

Publication number Publication date
JP4404138B2 (ja) 2010-01-27
WO2006093039A1 (ja) 2006-09-08
CN1957500A (zh) 2007-05-02
US7567141B2 (en) 2009-07-28
US20070063784A1 (en) 2007-03-22
CN1957500B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4380769B2 (ja) 非可逆回路素子、その製造方法及び通信装置
JP4404138B2 (ja) 非可逆回路素子及び通信装置
EP1772926B1 (en) 2 port type isolator and communication unit
JP4356787B2 (ja) 非可逆回路素子及び通信装置
JP3548824B2 (ja) 非可逆回路素子および通信装置
JP5402629B2 (ja) 非可逆回路素子
US7808339B2 (en) Non-reciprocal circuit element
JP5440748B1 (ja) 高周波モジュール
JP5392413B2 (ja) 複合電子モジュール
JP3509762B2 (ja) 非可逆回路素子及び通信装置
JP5532945B2 (ja) 回路モジュール
JP4760981B2 (ja) 非可逆回路素子
JP2008092147A (ja) 非可逆回路素子、その製造方法及び通信装置
JP4192883B2 (ja) 2ポート型非可逆回路素子および通信装置
JP2010034776A (ja) 非可逆回路素子
JP2007208320A (ja) 非可逆回路素子及び通信装置
WO2011083792A1 (ja) 回路モジュール
JP2004349943A (ja) 非可逆回路素子および通信装置
JP2002217609A (ja) 非可逆回路素子及び通信装置
JP2004350131A (ja) 非可逆回路素子及びそれを用いた通信機装置
JP2004320543A (ja) 集中常数型非可逆回路素子及びそれを用いた通信機装置
JPH10107512A (ja) 非可逆回路素子
JP2006135941A (ja) 集中定数型非可逆回路素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4404138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees