JP3548824B2

JP3548824B2 - 非可逆回路素子および通信装置

Info

Publication number: JP3548824B2
Application number: JP2001046951A
Authority: JP
Inventors: 敏弘牧野; 聖吾日野; 裕史浅井; 剛和岡田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2000-06-14
Filing date: 2001-02-22
Publication date: 2004-07-28
Anticipated expiration: 2021-02-22
Also published as: JP2002198707A; GB2369253B; GB2369253A; CN1148091C; US20020033742A1; US6559732B2; CN1328411A; GB0114396D0

Description

【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯などで使用されるアイソレータやサーキュレータなどの非可逆回路素子およびそれを備えた通信装置に関するものである。
【０００２】
【従来の技術】
従来、集中定数形サーキュレータは、フェライト板に近接配置される互いに交差した複数の中心導体と、フェライト板に直流磁界を印加する磁石とをケース内に収納することによって構成している。また、サーキュレータの３つのポートのうち所定のポートを抵抗終端させることによってアイソレータを構成している。
【０００３】
具体的には、上記中心導体は、フェライトの底面と同形状である連結部で連結されていて、その連結部にフェライトを置き、上記連結部から延び出た３本の中心導体を、互いに略１２０°の角度をなしてフェライトを包むように折り曲げることによって、フェライト組立体として構成している。このフェライト組立体を整合用コンデンサおよび終端抵抗と共に樹脂ケース内に収納し、この樹脂ケースと永久磁石とを、磁性体金属から成る箱状の上ヨークと下ヨークで囲むことによってアイソレータを構成している。
【０００４】
【発明が解決しようとする課題】
最近の移動通信機器の小型・軽量化に伴い、構成部品の小型・低背化および軽量化の要求がますます強くなってきている。非可逆回路素子も、その例外ではない。従来の非可逆回路素子においては、その構成部品が実装面に対して積み重なるように配置する構造であったため、素子全体を小型・低背化するために、各構成部品の厚み寸法を縮小化するという設計手法が採られていた。
【０００５】
例えば、フェライトの厚みが０．３ｍｍ、永久磁石の厚みが０．５ｍｍ、ヨークの厚みが０．２ｍｍ、実装用基板の厚みが０．２ｍｍ、中心導体の厚みが０．０５ｍｍであり、２本の中心導体がフェライトの上部および下部で交差している場合、その総厚みは単純に計算して、
0.3 + 0.5 + 0.2*2 + 0.2 + 0.05*4 = 1.6
であり、１．６ｍｍとなる。ところが、最近の市場の要求では非可逆回路素子の厚みは１．５ｍｍ以下であり、この要求を満たすために、例えば上記フェライトまたは永久磁石の厚みを薄くすると、必要な静磁界強度が得られず、電気的特性の劣化が避けられない。
【０００６】
この発明の目的は、全体に小型・低背化および軽量化を図るとともに、特性の劣化を抑えた非可逆回路素子およびそれを備えた通信装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明の非可逆回路素子は、電気的絶縁状態で互いに交差させて配置した複数の中心導体とフェライトとを組み合わせてなるフェライト組立体と、フェライトに静磁界を印加する少なくとも１つの磁石とを接地電極及び入出力端子電極が形成された実装用基板に配置してなり、フェライトおよび磁石の主面が実装用基板の実装面に対してそれぞれ垂直となるようにフェライトと磁石を配置する。これにより、非可逆回路素子の各構成部品の厚み方向を実装用基板の面に平行な方向を向け、各構成部品を無理に薄型化することなく、非可逆回路素子全体を小型・低背化する。
【０００８】
また、この発明の非可逆回路素子は、前記フェライト組立体を挟む一方に磁石、他方に磁石または磁性体を配置するとともに、前記磁石または磁性体の外側面に接する板状部と、該板状部同士をつなぐ橋絡用の板状部とでヨークを構成する。この構造により、小型の磁石を用いてもフェライトに対して所定の静磁界を印加できるようにして、電気的特性の劣化を防止しつつ全体に小型化する。
【０００９】
また、この発明の非可逆回路素子は、前記橋絡用の板状部を略一平面を成すようにして、ヨークの重量を削減して、全体の軽量化および低コスト化を図るとともに、磁石による静磁界がヨーク部分で曲がらないようにし、静磁界がフェライトに対して垂直となるように、且つ磁界分布が均一となるように印加させる。
【００１０】
また、この発明は、前記ヨークの前記フェライトの近傍に孔を形成する。例えば前記実装基板に平行な板状部、前記実装基板に垂直な板状部、または前記実装基板に平行な板状部から前記実装基板に垂直な板状部にかけて連続するように形成する。この構造により、磁石による静磁界がヨーク部分で曲がらないようにし、静磁界がフェライトに対して垂直となるように、且つ磁界分布が均一となるように印加させる。
【００１１】
また、この発明は、前記孔の開口形状を略四角形にして、小さな開口面積で孔による静磁界の曲がりの抑制効果を高める。
【００１２】
また、この発明は、前記フェライトの主面に垂直な方向の前記孔の平面投影形状における広がりが、前記フェライト組立体を挟む前記磁石と磁石との間隙、または前記磁石と磁性体との間隙範囲を含み、且つ、前記主面に平行な方向の前記孔の平面投影形状における広がりが、前記主面に平行な方向の前記フェライトの幅を含む範囲となるように、前記孔を設ける。この構造により、孔の開口を必要以上に大きくすることなく、孔による静磁界の曲がりを抑制する効果を高める。また、この発明は、前記ヨークをケースに兼用するとともに、前記孔を非磁性体フィルムで覆う。またはヨーク内の空間を樹脂で充填する。これにより、ケースの防塵性・防湿性を高める。また、リフロー半田による実装時に、金属線の半田付け部分が溶けて、金属線が浮いてしまうことによるオープンや他部へのショートを防止する。
【００１３】
また、この発明の非可逆回路素子は、前記ヨークの実装基板に平行な板状部または実装基板に、フェライト組立体または磁石が係合する窪みまたは孔を形成する。これにより、非可逆回路素子内部へのフェライト組立体または磁石を容易に固定できるようにし、固定用の特別な部材を不要とする。
【００１４】
また、この発明の非可逆回路素子は、フェライトを四角形以上の多角形板状にして、フェライト組立体の固定を容易とし、且つ非可逆回路素子全体を小型・低背化する。
【００１５】
また、この発明の非可逆回路素子は、前記中心導体を、表面に絶縁被覆を施した金属線とし、その金属線をフェライトに巻回して、フェライト組立体を構成する。これにより、小型のフェライトを用いた場合でも、中心導体のインダクタンスを十分な値に確保する。
【００１６】
また、この発明の非可逆回路素子は、上記金属線の径を０．１ｍｍ以下として、挿入損失特性を劣化させることなく、小型化を図る。
【００１７】
また、この発明の非可逆回路素子は、前記中心導体を金属箔とし、その金属箔をフェライトに巻回して、フェライト組立体を構成する。これにより、フェライト組立体を薄型化し、全体に小型の非可逆回路素子を構成する。
【００１８】
また、この発明の非可逆回路素子は、上記中心導体の数を２つとし、それぞれの一端を接地し、他端を入出力端子に、または入出力端子に接続される部品の電極に、接続する。この構造により、例えば３つの中心導体を設けて、３つ目の中心導体に接続する整合インピーダンスのように、周波数に依存するインピーダンス回路を設けず、広帯域特性を得る。
【００１９】
また上記ヨークの厚みを０．２ｍｍ以下として耐振動強度と耐落下衝撃強度を劣化させることなく全体の小型・低背化を図る。
【００２０】
さらに、この発明の通信装置は、上記のいずれかの非可逆回路素子を用い、例えば送信信号を増幅する回路の出力部などに設けて通信装置を構成する。
【００２１】
【発明の実施の形態】
この発明の第１の実施形態に係るアイソレータの構成を図１〜図４を参照して説明する。
図１はアイソレータの分解斜視図である。ここで１は絶縁被覆した銅線からなる第１の中心導体１１および第２の中心導体１２をフェライト１０に対してそれぞれ巻回してなるフェライト組立体である。第１の中心導体１１の一端Ｅ１は接地し、他端Ｐ１は後述するコンデンサＣ１１およびＣ２１に導通させる。また第２の中心導体１２の一端Ｅ２は接地し、他端Ｐ２はコンデンサＣ１２およびＣ２２にそれぞれ接続する。
【００２２】
３ａ，３ｂはそれぞれフェライト１０に対して静磁界を印加する永久磁石、６はケースを兼ねる磁気回路を構成するヨークである。５は実装用の基板であり、その上面に、接地電極５０、入力端子電極５１および出力端子電極５２を形成している。これらの電極の一部は基板５の端面を経由して下面の一部にまで延ばしていて、このアイソレータを電子機器の回路基板上に表面実装する際の端子電極として用いる。Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２はそれぞれチップ状コンデンサ、Ｒはチップ状抵抗である。Ｃ２１，Ｃ２２は入力端子電極５１および出力端子電極５２の上にそれぞれ搭載し、Ｃ１１，Ｃ１２は接地電極５０の上にそれぞれ搭載する。またＲはＣ１１とＣ１２のそれぞれの上面電極にまたがるように搭載する。
【００２３】
図２は、図１に示した非可逆回路素子の各構成部品の組立途中の状態における斜視図である。この例では、基板５の上にコンデンサおよび抵抗を搭載し、フェライト組立体１を接着剤、例えばエポキシ系樹脂、熱硬化型樹脂、紫外線硬化型樹脂などにより取り付け、さらに磁石３ａ，３ｂを搭載した状態を示している。ただし、図１に示したコンデンサＣ１１，Ｃ１２，Ｃ２１，Ｃ２２および抵抗Ｒは図２に示した状態では隠れて見えない。この図２に示した状態から、基板５の上部に、ケースを兼ねるヨーク６を被せて、ヨークを基板上の接地電極５０に半田付けすることによってアイソレータを構成する。
【００２４】
図３は、２つの磁石とフェライトとを通る面での縦断面図である。但し、中心導体、コンデンサ、および抵抗などは省略している。図中の破線の矢印は磁界の向きを表している。このように、基板５に平行な向き、すなわちフェライト１０の主面に垂直な向きに磁界が通り、磁石３ａ，３ｂおよびヨーク６による磁気回路のギャップの中にフェライト１０を配置した構造となっている。このような構造であるため、磁石３ａ，３ｂ、フェライト１０および中心導体が基板５に平行な向き、すなわち実装面に対して平行な向きに並ぶため、全体に低背化が図れる。
【００２５】
図４は、上記アイソレータの回路図である。中心導体１１，１２のそれぞれの端部は接地していて、中心導体１１の他方端と入力端子との間に、および中心導体１２の他方端と出力端子との間にコンデンサＣ２１，Ｃ２２をそれぞれ直列に接続している。また、中心導体１１の他方端と接地との間、および中心導体１２の他方端と接地との間にコンデンサＣ１１，Ｃ１２をそれぞれ並列に接続している。さらに、中心導体１１，１２の他方端同士の間に抵抗Ｒを接続している。
【００２６】
今、順方向の信号の透過を考えると、抵抗Ｒの両端は同位相同振幅となって、抵抗Ｒには電流が流れず、入力端子からの入力信号がそのまま出力端子から出力される。
【００２７】
逆方向の信号の入射を考えると、フェライト１０を通過する高周波磁界の向きが上記順方向の場合とは逆向きとなって、抵抗Ｒの両端に逆相の信号が発生し、抵抗Ｒで電力が消費される。そのため、理想的には入力端子からは信号が出力されない。実際には、中心導体１１，１２の交差角度とファラディ回転による偏波面の回転角度に応じて、信号の順方向透過時と逆方向入射時とで、上記抵抗両端の位相差が変化する。そのため、挿入損失が小さく、且つ高い非可逆（アイソレーション）特性が得られるように、フェライト１０に印加される静磁界の強度と中心導体１１，１２の交差角度を定める。
【００２８】
上述の動作は入出力インピーダンスとアイソレータのインピーダンスとの整合がとれていることが前提となる。ところが、フェライト１０を小型化した場合に、中心導体１１，１２の長さが短くなって、その分インダクタンス成分が小さくなり、所望の周波数で動作させる場合にインピーダンス整合がとれない。
【００２９】
そこで、フェライト１０に対して中心導体１１，１２を巻回し、小型のフェライト板を用いても、中心導体のインダクタンスを増大させ、動作周波数帯域の広帯域化を図る。ただし、中心導体の巻回によるインダクタンスの増加は急激であるので、並列に接続したコンデンサＣ１１，Ｃ１２だけでは正規化インピーダンス（５０Ω）より高くなって整合がとれない場合が生じる。そこで、入出力端子に直列に所定容量のコンデンサＣ２１，Ｃ２２を接続する。
【００３０】
上記中心導体１１，１２は、表面に電気絶縁被膜を施した銅線を用いる。絶縁被膜の材料としては、ポリイミド、ポリアミドイミド、ポリエステルイミド、ポリエステル、またはポリウレタンなどを用いる。また、この銅線の直径は０．１ｍｍ以下に定める。
【００３１】
なお、以上に示した例では、中心導体として銅線を例に挙げたが、銅以外に銀，金、その他の金属、またはこれらのうち１つを含む合金の金属線を用いてもよい。
【００３２】
一般に素子の小型軽量化のためには、構成部品を可能な限り小さくすることになるが、中心導体の場合、その径を細くすると、電気抵抗が増大し、挿入損失の悪化が懸念される。そこで、中心導体の径と挿入損失との関係について実験を行なった。中心導体の径を０．０３ｍｍから次第に太くして、１ＧＨｚ帯における挿入損失を測定したところ、中心導体の径を太くすることによる挿入損失の改善効果は、０．１ｍｍまでであり、それ以上では改善効果がほとんどないことを確認した。したがって、中心導体の径を０．１ｍｍ程度またはそれ以下とすることによって、挿入損失を大きく悪化させることなくアイソレータを小型・低背化する。
【００３３】
上記ヨーク６としては、鉄を主成分する金属材料で構成するが、単に鉄製のヨークとしたのでは電気的抵抗率が高いので、その表面に銀などの導電率の高い金属膜をメッキする。これによりシールド効果を高め、且つアイソレータの挿入損失を低減する。
【００３４】
また、鉄板にＣｕストライク／Ｎｉメッキ／Ａｇメッキを施すことにより、すなわち、まずＣｕのストライクメッキを施し、Ｎｉを下地メッキ、Ａｇを仕上げメッキとして施す。この時、Ｎｉ層がバリアとなって、半田付けなどによる銀の食われを防止する。またＮｉはＣｕやＡｇより耐食性が高いため、この層によってヨーク（ケース）を防錆する。
【００３５】
素子の小型化のためには、このヨークの厚みを薄くすることも有効である。しかし、機械的強度の悪化が予想される。そこで、ヨークの厚みと耐振動強度および耐落下衝撃強度の関係について試験を行った。ヨークの厚みを０．０５ｍｍから次第に厚くして、耐振動強度および耐落下衝撃強度を測定したところ、ヨークの厚みを厚くすることによる耐振動強度および耐落下衝撃強度の向上効果は、０．２ｍｍまでであり、それ以上では改善効果がほとんどないことを確認した。したがって、ヨークの厚みを０．２ｍｍ程度またはそれ以下とすることによって、耐振動強度および耐落下衝撃強度を確保しつつアイソレータを小型・低背化する。
【００３６】
以上に示した実施形態では、構成部品であるフェライト組立体１と磁石３ａ，３ｂが実装面に対して水平方向に並び、アイソレータの底面にヨークを配置しないので、実装面に対して垂直方向に重なる構成部品の数を少なくできる。また、中心導体１１，１２の交差位置がフェライト１０の側面にあるので、この交差部がアイソレータの高さ寸法に影響を与えない。よって、アイソレータの低背化が可能となる。例えば、フェライト１０の対角寸法（実装面に対して垂直方向の寸法）が１．０ｍｍ、ヨーク６の板状部の厚みが０．２ｍｍ、基板５の厚みが０．２ｍｍの場合、その総厚みは単純に計算して１．４ｍｍとなり、最近の市場要求である、厚み＜１．５ｍｍが達成できる。
【００３７】
また、中心導体を、絶縁被覆した銅線で構成したことにより、従来必要であった中心導体間を絶縁するための絶縁シートが不要となり、絶縁用部品そのもののコストと、組み付けに要するコストが低減できる。また、絶縁部品の配置ずれに起因する絶縁不良がなくなるので、安定した製造が可能であり、製造ラインでの良品率が向上する。さらには、中心導体の曲げ加工が容易であり、コンデンサや抵抗の配置が多少違う設計であっても、中心導体（銅線）を曲げる位置、角度、長さを調整するだけで、共通の中心導体およびフェライト組立体が使用でき、部品の共通化によるコスト削減が可能となる。
【００３８】
次に、第２の実施形態に係るアイソレータの構成を図５を参照して説明する。図５の（Ａ）はヨークの斜視図、（Ｂ）はアイソレータのほぼ中央高さ部分での横断面図である。（Ｃ），（Ｄ）はこの比較例として、第１の実施形態の場合のヨークの斜視図および中央高さ部分の横断面図である。
【００３９】
図１や図２などで示した例で、ヨーク６は、５つの平面を成す板状部分で構成したが、この第２の実施形態では、６１，６２，６３で示す３つの板状部で構成している。（Ａ），（Ｂ）に示すように、ヨーク６の２つの板状部６１，６２は磁石３ａ，３ｂの外側面にそれぞれ接し、板状部６３は板状部６１，６２同士をつなぐ略一平面をなして橋絡する。
【００４０】
図５において、破線の矢印は磁界の分布の例を示している。比較例である（Ｄ）に示した構造では、磁石３ａ，３ｂのそれぞれの外側面に接する板状部に対し垂直な方向にヨークの板状部が存在するため、磁界が拡がり、フェライト１０に印加される静磁界の向きが曲がり、その強度も低下する。このため、磁石をフェライトの寸法以上に充分に大きくしなければならず、素子の小型化を阻む要因となっていた。これに対し（Ｂ）に示した構造では、磁石３ａ，３ｂのそれぞれの外側面に接する板状部に対し垂直な面にヨークの板状部が存在しないので、磁界が拡がらず、その強度も低下することなく、フェライト１０の主面に垂直となるように、且つ磁界分布が均一となるように静磁界が印加される。これは、空気の部分がヨーク（鉄）に比べて磁気抵抗が高いためである。その結果、磁石の小型化に伴う磁界分布の不均一化による非可逆回路素子としての電気的特性の劣化が防止でき、その分、磁石を小型できる。これによって、素子全体の高さが抑制でき、且つ磁力を効率的に使えるようになり、従来磁力不足で動作しなかった高周波での動作も実現できる。またヨークの重量が軽量化されるため、素子全体が軽量化でき、さらにヨークの材料コストが低減されるため、低コスト化も同時に図れる。
【００４１】
次に、第３の実施形態に係るアイソレータの構成を図６を参照して説明する。図６の（Ａ）はアイソレータの構成部品であるヨークと基板の構造を示す斜視図、（Ｂ）はアイソレータの上面図、（Ｃ）は（Ｂ）におけるＡ−Ａ部分の縦断面図である。
【００４２】
（Ａ）に示すように、ヨーク６の上面の板状部６３の中央に孔７を形成している。また基板５の中央にも孔８を形成している。この基板５とヨーク６とで構成される空間内にフェライト１０を配置する際、（Ｂ）に示すように、フェライト１０の一方の角部分を基板５の孔８に係合させ、それに対向する他方の角部分をヨーク６の孔７部分に係合させる。これにより、フェライト１０を、その主面が基板５に対して垂直となるように、且つ磁石３ａ，３ｂの主面に対して平行となるように、磁石３ａ，３ｂの中央位置に固定する。なお、フェライト１０に巻回している中心導体は、図６では省略している。
【００４３】
アイソレータの厚みに対するヨークおよび基板の厚みの割合は、それぞれ１０％前後と小さいが、市場の低背化に対する要求は強く、構成部品すべてに対して低背化へのアプローチが必要である。この実施形態では、フェライト１０がヨーク６の天井面および実装用の基板５に嵌め込まれるように配置されるので、最大で、ヨーク６と基板５の合計の厚み分（約０．４ｍｍ）だけアイソレータの低背化が可能となる。また、ヨークおよび基板に嵌め込まれるのは、フェライトの角端部であるため、電気的特性を劣化することなく低背化が可能となる。
【００４４】
なお、この実施形態では、基板またはヨークに、フェライト組立体のフェライトが係合する孔を形成したが、磁石３ａ，３ｂの角部が係合する孔を基板またはヨークに形成してもよい。また、フェライトまたは磁石が係合する箇所は、貫通していない窪みであってもよい。
【００４５】
次に、第４の実施形態に係るアイソレータの構成を図７および図８を参照して説明する。図７はアイソレータの分解斜視図、図８はその等価回路図である。
【００４６】
これまでに示した実施形態では、フェライト組立体１として、四角形板状のフェライトに２つの中心導体を巻回することによって構成したが、このアイソレータでは、円板形状のフェライト１０に対して３つの中心導体１１，１２，１３を互いに交差角１２０°の関係で巻回している。中心導体１１，１２，１３のそれぞれの一端は接地部Ｅ１，Ｅ２，Ｅ３とし、他端はポート部Ｐ１，Ｐ２，Ｐ３としている。接地部Ｅ１，Ｅ２，Ｅ３は基板５に形成した接地電極５０に接続する。ポート部Ｐ１はＣ１１の上面電極および基板５に設けた入力端子電極５１に接続し、ポート部Ｐ２はＣ１２の上面電極および出力端子電極５２にそれぞれ接続する。ポート部Ｐ３はコンデンサＣ１３の上面電極および抵抗Ｒの一方の電極に接続する。
【００４７】
コンデンサＣ１１，Ｃ１２，Ｃ１３のそれぞれの下面電極は基板上の接地電極５０にそれぞれ導通させる。また抵抗Ｒは、その一方の電極が接地電極５０に導通し、他方の電極がコンデンサＣ１３の上面電極に導通するように、基板５の上に搭載する。その他の、磁石３ａ，３ｂおよびヨーク６などの構成は先に示した実施形態の場合と同様である。
【００４８】
この構造によって、等価的に図８で示される回路を構成する。図８において、Ｌ１，Ｌ２，Ｌ３は中心導体のインダクタンスであり、Ｃ１１，Ｃ１２，Ｃ１３は整合用コンデンサ、Ｒは終端抵抗として作用する。このようにして、３ポートタイプのサーキュレータの１つのポートを抵抗終端させてアイソレータを構成する。
【００４９】
次に、第５の実施形態に係るアイソレータの構成を図９に示す。図９はアイソレータの縦断面図であり、図６の（Ｃ）に示した部分に相当する位置での断面図である。図６に示した構造とは異なり、フェライト１０を、四角形板状の角部を面取りして八角形板状としている。そして、その面取りした部分を基板５の上面に当接させ、それに対向する他方の面取りした部分をヨーク６の内面に当接させている。
【００５０】
このような構造により、実装面に対して垂直方向のフェライト１０の高さ寸法が減少し、アイソレータ全体の低背化が可能となる。また、面取りを施すのは、フェライトの角端部であり、電気的特性を劣化させることなく低背化が可能となり、さらに面取りを施した分、フェライトが軽量化されるため、アイソレータ全体の軽量化が可能となる。
【００５１】
以上に示した各実施形態では、フェライト組立体の両側に、フェライトの主面に垂直方向に磁界を印加する永久磁石を配置したが、一方に永久磁石を配置し、他方に磁性体材料からなるブロックを配置するようにし、そのブロックを整磁鋼として作用させるようにしてもよい。このような構造でも、両側に永久磁石を配置した場合と同様に、フェライトの主面に対して垂直方向に略直線状に磁界を印加させることができる。
【００５２】
次に、第６の実施形態に係るアイソレータの構成を図１０〜図１３を参照して説明する。
図１０の（Ａ）はアイソレータの上面図、（Ｂ）は正面断面図、（Ｃ）は側面断面図である。この図では、フェライト１０に巻回している中心導体は省略している。このアイソレータは図６に示したアイソレータと同様に、ヨーク６の上面の中央に孔７を設けている。但し、フェライト１０は、基板５に設けた支持台に取り付けている。孔７はフェライト７を係合させるために設けているのではなく、フェライト１０からヨーク部分を遠ざけるために設けている。
【００５３】
このように、フェライト１０の近傍のヨーク６に孔７を配置することにより、磁石３ａ，３ｂによる静磁界が、ヨーク６の上面方向へ曲がらずに、フェライト１０の主面に垂直となるように、且つ磁界分布が均一となるように印加されるようにする。このことにより、同じ磁石を用いたときのフェライト１０に対する静磁界の強度を増すことができ、磁力の不足による高周波での特性劣化を防止でき、その分、小型の磁石を用いて、全体に小型化を図ることができる。また、フェライト１０に対して均一に静磁界を印加することができるので、挿入損失の劣化を抑えることができる。
【００５４】
図１１および図１２は、図１０に示した孔７の寸法を変化させたときの特性の変化について示している。ここで、図１０に示した各部の寸法は次のとおりである。
【００５５】
Ｗａ＝２．５ｍｍ
Ｗｍ＝２．０ｍｍ
Ｌａ＝３．２ｍｍ
Ｈａ＝１．６ｍｍ
Ｈｍ＝０．８５ｍｍ
Ｈｆ＝０．７ｍｍ
Ｈｂ＝０．４ｍｍ
Ｔｂ＝０．１５ｍｍ
Ｌｍ＝１．０ｍｍ
Ｗｆ＝０．７ｍｍ
Ｔｆ＝０．３ｍｍ
Ｇ＝０．４５ｍｍ
図１１は、孔７の短辺方向（フェライト１０の主面に平行な方向）の寸法Ｗｗを略一定にして、孔７の長辺方向（フェライト１０の主面に垂直な方向）の寸法Ｌｗを変化させたときの４つのｓパラメータの変化を示している。
【００５６】
図１１中の（０）〜（５）と上記寸法Ｗｗ，Ｌｗとの関係は次のとおりである。
【００５７】

なお、上表における（５）のＬｗ／２の寸法のうち「１．０」は孔７の開口をヨーク６の側面にまで広げたときの、その側面部分の寸法を示している。
【００５８】
このように、孔７を設けることにより、挿入損失ｓ２１および、アイソレーションｓ１２が改善される。また、反射損失ｓ１１，ｓ２２についても、Ｌｗの寸法によって変化するが、Ｌｗを最適に定めることによって、極めて低い反射特性が得られる。
【００５９】
図１２は、孔７の長辺方向（フェライト１０の主面に垂直な方向）の寸法Ｌｗを略一定にして、孔７の短辺方向（フェライト１０の主面に平行な方向）の寸法Ｗｗを変化させたときの４つのｓパラメータの変化を示している。
【００６０】
図１２中の（０）〜（４）と上記寸法Ｗｗ，Ｌｗとの関係は次のとおりである。
【００６１】

なお、上表における（４）のＷｗ／２の寸法のうち「０．９６」は孔７の開口をヨーク６の側面にまで広げたときの、その側面部分の寸法を示している。
【００６２】
このように、孔７を設けることにより、挿入損失ｓ２１および、アイソレーションｓ１２が改善される。また、反射損失ｓ１１，ｓ２２についても、Ｗｗの寸法によって変化するが、Ｗｗを最適に定めることによって、極めて低い反射特性が得られる。
【００６３】
図１３は、上記孔７の開口寸法範囲の例について示している。図１１および図１２に示したように、ここでは、孔７の短辺方向の寸法Ｗｗおよび長辺方向の寸法Ｌｗを変化させたときのｓパラメータの変化を求め、磁力が最も足りており（中心周波数までの磁石の減磁量が最も多く）、且つ挿入損失ｓ２１が最もよい特性を得るための条件を求めた。その結果は、▲１▼フェライトの主面に垂直な方向の孔の平面投影形状における広がりが、フェライト組立体を挟む磁石と磁石との間隙、または磁石と磁性体との間隙範囲を含み、且つ、▲２▼フェライトの主面に平行な方向の孔の平面投影形状における広がりが、フェライトの主面に平行な方向のフェライトの幅を含む範囲以上となるように、孔を設けることである。言い換えると、遠方から孔内部を覗いたとき、フェライトの全体が見えて、且つフェライト組立体を挟む２つの磁石、または磁石と磁性体の端縁が見えるように孔を設けることである。
【００６４】
図１３の（Ａ）は、孔を上記▲１▼および▲２▼の２つの条件を満たす最小の寸法にした例、（Ｃ）は、孔を上記▲１▼および▲２▼の２つの条件を満たす最大の寸法にした例、（Ｂ）は、その中間的な寸法にした例をそれぞれ示している。また、（Ｄ）は、孔を、上記▲１▼および▲２▼の２つの条件のを満たす最小寸法より小さくした例を示している。この場合、（Ａ），（Ｂ），（Ｃ）では、低挿入損失特性および高アイソレーション特性が得られる。
【００６５】
なお、この実施形態のように、孔７の開口形状を略四角形にすることにより、フェライトからヨークの部分を遠ざける効果が高まり、孔の開口面積が小さくて済む。
【００６６】
次に、第７の実施形態に係るアイソレータの構成を図１４および図１５を参照して説明する。
図１４および図１５において、（Ａ）はアイソレータの上面図、（Ｂ）は側面図である。図１４に示す例では、ケースを兼ねるヨーク６の、実装基板に平行な板状部（天板部分）に孔７を形成しているだけでなく、ヨーク６の、実装基板に垂直な板状部（側板部分）にも孔７を形成している。また、図１５示す例では、ケースを兼ねるヨーク６の、実装基板に平行な板状部（天板部分）から、実装基板に垂直な板状部（側板部分）にかけて連続する孔７を形成している。
【００６７】
このようにして、フェライトの近傍からヨーク部分を遠ざけることにより、フェライトに対する静磁界の曲がりが抑制され、電気的特性の劣化が抑えられる。
【００６８】
次に、第８の実施形態に係るアイソレータの構成を図１６〜図１８を参照して説明する。
図１６は２つのアイソレータのそれぞれの上面図である。（Ａ）の例では、孔７を楕円形状に開口させている。また、（Ｂ）の例では、円形状に開口させている。
【００６９】
図１７および図１８において、（Ａ）はアイソレータの上面図、（Ｂ）はその側面図をそれぞれ示している。図１７に示した例では、ヨークの上面と側面に楕円形状または円形状の孔７を形成している。また、図１８に示した例では、ヨークの上面から側面にかけて連続した孔７を形成しているが、側面における孔の端部を半円形状にしている。
【００７０】
このように、孔７の全体または一部を楕円形状または円形状にすることにより、ケースを兼ねるヨークの剛性を高めることができる。
【００７１】
次に、第９の実施形態に係るアイソレータの構成を図１９を参照して説明する。
以上に示した各実施形態では、ケースを兼ねるヨークに孔を設けただけの状態として、アイソレータを図示したが、この孔を非磁性体のフィルムで覆ってもよい。そのことで、ケースの防塵性・防湿性を高める。
【００７２】
また、ケースを兼ねるヨーク内に、孔から硬質または軟質の絶縁性樹脂を充填してもよい。このことで、ヨーク、実装基板、支持台、フェライト組立体および磁石を上記樹脂で一体化すれば、ケースの防塵性・防湿性および耐衝撃性が高まる。
【００７３】
図１９は、上記樹脂を充填したときのアイソレータの電気的特性を示している。ここで、アイソレータ各部の寸法は、第６の実施形態で示したものと同じであり、孔の大きさは、図１３の（Ａ）に示したとおりである。
【００７４】
このように、ヨーク内を樹脂で充填しても、低挿入損失特性および高アイソレーション特性が得られる。
【００７５】
次に、第１０の実施形態に係るアイソレータの構成を図２０を参照して説明する。
以上に示した各実施形態では、中心導体を、表面を絶縁被覆した金属線で構成したが、これを平板状金属板、すなわち金属箔で構成してもよい。図２０は、その場合のフェライト組立体の例を示している。ここで、１１，１２はリボン状の銅箔であり、これらを四角形板状のフェライト１０に巻回している。２つの中心導体１１，１２が重なる部分には絶縁シート２を挟み込むことによって、中心導体１１，１２間を電気的に絶縁している。
なお、この絶縁シート２を用いる代わりに、絶縁被覆した金属箔を用いてもよい。
【００７６】
このように中心導体として金属箔を用いることによって、中心導体部分の厚みを薄くすることができ、フェライト組立体全体を薄型化できる。その結果、非可逆回路素子全体の小型化が図れる。
【００７７】
次に、第１１の実施形態に係る通信装置の構成を図２１を参照して説明する。図２１においてＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，ＢＰＦｂはそれぞれ帯域通過フィルタ、ＡＭＰａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＳＹＮは周波数シンセサイザ、ＩＳＯはアイソレータである。
【００７８】
ＭＩＸａは入力されたＩＦ信号と、ＳＹＮから出力された信号とを混合し、ＢＰＦａはＭＩＸａからの混合出力信号のうち送信周波数帯域のみを通過させ、ＡＭＰａはこれを電力増幅し、アイソレータＩＳＯおよびＤＰＸを介しＡＮＴより送信する。ＡＭＰｂはＤＰＸから取り出した受信信号を増幅する。ＢＰＦｂはＡＭＰｂから出力される受信信号のうち受信周波数帯域のみを通過させる。ＭＩＸｂは、ＳＹＮから出力された周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００７９】
図２１に示したアイソレータＩＳＯ部分には、以上に示した構造のアイソレータを用いる。
このように、低挿入損失で小型・低背化および軽量化を図ったアイソレータを用いることによって、全体に電力効率が高く、薄型で軽量な携帯電話等の通信装置を得る。
【００８０】
次に、第１２の実施形態に係る通信装置の構成を図２２を参照して説明する。図２２においてＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，ＢＰＦｂはそれぞれ帯域通過フィルタ、ＡＭＰａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＳＹＮは周波数シンセサイザ、ＩＳＯはアイソレータである。
【００８１】
図２１に示した例と異なり、この例では、ローカルのＶＣＯ（電圧制御発振器）とミキサとの間にアイソレータＩＳＯを設けている。なお、ＢＰＦｃはＶＣＯによるローカル信号の所定の周波数成分のみを通過させて、それをミキサＭＩＸｂに与えるために設けている。その他の構成は第１１の実施形態の場合と同様である。
【００８２】
従来は、ＶＣＯとミキサの間にバッファアンプを設けていたが、このように、ＶＣＯとミキサの間にアイソレータＩＳＯを設け、それをバッファ素子として用いる。このアイソレータＩＳＯ部分には、以上に示した構造のアイソレータを用いる。
【００８３】
アイソレータ自体は受動素子であるので、このように回路を構成すれば、従来のバッファアンプを設ける場合に比べて低消費電力化できる。そのため、全体に更に電力効率が高い、小型・軽量の携帯電話等の通信装置が得られる。
【００８４】
【発明の効果】
この発明によれば、非可逆回路素子の各構成部品の厚み方向が実装用基板の面に平行な方向を向くことになり、各構成部品を無理に薄型化することなく、非可逆回路素子全体を小型・低背化できる。
【００８５】
また、この発明によれば、小型の磁石を用いてもフェライトに対して所定の静磁界が印加でき、電気的特性の劣化を防止しつつ全体に小型化できる。
また、この発明によれば、ヨークの橋絡用の板状部が略一平面を成すため、フェライトに対する静磁界の曲がりが抑制され、電気的特性の劣化が防止できる。同時にヨークの重量が削減され、全体が軽量化および低コスト化される。
【００８６】
また、この発明によれば、ヨークに設ける孔の開口形状を略四角形にしたことにより、小さな開口面積で孔による静磁界の曲がりの抑制効果が高められる。
【００８７】
また、この発明によれば、フェライトの主面に垂直な方向の孔の平面投影形状における広がりが、フェライト組立体を挟む磁石と磁石との間隙、または磁石と磁性体との間隙範囲を含み、且つ、フェライトの主面に平行な方向の孔の平面投影形状における広がりが、フェライトの主面に平行な方向のフェライトの幅を含む範囲となるように、ヨークに孔を設けたことにより、孔の開口を必要以上に大きくすることなく、孔による静磁界の曲がりを抑制する効果が高まる。
【００８８】
また、孔を用いることによって、この孔よりフェライト組立体の中心導体の交差角を調整することで、アイソレーション特性を調整できる。このことにより、後工程のヨークと基板の半田付けの際に起こる交差角の変動によるアイソレーション特性の不良を抑えることができる。
【００８９】
また、この発明によれば、ヨークをケースに兼用するとともに、ヨークに設けた孔を非磁性体フィルムで覆うか、ヨーク内の空間を樹脂で充填することにより、ケースの防塵性・防湿性および耐衝撃性が高まる。
【００９０】
また、リフロー半田による実装時の半田溶融による金属線の浮きによるオープン不良、または金属線の他部へのショート不良を防止することができる。
【００９１】
また、この発明によれば、ヨークの橋絡用板状部または実装基板にフェライト組立体または磁石が係合する窪みまたは孔を形成することにより、素子が低背化でき、非可逆回路素子内部にフェライト組立体または磁石を容易に固定できるようになり、固定用の特別な部材が不要となるため、全体の小型化が図れる。
【００９２】
また、この発明によれば、フェライトを四角形以上の多角形板状にすることによって、中心導体の巻回または固定が容易となる。
【００９３】
また、この発明によれば、中心導体を、表面に絶縁被覆を施した金属線とし、その金属線をフェライトに巻回して、フェライト組立体を構成することにより、小型のフェライトを用いた場合でも、中心導体のインダクタンスを十分な値に確保でき、その分全体を小型化できる。
【００９４】
また、この発明によれば、金属線の径を０．１ｍｍ以下とすることにより、挿入損失特性を劣化させることなく、小型化が図れる。
【００９５】
また、この発明によれば、中心導体を金属箔で構成することにより、フェライト組立体を薄型化でき、全体に小型の非可逆回路素子が構成できる。
【００９６】
また、この発明によれば、中心導体の数を２つとし、それぞれの一端を接地し、他端を入出力端子に、または入出力端子に接続される部品の電極に、接続することにより、広帯域特性が得られる。
【００９７】
また、この発明によれば、ヨークの厚みを０．２ｍｍ以下とすることにより、耐振動強度と耐落下衝撃強度を劣化させることなく、全体の小型・低背化が図れる。
【００９８】
さらに、この発明によれば、全体に薄型で軽量な携帯電話等の通信装置が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係るアイソレータの分解斜視図
【図２】同アイソレータの組立途中における斜視図
【図３】同アイソレータの縦断面図
【図４】同アイソレータの等価回路図
【図５】第２の実施形態に係るアイソレータの主要部の斜視図および横断面図
【図６】第３の実施形態に係るアイソレータの主要部の分解斜視図、上面図、および縦断面図
【図７】第４の実施形態に係るアイソレータの分解斜視図
【図８】同アイソレータの等価回路図
【図９】第５の実施形態に係るアイソレータの主要部の縦断面図
【図１０】第６の実施形態に係るアイソレータの構成を示す図
【図１１】同アイソレータの孔の寸法を変化させたときの電気的特性の変化を示す図
【図１２】同アイソレータの孔の寸法を変化させたときの電気的特性の変化を示す図
【図１３】寸法の異なった孔を設けた複数のアイソレータの上面図
【図１４】第７の実施形態に係るアイソレータの上面図および側面図
【図１５】第７の実施形態に係る別のアイソレータの上面図および側面図
【図１６】第８の実施形態に係るアイソレータの上面図
【図１７】第８の実施形態に係る別のアイソレータの上面図および側面図
【図１８】第８の実施形態に係る更に別のアイソレータの上面図および側面図
【図１９】第９の実施形態に係るアイソレータの電気的特性を示す図
【図２０】第１０の実施形態に係るアイソレータに用いるフェライト組立体の斜視図
【図２１】第１１の実施形態に係る通信装置のブロック図
【図２２】第１２の実施形態に係る通信装置のブロック図
【符号の説明】
１−フェライト組立体
１０−フェライト
１１−第１の中心導体
１２−第２の中心導体
１３−第３の中心導体
２−絶縁シート
３−磁石
５−基板
５０−接地電極
５１−入力端子電極
５２−出力端子電極
６−ヨーク（ケース）
７，８−孔
９−支持台
Ｐ１，Ｐ２，Ｐ３−ポート部
Ｅ１，Ｅ２，Ｅ３−接地部
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ１３−コンデンサ
Ｒ−抵抗

Claims

電気絶縁状態で互いに交差させて配置した複数の中心導体とフェライトとを組み合わせて成るフェライト組立体と、前記フェライトに静磁界を印加する少なくとも１つの磁石とを接地電極及び入出力端子電極が形成された実装用基板に配置してなる非可逆回路素子において、
前記フェライトおよび前記磁石の主面を、前記実装用基板の実装面に対してそれぞれ垂直に配置した非可逆回路素子。
前記フェライト組立体を挟む一方に磁石、他方に磁石または磁性体を配置するとともに、前記磁石または磁性体の外側面に接する板状部と、該板状部同士をつなぐ橋絡用の板状部とでヨークを構成した請求項１に記載の非可逆回路素子。
前記橋絡用の板状部が略一平面を成す請求項２に記載の非可逆回路素子。
前記ヨークの前記フェライトの近傍に少なくとも１つの孔を形成した請求項２または３に記載の非可逆回路素子。
前記孔を前記実装基板に平行な前記ヨークの板状部に形成した請求項４に記載の非可逆回路素子。
前記孔を前記実装基板に垂直な前記ヨークの板状部に形成した請求項４または５に記載の非可逆回路素子。
前記孔を前記実装基板に平行な前記ヨークの板状部から前記実装基板に垂直な前記ヨークの板状部にかけて連続させた請求項４に記載の非可逆回路素子。
前記孔の開口形状を略四角形にした請求項４〜６のうちいずれかに記載の非可逆回路素子。
前記フェライトの主面に垂直な方向の前記孔の平面投影形状における広がりが、前記フェライト組立体を挟む前記磁石と磁石との間隙、または前記磁石と磁性体との間隙範囲を含み、且つ、前記主面に平行な方向の前記孔の平面投影形状における広がりが、前記主面に平行な方向の前記フェライトの幅を含む範囲となるように、前記孔を設けた、請求項４〜８のうちいずれかに記載の非可逆回路素子。
前記ヨークをケースに兼用するとともに、前記孔を非磁性体フィルムで覆った請求項４〜９のうちいずれかに記載の非可逆回路素子。
前記ヨークをケースに兼用するとともに、該ヨーク内の空間を樹脂で充填した請求項４〜１０のうちいずれかに記載の非可逆回路素子。
前記ヨークの前記実装基板に平行な板状部または前記実装基板に、前記フェライト組立体または前記磁石が係合する窪みまたは孔を形成した、請求項２または３に記載の非可逆回路素子。
前記フェライトを四角形以上の多角形板状にした請求項１〜１２のうちいずれかに記載の非可逆回路素子。
前記中心導体は、表面を絶縁被覆した金属線であり、当該中心導体を前記フェライトに巻回して前記フェライト組立体を構成した請求項１〜１３のうちいずれかに記載の非可逆回路素子。
前記金属線の径が０．１ｍｍ以下である請求項１４に記載の非可逆回路素子。
前記中心導体は金属箔であり、当該中心導体を前記フェライトに巻回して前記フェライト組立体を構成した請求項１〜１３のうちいずれかに記載の非可逆回路素子。
前記中心導体の数を２とし、それぞれの一端を接地し、他端を入出力端子に接続される部品または入出力端子に接続した請求項１〜１６のうちいずれかに記載の非可逆回路素子。
前記ヨークの厚みが０．２ｍｍ以下である請求項２〜１７のうちいずれかに記載の非可逆回路素子。
請求項１〜１８のうちいずれかに記載の非可逆回路素子を備えた通信装置。