JPS6260747B2 - - Google Patents
Info
- Publication number
- JPS6260747B2 JPS6260747B2 JP55080655A JP8065580A JPS6260747B2 JP S6260747 B2 JPS6260747 B2 JP S6260747B2 JP 55080655 A JP55080655 A JP 55080655A JP 8065580 A JP8065580 A JP 8065580A JP S6260747 B2 JPS6260747 B2 JP S6260747B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- demodulation
- pulse
- edge detection
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003708 edge detection Methods 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル変調方法の一方法である
MFM（MODIFIED FM）変調方法にて変調され
た信号の復調回路に関する。
MFM（MODIFIED FM）変調方法にて変調され
た信号の復調回路に関する。
最近に於いて音声信号をPCM（パルス符号変
調）信号に変換して記録・再生する装置が実用化
されている。斯かるPCM信号を記録する場合、
大別してビデオテープレコーダの回転磁気ヘツド
を利用して磁気テープに斜めトラツクにて記録す
る方法と、オープンリール型テープレコーダの固
定磁気ヘツドを利用して磁気テープの巾方向に複
数トラツクにて記録する方法とがある。固定磁気
ヘツドを利用して磁気テープの複数トラツクに記
録する場合、PCM信号は低速に変換されるので
あるが、NRZ形式のPCM信号をそのまま磁気テ
ープに記録したとすると、例えば“０”が長く続
くと信号に何等変化がなく、且つテープ走行速度
にむらがあると、再生時に“０”の数を誤つて再
生してしまうことがある。そこで一定期間内に必
ず記録電流に変化があるように記録する必要があ
る訳であるが、このような記録方法としてデジタ
ルデータ（PCM信号）をMFM変調して記録する
方法がある。即ち、第１図ａ，ｂに示す如く、デ
ータ“１”に相当するビツトの中心で極性を反転
させ、データ“０”が連続するときそのビツトの
境界で極性を反転させるのがMFM変調である。
調）信号に変換して記録・再生する装置が実用化
されている。斯かるPCM信号を記録する場合、
大別してビデオテープレコーダの回転磁気ヘツド
を利用して磁気テープに斜めトラツクにて記録す
る方法と、オープンリール型テープレコーダの固
定磁気ヘツドを利用して磁気テープの巾方向に複
数トラツクにて記録する方法とがある。固定磁気
ヘツドを利用して磁気テープの複数トラツクに記
録する場合、PCM信号は低速に変換されるので
あるが、NRZ形式のPCM信号をそのまま磁気テ
ープに記録したとすると、例えば“０”が長く続
くと信号に何等変化がなく、且つテープ走行速度
にむらがあると、再生時に“０”の数を誤つて再
生してしまうことがある。そこで一定期間内に必
ず記録電流に変化があるように記録する必要があ
る訳であるが、このような記録方法としてデジタ
ルデータ（PCM信号）をMFM変調して記録する
方法がある。即ち、第１図ａ，ｂに示す如く、デ
ータ“１”に相当するビツトの中心で極性を反転
させ、データ“０”が連続するときそのビツトの
境界で極性を反転させるのがMFM変調である。
次に、このMFM変調信号を位相同期ループ
（以下PLLと称す）回路を利用して復調する方法
について第１図、第２図を参照して簡単に説明す
る。磁気テープ等より再生されたMFM信号（第
１図ｂ参照）は、エツジ検出パルス発生回路１
（例えば、微分回路にて構成する）に入力され、
以つてこの回路１よりMFM信号のエツジ（立上
り、立下り）に同期したエツジ検出パルス（第１
図ｃ参照）が出力される。このエツジ検出パルス
はPLL回路２に入力され、以つてこの回路２より
エツジ検出パルスに同期したクロツクパルス（第
１図ｄ参照）が得られる。このクロツクパルスｄ
は元のデジタルデータのビツト周期をＴとすれ
ば、（Ｔ／２）の周期を有するものとする。そし
て、このクロツクパルスｄをフリツプ・フロツプ
（以下Ｆ−Ｆと称す）回路３にて二分周して周期
Ｔのクロツクパルスｅを得る。以つてＦ−Ｆ回路
４を利用して復調クロツクパルスｅの立上りにて
エツチング検出パルスｃを読出すことにより元の
デジタルデータ（第１図ｇ参照）（このデータは
NRZ形式となつている）を得ることが出来る。
（以下PLLと称す）回路を利用して復調する方法
について第１図、第２図を参照して簡単に説明す
る。磁気テープ等より再生されたMFM信号（第
１図ｂ参照）は、エツジ検出パルス発生回路１
（例えば、微分回路にて構成する）に入力され、
以つてこの回路１よりMFM信号のエツジ（立上
り、立下り）に同期したエツジ検出パルス（第１
図ｃ参照）が出力される。このエツジ検出パルス
はPLL回路２に入力され、以つてこの回路２より
エツジ検出パルスに同期したクロツクパルス（第
１図ｄ参照）が得られる。このクロツクパルスｄ
は元のデジタルデータのビツト周期をＴとすれ
ば、（Ｔ／２）の周期を有するものとする。そし
て、このクロツクパルスｄをフリツプ・フロツプ
（以下Ｆ−Ｆと称す）回路３にて二分周して周期
Ｔのクロツクパルスｅを得る。以つてＦ−Ｆ回路
４を利用して復調クロツクパルスｅの立上りにて
エツチング検出パルスｃを読出すことにより元の
デジタルデータ（第１図ｇ参照）（このデータは
NRZ形式となつている）を得ることが出来る。
ところで、Ｆ−Ｆ回路３の初期状態により復調
クロツクパルスｅの位相が第１図図示ｅと180゜
異なつた場合には正しいデータの復調が出来な
い。
クロツクパルスｅの位相が第１図図示ｅと180゜
異なつた場合には正しいデータの復調が出来な
い。
その為に、“101”パターン検出回路５により復
調クロツクパルスｅの位相を初期値化し、エツジ
検出パルスｃと復調クロツクパルスｅの位相合せ
を行つている。即ち、MFM変調信号ｂの信号反
転間隔が“2T”となるのは、データパターンが
“101”の場合のみであるから、このパターンを検
出したときリセツトパルス（第１図ｆ参照）をＦ
−Ｆ回路３に加えて、復調クロツクパルスｅの位
相（極性）を初期値化し、“2T”の後端エツジに
対応して正しくデータ“１”が復調されるように
するのである。尚、データの読出しが確実に行わ
れるように、復調クロツクパルスｅの立上りはエ
ツジ検出パルスｃの立上りと一致せず、エツジ検
出パルスｃの巾の略中央に位置させるものとす
る。即ち、PLL回路２からはエツジ検出パルスに
対して上述した位相関係を有するクロツクパルス
ｄが出力されるものとする。PLL回路を利用した
MFM変調信号の復調回路については、例えば特
開昭55−28567号に於いても詳細に説明されてい
る。
調クロツクパルスｅの位相を初期値化し、エツジ
検出パルスｃと復調クロツクパルスｅの位相合せ
を行つている。即ち、MFM変調信号ｂの信号反
転間隔が“2T”となるのは、データパターンが
“101”の場合のみであるから、このパターンを検
出したときリセツトパルス（第１図ｆ参照）をＦ
−Ｆ回路３に加えて、復調クロツクパルスｅの位
相（極性）を初期値化し、“2T”の後端エツジに
対応して正しくデータ“１”が復調されるように
するのである。尚、データの読出しが確実に行わ
れるように、復調クロツクパルスｅの立上りはエ
ツジ検出パルスｃの立上りと一致せず、エツジ検
出パルスｃの巾の略中央に位置させるものとす
る。即ち、PLL回路２からはエツジ検出パルスに
対して上述した位相関係を有するクロツクパルス
ｄが出力されるものとする。PLL回路を利用した
MFM変調信号の復調回路については、例えば特
開昭55−28567号に於いても詳細に説明されてい
る。
ところで、磁気テープ、デイスク等よりMFM
変調信号を再生する場合、ドロツプアウト、ノイ
ズの影響等により、本案のデータに応答するエツ
ジ検出パルス以外のパルスが生じる可能性があ
る。
変調信号を再生する場合、ドロツプアウト、ノイ
ズの影響等により、本案のデータに応答するエツ
ジ検出パルス以外のパルスが生じる可能性があ
る。
斯かるパルスがPLL回路２に入力されると復調
クロツクパルスｄ，ｅが乱れ、復調クロツクパル
スｅとエツジ検出パルスｃの位相関係が変動し、
誤つたデータが復調されることになる。そして、
Ｆ−Ｆ回路３の状態によつては次の“101”パタ
ーンが出現して正しい位相関係が改めて設定され
るまで、データ誤りが続く可能性もある。つま
り、ランダム誤りが発生しても、次の“101”パ
ターンが検出されるまでバースト状の誤りが発生
してしまうことになる。
クロツクパルスｄ，ｅが乱れ、復調クロツクパル
スｅとエツジ検出パルスｃの位相関係が変動し、
誤つたデータが復調されることになる。そして、
Ｆ−Ｆ回路３の状態によつては次の“101”パタ
ーンが出現して正しい位相関係が改めて設定され
るまで、データ誤りが続く可能性もある。つま
り、ランダム誤りが発生しても、次の“101”パ
ターンが検出されるまでバースト状の誤りが発生
してしまうことになる。
そこで、本発明はデータの復調誤りの伝搬を防
ぐべく、二個のPLL回路を利用するものである。
ぐべく、二個のPLL回路を利用するものである。
以下実施例を参照して詳述する。
本発明に於いては、第３図ｇに示す如く復調さ
れた信号がデータとこのデータに関連する同期信
号にて構成されており、112ビツトのデータに対
して28ビツトの同期信号（この信号のパターンは
固有のパターンとしてデータと区別する）が付加
されているものとする。本発明の特徴は、PLL回
路２を利用して復調されたデータと同期信号のう
ち、復調同期信号に基いて再度PLL回路を利用し
てクロツクパルスを復調するものである。
れた信号がデータとこのデータに関連する同期信
号にて構成されており、112ビツトのデータに対
して28ビツトの同期信号（この信号のパターンは
固有のパターンとしてデータと区別する）が付加
されているものとする。本発明の特徴は、PLL回
路２を利用して復調されたデータと同期信号のう
ち、復調同期信号に基いて再度PLL回路を利用し
てクロツクパルスを復調するものである。
そこで、本発明の回路を示す第５図に於いて、
PLL回路２を第1PLL回路と称し、Ｆ−Ｆ回路３
より出力されるクロツクパルスｅを第１復調クロ
ツクパルスと称す。また同期信号が有する固有の
パターンを同期信号検出回路６にて検出し、この
検出回路６にて検出された復調同期信号（第３図
ｊ参照）が、第２のPLL回路８の基準信号となる
のであるが、Ｆ−Ｆ回路４と同期信号検出回路６
を、復調同期信号ｊの為の第１復調回路７と称す
ることにする。
PLL回路２を第1PLL回路と称し、Ｆ−Ｆ回路３
より出力されるクロツクパルスｅを第１復調クロ
ツクパルスと称す。また同期信号が有する固有の
パターンを同期信号検出回路６にて検出し、この
検出回路６にて検出された復調同期信号（第３図
ｊ参照）が、第２のPLL回路８の基準信号となる
のであるが、Ｆ−Ｆ回路４と同期信号検出回路６
を、復調同期信号ｊの為の第１復調回路７と称す
ることにする。
さて、第2PLL回路８により復調同期信号ｊに
同期した第２クロツクパルスｋ（その周期はＴで
ある）が復調される。第2PLL回路８の基準信号
となる復調同期信号ｊの周期は140Tであるの
で、第２復調クロツクパルスｋを分周回路９にて
1/140分周した信号ｌが第2PLL回路８の位相比較
入力側にフイードバツクされる。斯かる第２復調
クロツクパルスｋは、同期信号に関連して復調さ
れるものであるから、同期信号さえ正確に再生さ
れれば、たとえその間のデータの再生が乱れたと
しても、第２復調クロツクパルスｋが乱れること
はない。従つて、第２復調クロツクパルスｋを利
用すれば、誤りの少ない復調データを得ることが
出来る。尚、復調同期信号ｊに抜けが生じた場合
（第３図ｊ破線参照）には、第2PLL回路８による
第２復調クロツクパルスｋとの位相比較は行わな
い構成とする。
同期した第２クロツクパルスｋ（その周期はＴで
ある）が復調される。第2PLL回路８の基準信号
となる復調同期信号ｊの周期は140Tであるの
で、第２復調クロツクパルスｋを分周回路９にて
1/140分周した信号ｌが第2PLL回路８の位相比較
入力側にフイードバツクされる。斯かる第２復調
クロツクパルスｋは、同期信号に関連して復調さ
れるものであるから、同期信号さえ正確に再生さ
れれば、たとえその間のデータの再生が乱れたと
しても、第２復調クロツクパルスｋが乱れること
はない。従つて、第２復調クロツクパルスｋを利
用すれば、誤りの少ない復調データを得ることが
出来る。尚、復調同期信号ｊに抜けが生じた場合
（第３図ｊ破線参照）には、第2PLL回路８による
第２復調クロツクパルスｋとの位相比較は行わな
い構成とする。
第２復調クロツクパルスｋに基いてデータを復
調するに際し、第５図に示す実施例に於いては、
データの検出窓を広げる為にエツジ検出パルスｃ
のパルス巾を広げている。即ち、エツジ検出パル
スｃにて単安定マルチバイブレータ１０をトリガ
して、その巾を単安定マルチバイブレータ１０の
準安定期間（実施例ではＴ／２）に広げてパルス
ｈを得ている。これに対応して、第２復調クロツ
クパルスｋの立上りがパルスｈの巾の略中央に位
置するように、第２復調クロツクパルスｋを遅延
回路１１にて遅延させている。而して、Ｆ−Ｆ回
路１２を利用して、遅延された第２復調クロツク
パルスｉにてパルスｈを読出す（ラツチする）こ
とにより元のデータ（NRZ）ｍを得ることが出来
る（第４図参照）。
調するに際し、第５図に示す実施例に於いては、
データの検出窓を広げる為にエツジ検出パルスｃ
のパルス巾を広げている。即ち、エツジ検出パル
スｃにて単安定マルチバイブレータ１０をトリガ
して、その巾を単安定マルチバイブレータ１０の
準安定期間（実施例ではＴ／２）に広げてパルス
ｈを得ている。これに対応して、第２復調クロツ
クパルスｋの立上りがパルスｈの巾の略中央に位
置するように、第２復調クロツクパルスｋを遅延
回路１１にて遅延させている。而して、Ｆ−Ｆ回
路１２を利用して、遅延された第２復調クロツク
パルスｉにてパルスｈを読出す（ラツチする）こ
とにより元のデータ（NRZ）ｍを得ることが出来
る（第４図参照）。
以上述べた本発明に依れば、第１のPLL回路を
利用して一度同期信号を復調し、この復調同期信
号を基準信号として第２のPLL回路を駆動してク
ロツクパルスを復調し、この復調クロツクパルス
に基いて元のデータを復調する構成としたもので
あるから、同期信号間にあるデータの再生が乱れ
たとしても、これが原因となつて復調クロツクパ
ルスが乱れることはなくデータ誤りを減少させる
ことが出来る。
利用して一度同期信号を復調し、この復調同期信
号を基準信号として第２のPLL回路を駆動してク
ロツクパルスを復調し、この復調クロツクパルス
に基いて元のデータを復調する構成としたもので
あるから、同期信号間にあるデータの再生が乱れ
たとしても、これが原因となつて復調クロツクパ
ルスが乱れることはなくデータ誤りを減少させる
ことが出来る。
第１図は従来の動作波形図、第２図は従来の復
調回路図、第３図、第４図は本発明の動作波形
図、第５図は本発明に係る復調回路図である。 １はエツジ検出パルス発生回路、２は第1PLL
回路、７は第１復調回路、８は第2PLL回路、１
２はＦ−Ｆ回路（第２復調回路）。
調回路図、第３図、第４図は本発明の動作波形
図、第５図は本発明に係る復調回路図である。 １はエツジ検出パルス発生回路、２は第1PLL
回路、７は第１復調回路、８は第2PLL回路、１
２はＦ−Ｆ回路（第２復調回路）。
Claims (1)
- １ デジタルデータと同期信号をMFM変調した
信号より元のデータを復調する為の回路であつ
て、MFM変調信号のエツジ（立上り、立下り）
を検出したときエツジ検出パルスを発生するエツ
ジ検出パルス発生回路と、このパルス発生回路よ
り出力されるエツジ検出パルスが入力されこのエ
ツジ検出パルスに同期したクロツクパルスを復調
する第１位相同期ループ回路と、前記エツジ検出
パルスと前記第１位相同期ループ回路より出力さ
れる第１復調クロツクパルスに基いて元の同期信
号を復帰する第１復調回路と、この第１復調回路
より出力される復調同期信号が入力されこの復調
同期信号に同期したクロツクパルスを復調する第
２位相同期ループ回路と、前記エツジ検出パルス
と前記第２位相同期ループ回路より出力される第
２復調クロツクパルスに基いて元のデジタルデー
タを復調する第２復調回路を有することを特徴と
するMFM変調信号の復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065580A JPS576423A (en) | 1980-06-13 | 1980-06-13 | Demodulating circuit of mfm modulation signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065580A JPS576423A (en) | 1980-06-13 | 1980-06-13 | Demodulating circuit of mfm modulation signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS576423A JPS576423A (en) | 1982-01-13 |
| JPS6260747B2 true JPS6260747B2 (ja) | 1987-12-17 |
Family
ID=13724366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8065580A Granted JPS576423A (en) | 1980-06-13 | 1980-06-13 | Demodulating circuit of mfm modulation signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS576423A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934216U (ja) * | 1982-08-30 | 1984-03-02 | リンナイ株式会社 | 焼成器 |
| JPS59165212A (ja) * | 1983-03-08 | 1984-09-18 | Sony Corp | 情報信号再生装置 |
| US4633488A (en) * | 1984-11-13 | 1986-12-30 | Digital Equipment Corporation | Phase-locked loop for MFM data recording |
| US4734900A (en) * | 1986-04-25 | 1988-03-29 | International Business Machines Corporation | Restoring and clocking pulse width modulated data |
| US10749717B2 (en) | 2017-06-29 | 2020-08-18 | Analog Devices, Inc. | Demodulator for pulse-width modulated clock signals |
-
1980
- 1980-06-13 JP JP8065580A patent/JPS576423A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS576423A (en) | 1982-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132591B2 (ja) | ||
| JP3345515B2 (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
| JPH0551982B2 (ja) | ||
| EP0407094B1 (en) | Digital signal reproducing apparatus | |
| JPS6260747B2 (ja) | ||
| US3636536A (en) | Derived clock circuit in a phase modulated digital data handling system | |
| US4912573A (en) | Digital data reproducing apparatus having recording modulation mode detection | |
| JPS6126975A (ja) | 光デイスク制御装置 | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JP2573245B2 (ja) | 復調回路 | |
| JPS6356871A (ja) | デジタルデ−タ生成装置 | |
| JPH0743890B2 (ja) | デイジタル信号伝送装置 | |
| JPS6348109B2 (ja) | ||
| JPS595965B2 (ja) | デイジタル記録におけるクロツク信号抽出回路 | |
| JP3276700B2 (ja) | ディスクのデータ記録方法およびディスクのデータ記録再生方法 | |
| JPS58222410A (ja) | ２進デ−タの記録再生装置 | |
| JPH0247653Y2 (ja) | ||
| JPS6217307B2 (ja) | ||
| JPS626463A (ja) | クロツク再生回路 | |
| JPH0356030B2 (ja) | ||
| JPH0557668B2 (ja) | ||
| JPS6062241A (ja) | 位相制御回路 | |
| JPS62189629A (ja) | ダビング装置 | |
| JPH03171460A (ja) | 磁気記録方法及び装置 | |
| JPS59217213A (ja) | 同期信号方式 |