JPS5944144A - 同期信号発生装置 - Google Patents
同期信号発生装置Info
- Publication number
- JPS5944144A JPS5944144A JP57155373A JP15537382A JPS5944144A JP S5944144 A JPS5944144 A JP S5944144A JP 57155373 A JP57155373 A JP 57155373A JP 15537382 A JP15537382 A JP 15537382A JP S5944144 A JPS5944144 A JP S5944144A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pcm
- phase
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明1まPCM1i信において、直列伝送された信号
を受信して元O並列信号に変換するために必要な同期信
号発生装置に関する。
を受信して元O並列信号に変換するために必要な同期信
号発生装置に関する。
第1図・ま一般的な直並列変換回路の原理ブロックダイ
ヤグラムで、第2図にはそのタイムチャートを示してい
る。次に第1図の動作を説明する。
ヤグラムで、第2図にはそのタイムチャートを示してい
る。次に第1図の動作を説明する。
PCM信号信号同フトレジスター2と同期信号発生回路
lに入力される。同期信号発生回路lでは、第2図のP
CM信号信号同期した同期信号すのクロックを発生する
。PCM信号信号同フトレジスター2の直列入力端子に
加え、同期信号すをシフトレジスター2のクロック入力
端子に加えると、シフトレジスター2の並列出力の端子
DI−D8に・は、第2図のT、〜T、の時刻でのa信
号の情報が並列に出力される。これをくりかえrことに
よって、8ピツトの並列データがくりかえし得られる。
lに入力される。同期信号発生回路lでは、第2図のP
CM信号信号同期した同期信号すのクロックを発生する
。PCM信号信号同フトレジスター2の直列入力端子に
加え、同期信号すをシフトレジスター2のクロック入力
端子に加えると、シフトレジスター2の並列出力の端子
DI−D8に・は、第2図のT、〜T、の時刻でのa信
号の情報が並列に出力される。これをくりかえrことに
よって、8ピツトの並列データがくりかえし得られる。
従来は同期信号発生装置として、第3図のブロック図と
第4図のそのタイムチャートに示すようなタンク回路5
を使用した方式を用いている。次にこの方式の動作を説
明する。第3図において波形整形回路3を通っだPCM
信号信号同分回路4に入力されてPCM信号信号同ツジ
部分のパルス信号Cを得る。こ・0パルス信号CをQの
高いタンク回路5に入力すると、タンク回路5により第
4図信号dに示すような載設振動を起す。タンク回路5
のQを所定の大きさにすることによって、次つエツジパ
ルスがくるまで振動を保つようにする。
第4図のそのタイムチャートに示すようなタンク回路5
を使用した方式を用いている。次にこの方式の動作を説
明する。第3図において波形整形回路3を通っだPCM
信号信号同分回路4に入力されてPCM信号信号同ツジ
部分のパルス信号Cを得る。こ・0パルス信号CをQの
高いタンク回路5に入力すると、タンク回路5により第
4図信号dに示すような載設振動を起す。タンク回路5
のQを所定の大きさにすることによって、次つエツジパ
ルスがくるまで振動を保つようにする。
この減衰振動つ信号dを波形整形回路6を通すことによ
って波形整形された同期信号すが得られる方式である。
って波形整形された同期信号すが得られる方式である。
しかしこのタンク回路5と用いた従来の同期信号発生回
路では、同期信号の周波数にずれが起るようなPCM信
号に対して1!ハ、対応できない。すなわち再生すべき
同期16号の周波数が変動してもタンク回路5のQが高
いためタンク回路5の固有周波数のクロックしか発生で
きず、PCIVI(言(の相対関係が第4図のようには
ならずに、各タイミングでpcM信号からデータを取り
出しても、正規の並列データと異なったものとなる。
路では、同期信号の周波数にずれが起るようなPCM信
号に対して1!ハ、対応できない。すなわち再生すべき
同期16号の周波数が変動してもタンク回路5のQが高
いためタンク回路5の固有周波数のクロックしか発生で
きず、PCIVI(言(の相対関係が第4図のようには
ならずに、各タイミングでpcM信号からデータを取り
出しても、正規の並列データと異なったものとなる。
次にテジタルオーディオディスク(D A D)の光学
式のコンパクトディスク (以後CDと略す)で読み出
されたPCM・信号の同期信号を再生する場合を例にと
り説明で−rる。CDでは・1′#報が6己録されてい
るトラックがディスク士の内周から外周へかけて素線状
になっており、ティスフ上りトラックをトレースする速
度(以後これを線速度と略t)が一定/)もとて情報が
記録されていイ)。このだめに、ピックアップがトレー
スfるトラックのディスクの中心からの位置(以後これ
(ピックアップの位置と呼ぶ)によって、一定の線速度
で情報が読み出せるようにディスク、7)回転数を制御
卸してやらなければならない。このためにばPCM信号
から再生された同期信号と基準7〕クロツクとを比較し
て、開明信号が基準tりも尚いか、低いかを判別し、そ
れによってディスクの回転を制御し゛〔いる。そして、
ピックアップの位置に対応したf)[/ビの回転数に達
していなくても、即ちPCM信号の伝送速IWが、規定
値より幾分ずれている時でも対応した同期信号が供給さ
れなければならない。
式のコンパクトディスク (以後CDと略す)で読み出
されたPCM・信号の同期信号を再生する場合を例にと
り説明で−rる。CDでは・1′#報が6己録されてい
るトラックがディスク士の内周から外周へかけて素線状
になっており、ティスフ上りトラックをトレースする速
度(以後これを線速度と略t)が一定/)もとて情報が
記録されていイ)。このだめに、ピックアップがトレー
スfるトラックのディスクの中心からの位置(以後これ
(ピックアップの位置と呼ぶ)によって、一定の線速度
で情報が読み出せるようにディスク、7)回転数を制御
卸してやらなければならない。このためにばPCM信号
から再生された同期信号と基準7〕クロツクとを比較し
て、開明信号が基準tりも尚いか、低いかを判別し、そ
れによってディスクの回転を制御し゛〔いる。そして、
ピックアップの位置に対応したf)[/ビの回転数に達
していなくても、即ちPCM信号の伝送速IWが、規定
値より幾分ずれている時でも対応した同期信号が供給さ
れなければならない。
このことから前述したタンク回路方式の同期1[号発生
回路は採用できないこととなる。そこで、VCO(電圧
制御発振器ンを用いだPLL回路(位相制御回路)にt
−で、こ;D再生すべき同期信号の変動に対処すること
が考えられ乙。第5図はPLL回路による従来の同期信
号発生装置を示しブロックダイヤグラムで、第6図吋そ
のタイムチャートである。次に5−A5図をもとにして
動作を説明する。説明の便りためにPCM信号信号同期
信号b/7)3周間分′〕パルスが連続しC出力されて
いるもつとrる。PCM信号信号同エツジ検出回路7に
入力されてPCM信号信号同ツジ部分でノくルス幅の狭
いエツジパルスeを作って位相比較回路8に入力する。
回路は採用できないこととなる。そこで、VCO(電圧
制御発振器ンを用いだPLL回路(位相制御回路)にt
−で、こ;D再生すべき同期信号の変動に対処すること
が考えられ乙。第5図はPLL回路による従来の同期信
号発生装置を示しブロックダイヤグラムで、第6図吋そ
のタイムチャートである。次に5−A5図をもとにして
動作を説明する。説明の便りためにPCM信号信号同期
信号b/7)3周間分′〕パルスが連続しC出力されて
いるもつとrる。PCM信号信号同エツジ検出回路7に
入力されてPCM信号信号同ツジ部分でノくルス幅の狭
いエツジパルスeを作って位相比較回路8に入力する。
一方vcotoから発生した同期信号bV寸、のこぎり
波発生回路11 に入力されのこき゛り波4H@fに変
換されて位相比較回路8に入力される。位4(]比較回
路8で(lまエラジノくルスOでのこき゛り波1河号f
つ信号間圧をサンプリングtろ。
波発生回路11 に入力されのこき゛り波4H@fに変
換されて位相比較回路8に入力される。位4(]比較回
路8で(lまエラジノくルスOでのこき゛り波1河号f
つ信号間圧をサンプリングtろ。
このサンプリングされた信号g−5ま位相誤差に対応し
た1ぎ号であり、これをローバスフイ/Lり9を逃して
平均化し、VCOL’0 が発生rる同期イぎ号すの
位相及び周波数、うコントロール信号としてvColo
に入力する。
た1ぎ号であり、これをローバスフイ/Lり9を逃して
平均化し、VCOL’0 が発生rる同期イぎ号すの
位相及び周波数、うコントロール信号としてvColo
に入力する。
次にこの回路の位相誤差信号gの発生状況を説明する。
第6図7)PCM信号信号同1期期間、PCM信号信号
同期信号すがロックしている状態を示している。このと
きなま時刻t1、ちのタイミングでエツジパルスeによ
りのこぎり波信号fの電圧でサンプリングする。のこぎ
り波信号fの電圧は破線で示すOボルトを中心にしC1
剖(→の惨性にのこぎり波電圧が発生1−7でいる。同
期信号すがPCM信号aKロックしているうT+ d+
iJ]では時刻t1及び時刻t、でサンプリングするの
こぎり波信号f・υ電圧、/iOボルトであるため、エ
ツジパルスeでのこぎり波信号fをサンプリングした時
刻1.及び時刻t2での位相誤差電圧gも略Oボルトで
ある。
同期信号すがロックしている状態を示している。このと
きなま時刻t1、ちのタイミングでエツジパルスeによ
りのこぎり波信号fの電圧でサンプリングする。のこぎ
り波信号fの電圧は破線で示すOボルトを中心にしC1
剖(→の惨性にのこぎり波電圧が発生1−7でいる。同
期信号すがPCM信号aKロックしているうT+ d+
iJ]では時刻t1及び時刻t、でサンプリングするの
こぎり波信号f・υ電圧、/iOボルトであるため、エ
ツジパルスeでのこぎり波信号fをサンプリングした時
刻1.及び時刻t2での位相誤差電圧gも略Oボルトで
ある。
T2の期間はCDのディスクの回転数が外乱等により規
定の回転数からlO%程度低くなってPCM信号信号同
ルス幅が変動したところを示している。
定の回転数からlO%程度低くなってPCM信号信号同
ルス幅が変動したところを示している。
PCM信号信号同波数が10%低くなった場合、同期信
号すを発生するvcotoの出力周波数(以後fVco
と略す)も10%低くして周波数と位相r合わせなけれ
ばならない。位相比較回路8ではPCM信号信号同0%
低くなったことを検出して対応した位相誤差信号gを出
力し、ローパスフィルタ9で平均化したあとVCOIO
に加えてfVCoを低くするように制御をむる。しかし
、ローパスフィルタ9の影響によりfVcOの周波数は
、急激には変化できない。こ、9ことからfVcoが1
0%低くなってPCM信号信号同期するまでの時間少な
くとも位相比較回路8・はfVcoを低くするだめの位
相誤差信号gを出しつづけるのが望ましい。第6図のT
2期間(はPCM信号a’7)パルス幅が変動しても、
ローパスフィルタ9の影?#によりfVcoがしばらく
の間一定であると仮定したときの位相誤差信号gの発生
状況2示したものである。時刻ちのタイミングにおいて
、・ま、PCNLIN号aと同期信号すとの位相が一致
しているため位相誤差信号g、ま略0ボルトとなってい
る。次の時刻t3のタイミングでりす、時刻ちと時刻t
3間のPCM信号信号同ルス幅が同期信号すの3周期か
ら3.3周期に、拡がったとすると時刻t3における位
相誤差r(よ、fVcoの位相に対してX360=10
8 ・・・・・・・・・・・・tl)式1式%() の位相差が生じている。この位相誤差の方向を(−+)
方向とする。さらに時刻t4においてv′i時刻t3で
の位相差にさらに、(1)式の108°D立相差が加わ
るから合計216°の位相誤差となり18o0を越える
ため第6図の時刻−のタイミングに示すように、位相誤
差信号gは(→方向に出力される。このようにして時刻
t3ないしt7の各タイミングにおける位相誤着生する
。同図からもわかるように時刻上3ないし勢の各タイミ
ングにおける゛位相誤差信号gjはほとんど毎回極性が
反転している。このことはfVcQを高くすべきか、低
くtべきかの制御信号が一定しないことを示している。
号すを発生するvcotoの出力周波数(以後fVco
と略す)も10%低くして周波数と位相r合わせなけれ
ばならない。位相比較回路8ではPCM信号信号同0%
低くなったことを検出して対応した位相誤差信号gを出
力し、ローパスフィルタ9で平均化したあとVCOIO
に加えてfVCoを低くするように制御をむる。しかし
、ローパスフィルタ9の影響によりfVcOの周波数は
、急激には変化できない。こ、9ことからfVcoが1
0%低くなってPCM信号信号同期するまでの時間少な
くとも位相比較回路8・はfVcoを低くするだめの位
相誤差信号gを出しつづけるのが望ましい。第6図のT
2期間(はPCM信号a’7)パルス幅が変動しても、
ローパスフィルタ9の影?#によりfVcoがしばらく
の間一定であると仮定したときの位相誤差信号gの発生
状況2示したものである。時刻ちのタイミングにおいて
、・ま、PCNLIN号aと同期信号すとの位相が一致
しているため位相誤差信号g、ま略0ボルトとなってい
る。次の時刻t3のタイミングでりす、時刻ちと時刻t
3間のPCM信号信号同ルス幅が同期信号すの3周期か
ら3.3周期に、拡がったとすると時刻t3における位
相誤差r(よ、fVcoの位相に対してX360=10
8 ・・・・・・・・・・・・tl)式1式%() の位相差が生じている。この位相誤差の方向を(−+)
方向とする。さらに時刻t4においてv′i時刻t3で
の位相差にさらに、(1)式の108°D立相差が加わ
るから合計216°の位相誤差となり18o0を越える
ため第6図の時刻−のタイミングに示すように、位相誤
差信号gは(→方向に出力される。このようにして時刻
t3ないしt7の各タイミングにおける位相誤着生する
。同図からもわかるように時刻上3ないし勢の各タイミ
ングにおける゛位相誤差信号gjはほとんど毎回極性が
反転している。このことはfVcQを高くすべきか、低
くtべきかの制御信号が一定しないことを示している。
故に上記のような榮件下で・は、一般にPLL1路Iは
同期信号すをPCM1ぎ号aにロックすることは困難で
あること全示している。このように、CDのディスクか
ら読み出されたPCM信号で並列信号に変換するだめの
同期信号0再生回路)は、タンク回路方式でも、さらに
通常のPLL回路方式でも旧確な同期信号の再生が困難
である。
同期信号すをPCM1ぎ号aにロックすることは困難で
あること全示している。このように、CDのディスクか
ら読み出されたPCM信号で並列信号に変換するだめの
同期信号0再生回路)は、タンク回路方式でも、さらに
通常のPLL回路方式でも旧確な同期信号の再生が困難
である。
−そこで本発明・よこOような従来のPLL回路の欠点
を改良し、第6図7)T2期間においても位相誤差信号
gがゾ定して得られるLうにしたもっである。
を改良し、第6図7)T2期間においても位相誤差信号
gがゾ定して得られるLうにしたもっである。
第7図は本発明による同期1d号発生装置の一実施例D
ブロックダイヤクラムで、85図に示す従来のPLL回
路・Dブロックダイヤグラムに、信号線りを加えたもの
である。この信号線りはVCO1Oヲエッジパルスeで
リセットさせるためのもので5ろ。こO信号線りが加わ
つCも、谷ブロックD基本機能・・よ従来のPLL回路
と同じである。
ブロックダイヤクラムで、85図に示す従来のPLL回
路・Dブロックダイヤグラムに、信号線りを加えたもの
である。この信号線りはVCO1Oヲエッジパルスeで
リセットさせるためのもので5ろ。こO信号線りが加わ
つCも、谷ブロックD基本機能・・よ従来のPLL回路
と同じである。
第8図は、第7図に示すブロックダイヤグラムのタイム
チキードである。説明のザのため、CDのディスクから
読み出されるPCM信号信号同ルス、嘔1・よ、同期イ
ビ号b03周期の1g号とする。第8図のT、時間(は
、PCM信号信号同期信号すとが開明して象り、時刻t
、及び時刻ちに2ける位1・目誤差信号gIよ、略0ボ
ルトとなっている。
チキードである。説明のザのため、CDのディスクから
読み出されるPCM信号信号同ルス、嘔1・よ、同期イ
ビ号b03周期の1g号とする。第8図のT、時間(は
、PCM信号信号同期信号すとが開明して象り、時刻t
、及び時刻ちに2ける位1・目誤差信号gIよ、略0ボ
ルトとなっている。
本発明の同期1g号発生装置で・′tエツジパルスθ”
cvcoto を初期1直にもどし′Cいる (リセッ
ト)ため、同期1ぎ号すも初期値VCもとる。第8図で
Iは再生クロック・1g号すつ初朗幀を()(零)と設
定している。第8図のT1期間における各波形は、第6
図に示を従来のPLL回路のタイムチャートの11期曲
における波形と同じである。第8図のT2期間す纂6図
の’r2a間と同じく、ディスクの回転が外乱等により
規定の回転数から10%低くなって、PCM信号信号同
ルス幅が1司期措号す、03周期から3.3周期に変動
しても、ローパスフィルタ97)影響によりfVcoが
しばらくの同一定であると仮定したときD位41誤差悟
号p・リボ生状況を示しCいる。時刻t2.1)タイミ
ングの位相差が0 (零)の点から時刻℃3のタイミン
グまでの位相差は前記(1)式より108°であって、
これに対応した位相誤差。
cvcoto を初期1直にもどし′Cいる (リセッ
ト)ため、同期1ぎ号すも初期値VCもとる。第8図で
Iは再生クロック・1g号すつ初朗幀を()(零)と設
定している。第8図のT1期間における各波形は、第6
図に示を従来のPLL回路のタイムチャートの11期曲
における波形と同じである。第8図のT2期間す纂6図
の’r2a間と同じく、ディスクの回転が外乱等により
規定の回転数から10%低くなって、PCM信号信号同
ルス幅が1司期措号す、03周期から3.3周期に変動
しても、ローパスフィルタ97)影響によりfVcoが
しばらくの同一定であると仮定したときD位41誤差悟
号p・リボ生状況を示しCいる。時刻t2.1)タイミ
ングの位相差が0 (零)の点から時刻℃3のタイミン
グまでの位相差は前記(1)式より108°であって、
これに対応した位相誤差。
信号tz7jii’)こぎり波信号fをエツジパルスe
ですンプリングし一乙第8図に示す如く((1)方向D
パルスが発生しCいる。ここでのこきり波信号fの発生
′は第、8図の本発明つ実施例では、同期信号すの文士
りのタイミングでリセットしているため、エツジパルス
eでvcOlOが初期状弗にもどされ同期16号すが初
期状態となっても、位相比較回路8が、位相誤差信号g
を得るDにさしつかえない。
ですンプリングし一乙第8図に示す如く((1)方向D
パルスが発生しCいる。ここでのこきり波信号fの発生
′は第、8図の本発明つ実施例では、同期信号すの文士
りのタイミングでリセットしているため、エツジパルス
eでvcOlOが初期状弗にもどされ同期16号すが初
期状態となっても、位相比較回路8が、位相誤差信号g
を得るDにさしつかえない。
時刻t3のタイミングでVCOIOが初期値にもどる(
リセットされる)ため、時刻t4のタイミングにおける
1文相点、、はや・・より108°になろ。同僚にして
時刻t4 + t!I+ t、、で%4h期11i i
iコもどろノテ、時刻ち、論、七7つ各タイミングVC
おける位相差はや・すり108°になる。このようにし
C第8図に示すように位相誤差信号号gが(4)方向の
み発生rることになる。
リセットされる)ため、時刻t4のタイミングにおける
1文相点、、はや・・より108°になろ。同僚にして
時刻t4 + t!I+ t、、で%4h期11i i
iコもどろノテ、時刻ち、論、七7つ各タイミングVC
おける位相差はや・すり108°になる。このようにし
C第8図に示すように位相誤差信号号gが(4)方向の
み発生rることになる。
上記のように本発明の同期信号発生装置#: VCよれ
ば従来と同じ栄沖(PCM(ぎ号パルス幅が、丹生クロ
ック1百号b 、03周期で、PCtvl1M号の周波
数が10%低くなっだ時) ′/)ドでも安定しだ位相
誤差信号gが得られるため、PcM1百号at/こ同期
1ぎ号すを同期させることができる。
ば従来と同じ栄沖(PCM(ぎ号パルス幅が、丹生クロ
ック1百号b 、03周期で、PCtvl1M号の周波
数が10%低くなっだ時) ′/)ドでも安定しだ位相
誤差信号gが得られるため、PcM1百号at/こ同期
1ぎ号すを同期させることができる。
また、本廃明の実施列でイ・よ、PcM信号aをデユー
ティ比50%0パルスで、パルス幅N&同期信号すの3
周期(3クロック幅)とし、周波数の変動αを10%と
したが次にこのNとαの許容範囲について説明する。P
CM信号のパルス1Ili?iN上位相に換算すると、 360参N (0) の位相を持つことになる。ここでパルス幅Nが±α係変
動すると、 α の位相変動となる。このとき0か+1800以上となる
とPLL制御でPCM信号のパルス幅が(N+l)クロ
ック幅になるように制御し、θが−18(1’以下にな
ると (N−t)クロック幅になるように制御してしま
う。これはPCM1m号aから作られるエツジパルスθ
、が、/めこき゛り波信号fで制@1される範囲を越え
て隣ののこき゛り波に移つCしまうためである。従って
、(2)式よりNとαθ槓が−50(Nα〈+50
・・・・・・・・・・・i;1式の範囲にあるとき1
は、本発明つり回路の位相誤差信号gは安定した出力を
出す。な督、デユーティ比が50係ではないP CMl
言号から1乍られたエツジパルスの最大のパルス間隔を
N′とすると、 。
ティ比50%0パルスで、パルス幅N&同期信号すの3
周期(3クロック幅)とし、周波数の変動αを10%と
したが次にこのNとαの許容範囲について説明する。P
CM信号のパルス1Ili?iN上位相に換算すると、 360参N (0) の位相を持つことになる。ここでパルス幅Nが±α係変
動すると、 α の位相変動となる。このとき0か+1800以上となる
とPLL制御でPCM信号のパルス幅が(N+l)クロ
ック幅になるように制御し、θが−18(1’以下にな
ると (N−t)クロック幅になるように制御してしま
う。これはPCM1m号aから作られるエツジパルスθ
、が、/めこき゛り波信号fで制@1される範囲を越え
て隣ののこき゛り波に移つCしまうためである。従って
、(2)式よりNとαθ槓が−50(Nα〈+50
・・・・・・・・・・・i;1式の範囲にあるとき1
は、本発明つり回路の位相誤差信号gは安定した出力を
出す。な督、デユーティ比が50係ではないP CMl
言号から1乍られたエツジパルスの最大のパルス間隔を
N′とすると、 。
50 (N’びく+50 ・・・・・・・・・・・・
(4)式となることも明らかである。このことば14)
式の条件さえ満たせば、第8図に示ζように、PCM信
号aのエツジ部分で毎回パルス七作る必要はなく、必要
に応じてpcM信号の文士り (又は立下り)のときだ
けエツジパルス七発生させてもよく、また、PC1■信
号DエツジのM回(Mは整数)おきにエツジパルスを発
生させ、あるいはランダム((エツジパルスを発生する
ことによつCも、恒相誤差出力を安′泄に得る涜が可能
である。
(4)式となることも明らかである。このことば14)
式の条件さえ満たせば、第8図に示ζように、PCM信
号aのエツジ部分で毎回パルス七作る必要はなく、必要
に応じてpcM信号の文士り (又は立下り)のときだ
けエツジパルス七発生させてもよく、また、PC1■信
号DエツジのM回(Mは整数)おきにエツジパルスを発
生させ、あるいはランダム((エツジパルスを発生する
ことによつCも、恒相誤差出力を安′泄に得る涜が可能
である。
さらに1寸、(4)式の制限を多少越える瞬間があった
としても、半均的な位相誤差信号と安定した慣性に保つ
ようVこ回路を構成することも0]能である。
としても、半均的な位相誤差信号と安定した慣性に保つ
ようVこ回路を構成することも0]能である。
以上、本発明による同期信号発生装置をCDへ応用した
実施例として主に説明を行なったが、これ以外に磁気テ
ープを使用したデジタルオーディオ機器等(たとえば回
転ヘッドカ式P CMプレーヤーやコンパクトカセット
PCMプレーヤー)のテープから読み出されたPC!V
I信号からの同期信号再生に適用でき、Boまた、山気
ディスクや磁気ディスクを応用した光書き込み、光読み
出しによる光磁気ディスクのPCM信号からの同期信号
再生にも適用できる。
実施例として主に説明を行なったが、これ以外に磁気テ
ープを使用したデジタルオーディオ機器等(たとえば回
転ヘッドカ式P CMプレーヤーやコンパクトカセット
PCMプレーヤー)のテープから読み出されたPC!V
I信号からの同期信号再生に適用でき、Boまた、山気
ディスクや磁気ディスクを応用した光書き込み、光読み
出しによる光磁気ディスクのPCM信号からの同期信号
再生にも適用できる。
第1図は直並列変換回路の原理ブロックダイヤグラム1
.廓2図tは第1図のタイムチャート、第3図は従来の
同期信号発生装置fを示すブロック図、第4図(は第3
図のタイムチャート、11g5図・:j:PLL回路に
よる従来の同期信号発生装置を)J< jブロック図、
/@6図・ま第5図のタイムチャート、第7図は本発明
による同期信号再生装E1 k示すブロック図、第8図
は第7図のタイムチャートである。 ■・・・同期信号発生装置 2・・・シフトレジスタ3
.6・・・波形金形回路 4・・・微分回路5・・・
タンク回路 7・・・エツジ俣出回路8・・・位
相比較回路 9・・・ローパスフィルタ10・・・
VCO(電圧制御発蛋器) 11・・・のこぎり波発生回路
.廓2図tは第1図のタイムチャート、第3図は従来の
同期信号発生装置fを示すブロック図、第4図(は第3
図のタイムチャート、11g5図・:j:PLL回路に
よる従来の同期信号発生装置を)J< jブロック図、
/@6図・ま第5図のタイムチャート、第7図は本発明
による同期信号再生装E1 k示すブロック図、第8図
は第7図のタイムチャートである。 ■・・・同期信号発生装置 2・・・シフトレジスタ3
.6・・・波形金形回路 4・・・微分回路5・・・
タンク回路 7・・・エツジ俣出回路8・・・位
相比較回路 9・・・ローパスフィルタ10・・・
VCO(電圧制御発蛋器) 11・・・のこぎり波発生回路
Claims (1)
- 【特許請求の範囲】 入力されたPCM信号から同期したクロック信号を発生
tべく構成された同期信号発生装置において、PCM信
号のエツジを検出するエツジ検出回路と、該エツジ検出
回路から得られたエツジパルスとのこぎり波発生回路か
らの信号とで入力rる位相比較器と、該位相比較器から
の位相誤差信−5k 入力するローパスフィルタと、該
ローパスフィルタの出力信号にもとづいて同期信号を発
生する電圧制御発振器とを備え、上記のこぎり波発生回
路1該屯圧制仰発撮器から得られた同期信号によりのこ
ぎり波を発生するとともに上記エツジパルスが上記電圧
制御発生a【リセット信号として入力されることヲ寺舐
とする同期1M号光発生装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57155373A JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57155373A JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5944144A true JPS5944144A (ja) | 1984-03-12 |
JPS645782B2 JPS645782B2 (ja) | 1989-01-31 |
Family
ID=15604510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57155373A Granted JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5944144A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318848A (ja) * | 1987-06-22 | 1988-12-27 | Furuno Electric Co Ltd | 同期信号発生回路装置 |
-
1982
- 1982-09-07 JP JP57155373A patent/JPS5944144A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318848A (ja) * | 1987-06-22 | 1988-12-27 | Furuno Electric Co Ltd | 同期信号発生回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS645782B2 (ja) | 1989-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880000901B1 (ko) | 디스크 재생장치 | |
US5579184A (en) | Playback clock signal generating circuit which uses a first and second phase lock loop | |
US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
KR860001260B1 (ko) | 디지탈 변조신호 판독장치에 있어서의 클록 발생용 pll의 록 검출 방식 | |
KR900001593B1 (ko) | 디지탈신호 재생회로 | |
US4580278A (en) | Read clock producing system | |
US4845574A (en) | Apparatus for recording and reproducing digital signals on magnetic tape | |
US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
JPS5944144A (ja) | 同期信号発生装置 | |
EP0331016B1 (en) | Phase detector circuit for periodic signal using three sampling data | |
US4489287A (en) | Phase synchronizing circuit for digital data reproduction | |
JPH0249573B2 (ja) | ||
JPS59177713A (ja) | 複数のヘツドで記録されたデイジタル信号の再生装置 | |
JP2698455B2 (ja) | ビット同期回路 | |
KR100223883B1 (ko) | 광 디스크 기록재생기의 회전제어장치 | |
KR940006890B1 (ko) | 기록 매체 상에 정보를 자기적으로 기록하기 위한 방법 및 시스템 | |
JP3311428B2 (ja) | トラック追従制御方法 | |
JPH0154957B2 (ja) | ||
JP2791509B2 (ja) | デジタル信号復調装置 | |
JPH0465470B2 (ja) | ||
JPS6258067B2 (ja) | ||
JPS6062889A (ja) | モ−タ制御装置 | |
JPH0834039B2 (ja) | ディジタル信号処理装置 | |
JPH02156476A (ja) | ディスク記憶装置用ディジタル再生方法及び装置 | |
JPS5822590A (ja) | モ−タ制御方法 |