JPS642971B2 - - Google Patents
Info
- Publication number
- JPS642971B2 JPS642971B2 JP4165080A JP4165080A JPS642971B2 JP S642971 B2 JPS642971 B2 JP S642971B2 JP 4165080 A JP4165080 A JP 4165080A JP 4165080 A JP4165080 A JP 4165080A JP S642971 B2 JPS642971 B2 JP S642971B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- slave
- address
- master
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
本発明はマイクロ・コンピユータ・システムと
して適するデータ処理装置に関する。 近年、マイクロ・プロセツサが種々の工業製品
に応用されている。一方、マイクロ・プロセツサ
を中心機能素子としたマイクロ・コンピユータ・
システムが比較的安価に市販され、ホビーとして
定着しつつある。このようなマイクロ・コンピユ
ータ・システムにＩ／Ｏ（入出力）インターフエ
ースを追加しようとするとき、これをボード単位
で本体に接続することが多い。このようなボード
は、通常Ｉ／Ｏ用のハードウエアとこれを駆動す
るソフトウエアよりなり、ソフトウエアはROM
等の形でＩ／Ｏ用ボード或いは本体上に装着され
る。これらソフトウエアに割り当てられるメモリ
ー空間は通常小さく、またシステム全体の設計上
からも小さくすることが望ましい。これはプロセ
ツサに対して要求されるサービスが、個々に見れ
ば小規模のメモリー領域に格納され得るソフトウ
エアで実行されるものであつても、サービスの種
類が多くなつた場合に限られたアドレス空間上で
実現不能となることからも云えることである。 ところで上記各サービス・プログラムを割り込
みで行なうプロセツサの処理の仕方には、サービ
ス要求の有無を遂一調べるいわゆるソフトウエ
ア・ポーリング（polling）方式とか、ハードウ
エアの割り込み方式等がある。しかしながらこの
ものにあつては、プロセツサがサービス・プログ
ラムの選択をする必要があるため、ハードウエ
ア、ソフトウエアが共に複雑化される問題があつ
た。 本発明は上記実情に鑑みてなされたもので、サ
ービス（リクエスト）要求は一つのサービスに必
要な時間より短かい間隔ではやつてこないことを
前提として、プロセツサに対しては同一のアドレ
ス空間を占めるいくつかのメモリーバンク（メモ
リ−領域）上のプログラムを対応させ、これらプ
ログラムの間の切り替え手段とプロセツサ側を分
離することにより、プログラム間の切り替えが比
較的簡単なハードウエアで実現できるデータ処理
装置を提供しようとするものである。 以下図面を参照して本発明の一実施例を説明す
る。第１図は同実施例のバンク切り替え部の概略
構成図であり、１はプロセツサ、２はマスターバ
ンク、３1，３2，……はスレーブバンク、４はバ
ンク切り替え装置、５はメモリー空間を示してい
る。プロセツサ１はアドレス線A1〜An、データ
線D1〜Dmでマスターバンク２、スレーブバンク
３1，３2，……と接続され、バンク切り替え装置
４はバンク選択線BEl，BE１，BE２，……でマ
スターバンク２、スレーブバンク３1，３2，……
と接続され、プロセツサ１はメモリー選択線ME
（メモリーイネーブル）、アドレス線A1〜Anでバ
ンク切り替え装置４と接続されている。バンク切
り替え装置４は外部からのリクエスト・ストロー
ブ信号Ｓ及びリクエスト指定信号R1〜Rk等で、
バンク選択線BEl，BE１，BE２，……のいずれ
かを選択する構成である。 第２図はマスターバンクと一つのスレーブバン
クの中のプログラムを示したもので、プログラム
の命令名としてJMP（ジヤンプ）を用いている
が、これは相対或いは絶対の無条件分岐命令であ
る。ここでＡ、Ｂ、STARTはアドレスであつ
て、Ａはすべてのスレーブバンクに共通なスレー
ブバンクの入口、Ｂは出口である。 STARTはそれぞれのスレーブバンクの実質的
なオペレーシヨンの開始番地である。 本システムの動作は次のようになる。まずプロ
セツサ１が或る要求に対するサービスを終了した
状態にあるときには、対応するスレーブバンクの
最後の“JMP Ｂ”命令で無限ループを実行して
いる。このときリクエスト・ストロープＳにサー
ビスの実行を要求する信号があらわれると、バン
ク切り替え装置４は、まず“JMP Ａ”命令を実
行するに足る時間だけマスターバンク２を選択す
る。ここでアドレスＡとＢとがプロセツサのプロ
グラムカウンタの１指定単位（データラインから
オペレーシヨンコードを取り込む１単位）のみ下
位ビツト（最終１単位データ）において異なるよ
うに選択されていれば、バンク切り替えが非同期
で行なわれても、スレーブバンクからマスターバ
ンクへの切り替えは安定に行なわれる。マスター
バンク２上でプロセツサ１は“JMP Ａ”の命令
実行後、直ちに“JMP Ａ”の無限ループに入る
が、バンク切り替え装置４は、ここでリクエスト
指定線R1〜Rkの内容に対応するスレーブバンク
を選択し、希望の処理がなされるスレーブバンク
への切り替えを行なう。例えば第２図において、
スレーブバンク例えば３1でＢ番地の無限ループ
を実行している時、外部信号でマスターバンク２
が選ばれると、今度はマスターバンク２のＢ番地
の命令が実行されることになり、この命令でマス
ターバンク２のＡ番地の無限ループに入る。同様
にこのループを実行している時に、外部信号で所
望のスレーブバンクが選ばれると、今度はこの選
ばれたスレーブバンクのＡ番地の命令が実行さ
れ、該スレーブバンクの実際の仕事が実行される
ものである。なお第１図においては、バンクの切
り替えのためにバンク選択線を用いたが、マスタ
ーバンク、スレーブバンク共に連続したアドレス
をもつメモリー上におかれる等の場合には、バン
ク選択線の代りにメモリーの高位ビツトをバンク
切り替え装置が発生することにしてもよい。 この実施例では、マイクロ・コンピユータ・シ
ステムのメモリー空間の一部をいくつかのメモリ
ーバンクで共有し、外部からのリクエストと切り
替え指示情報によつて、それぞれのメモリーバン
ク上にあるサービス・プログラムのいずれかを選
択しようとするとき、メモリーバンクを１つのマ
スターバンクとその他のスレーブバンクに分け、
バンク上のプロセツサに対しては同一のアドレス
に対応する位置に、スレーブバンクでは自分自身
に対するJUMP（BRANCH）命令、マスターバ
ンクでは他のアドレスに対する同一形式のJUMP
（BRANCH）命令をおくこと、及び各スレーブ
バンク上のプログラムの始点を、プロセツサに対
しては同一のアドレスとすることにより達成して
いる。 第３図はより具体的な実施例の一つである。バ
ンクの長さは256バイトであり、マイクロ・プロ
セツサのアドレスの“00”〜“FF”（hex）を占
有する。そして一つのマスタと三つのスレーブよ
りなる四つのバンクを用いて３種のサービス要求
に答えるものとする。リクエスト指定と共にリク
エスト・ストローブが入ると即ち該信号が高レベ
ルになると、リクエスト指定（この場合“01”、
“10”、“11”の３種）はラツチ１０でラツチされ
るが、同時にリクエスト・ストローブによりモノ
マルチ１１が動作し、バツフア１２1，１２2が高
インピーダンス状態となるので、プルダウン低抗
１３1，１３2によりアドレスＡ９，Ａ１０は一時
的に“00”となり、マスターバンク２が選択され
る。この場合モノマルチ１１の出力パルス幅は、
“JMP Ａ”命令の実行時間より長いものとする。
モノマルチ１１の出力パルスが終るとバツフア１
２1，１２2がオン状態となり、ラツチ１０の出力
がＡ９，Ａ１０に伝わるので、リクエスト指定に
従つたサービスプログラムをもつバンクへ制御が
移されるものである。 第４図は、マスターバンク中には実質的に１命
令が格納されていればよい、つまり“JMP Ａ”
という命令を与えればよいという点に注目して、
マスターバンクに特殊なハードウエアを用いた場
合の例である。この例でもバンクの長さは256バ
イトであり、マイクロ・プロセツサのアドレスの
“00”〜“FF”（hex）を占有している。更にマ
スターバンク、スレーブバンク相互間の切り替え
に用いるJMP命令には絶対番地指定を用いるも
のとし、プロセツサのアドレスとデータバスは共
に８ビツトであるものとする。プロセツサ１に対
するスレーブ→マスターのバンク切り替え用アド
レスをＡ１（前記Ｂに対応）、マスター→スレー
ブのバンク切り替え用アドレスをＡ２（前記Ａに
対応）とすれば、マスターバンクは図示するよう
にJMP命令コード発生装置２１1，A2番地コード
発生装置２１2からJMP命命のコードと、アドレ
スＡ２をプロセツサ１のメモリー読み出しに合わ
せて交互にデータバスに送り出すハードウエアに
より実現可能となるものである。なお図中のＲ−
Ｓフリツプフロツプ２２の動作は次表の通りであ
るが、このフリツプフロツプはＤ端子と端子が
接続されているので、クロツクCLKが入るたび
にスリツプフロツプ出力Ｑが反転することにな
る。
して適するデータ処理装置に関する。 近年、マイクロ・プロセツサが種々の工業製品
に応用されている。一方、マイクロ・プロセツサ
を中心機能素子としたマイクロ・コンピユータ・
システムが比較的安価に市販され、ホビーとして
定着しつつある。このようなマイクロ・コンピユ
ータ・システムにＩ／Ｏ（入出力）インターフエ
ースを追加しようとするとき、これをボード単位
で本体に接続することが多い。このようなボード
は、通常Ｉ／Ｏ用のハードウエアとこれを駆動す
るソフトウエアよりなり、ソフトウエアはROM
等の形でＩ／Ｏ用ボード或いは本体上に装着され
る。これらソフトウエアに割り当てられるメモリ
ー空間は通常小さく、またシステム全体の設計上
からも小さくすることが望ましい。これはプロセ
ツサに対して要求されるサービスが、個々に見れ
ば小規模のメモリー領域に格納され得るソフトウ
エアで実行されるものであつても、サービスの種
類が多くなつた場合に限られたアドレス空間上で
実現不能となることからも云えることである。 ところで上記各サービス・プログラムを割り込
みで行なうプロセツサの処理の仕方には、サービ
ス要求の有無を遂一調べるいわゆるソフトウエ
ア・ポーリング（polling）方式とか、ハードウ
エアの割り込み方式等がある。しかしながらこの
ものにあつては、プロセツサがサービス・プログ
ラムの選択をする必要があるため、ハードウエ
ア、ソフトウエアが共に複雑化される問題があつ
た。 本発明は上記実情に鑑みてなされたもので、サ
ービス（リクエスト）要求は一つのサービスに必
要な時間より短かい間隔ではやつてこないことを
前提として、プロセツサに対しては同一のアドレ
ス空間を占めるいくつかのメモリーバンク（メモ
リ−領域）上のプログラムを対応させ、これらプ
ログラムの間の切り替え手段とプロセツサ側を分
離することにより、プログラム間の切り替えが比
較的簡単なハードウエアで実現できるデータ処理
装置を提供しようとするものである。 以下図面を参照して本発明の一実施例を説明す
る。第１図は同実施例のバンク切り替え部の概略
構成図であり、１はプロセツサ、２はマスターバ
ンク、３1，３2，……はスレーブバンク、４はバ
ンク切り替え装置、５はメモリー空間を示してい
る。プロセツサ１はアドレス線A1〜An、データ
線D1〜Dmでマスターバンク２、スレーブバンク
３1，３2，……と接続され、バンク切り替え装置
４はバンク選択線BEl，BE１，BE２，……でマ
スターバンク２、スレーブバンク３1，３2，……
と接続され、プロセツサ１はメモリー選択線ME
（メモリーイネーブル）、アドレス線A1〜Anでバ
ンク切り替え装置４と接続されている。バンク切
り替え装置４は外部からのリクエスト・ストロー
ブ信号Ｓ及びリクエスト指定信号R1〜Rk等で、
バンク選択線BEl，BE１，BE２，……のいずれ
かを選択する構成である。 第２図はマスターバンクと一つのスレーブバン
クの中のプログラムを示したもので、プログラム
の命令名としてJMP（ジヤンプ）を用いている
が、これは相対或いは絶対の無条件分岐命令であ
る。ここでＡ、Ｂ、STARTはアドレスであつ
て、Ａはすべてのスレーブバンクに共通なスレー
ブバンクの入口、Ｂは出口である。 STARTはそれぞれのスレーブバンクの実質的
なオペレーシヨンの開始番地である。 本システムの動作は次のようになる。まずプロ
セツサ１が或る要求に対するサービスを終了した
状態にあるときには、対応するスレーブバンクの
最後の“JMP Ｂ”命令で無限ループを実行して
いる。このときリクエスト・ストロープＳにサー
ビスの実行を要求する信号があらわれると、バン
ク切り替え装置４は、まず“JMP Ａ”命令を実
行するに足る時間だけマスターバンク２を選択す
る。ここでアドレスＡとＢとがプロセツサのプロ
グラムカウンタの１指定単位（データラインから
オペレーシヨンコードを取り込む１単位）のみ下
位ビツト（最終１単位データ）において異なるよ
うに選択されていれば、バンク切り替えが非同期
で行なわれても、スレーブバンクからマスターバ
ンクへの切り替えは安定に行なわれる。マスター
バンク２上でプロセツサ１は“JMP Ａ”の命令
実行後、直ちに“JMP Ａ”の無限ループに入る
が、バンク切り替え装置４は、ここでリクエスト
指定線R1〜Rkの内容に対応するスレーブバンク
を選択し、希望の処理がなされるスレーブバンク
への切り替えを行なう。例えば第２図において、
スレーブバンク例えば３1でＢ番地の無限ループ
を実行している時、外部信号でマスターバンク２
が選ばれると、今度はマスターバンク２のＢ番地
の命令が実行されることになり、この命令でマス
ターバンク２のＡ番地の無限ループに入る。同様
にこのループを実行している時に、外部信号で所
望のスレーブバンクが選ばれると、今度はこの選
ばれたスレーブバンクのＡ番地の命令が実行さ
れ、該スレーブバンクの実際の仕事が実行される
ものである。なお第１図においては、バンクの切
り替えのためにバンク選択線を用いたが、マスタ
ーバンク、スレーブバンク共に連続したアドレス
をもつメモリー上におかれる等の場合には、バン
ク選択線の代りにメモリーの高位ビツトをバンク
切り替え装置が発生することにしてもよい。 この実施例では、マイクロ・コンピユータ・シ
ステムのメモリー空間の一部をいくつかのメモリ
ーバンクで共有し、外部からのリクエストと切り
替え指示情報によつて、それぞれのメモリーバン
ク上にあるサービス・プログラムのいずれかを選
択しようとするとき、メモリーバンクを１つのマ
スターバンクとその他のスレーブバンクに分け、
バンク上のプロセツサに対しては同一のアドレス
に対応する位置に、スレーブバンクでは自分自身
に対するJUMP（BRANCH）命令、マスターバ
ンクでは他のアドレスに対する同一形式のJUMP
（BRANCH）命令をおくこと、及び各スレーブ
バンク上のプログラムの始点を、プロセツサに対
しては同一のアドレスとすることにより達成して
いる。 第３図はより具体的な実施例の一つである。バ
ンクの長さは256バイトであり、マイクロ・プロ
セツサのアドレスの“00”〜“FF”（hex）を占
有する。そして一つのマスタと三つのスレーブよ
りなる四つのバンクを用いて３種のサービス要求
に答えるものとする。リクエスト指定と共にリク
エスト・ストローブが入ると即ち該信号が高レベ
ルになると、リクエスト指定（この場合“01”、
“10”、“11”の３種）はラツチ１０でラツチされ
るが、同時にリクエスト・ストローブによりモノ
マルチ１１が動作し、バツフア１２1，１２2が高
インピーダンス状態となるので、プルダウン低抗
１３1，１３2によりアドレスＡ９，Ａ１０は一時
的に“00”となり、マスターバンク２が選択され
る。この場合モノマルチ１１の出力パルス幅は、
“JMP Ａ”命令の実行時間より長いものとする。
モノマルチ１１の出力パルスが終るとバツフア１
２1，１２2がオン状態となり、ラツチ１０の出力
がＡ９，Ａ１０に伝わるので、リクエスト指定に
従つたサービスプログラムをもつバンクへ制御が
移されるものである。 第４図は、マスターバンク中には実質的に１命
令が格納されていればよい、つまり“JMP Ａ”
という命令を与えればよいという点に注目して、
マスターバンクに特殊なハードウエアを用いた場
合の例である。この例でもバンクの長さは256バ
イトであり、マイクロ・プロセツサのアドレスの
“00”〜“FF”（hex）を占有している。更にマ
スターバンク、スレーブバンク相互間の切り替え
に用いるJMP命令には絶対番地指定を用いるも
のとし、プロセツサのアドレスとデータバスは共
に８ビツトであるものとする。プロセツサ１に対
するスレーブ→マスターのバンク切り替え用アド
レスをＡ１（前記Ｂに対応）、マスター→スレー
ブのバンク切り替え用アドレスをＡ２（前記Ａに
対応）とすれば、マスターバンクは図示するよう
にJMP命令コード発生装置２１1，A2番地コード
発生装置２１2からJMP命命のコードと、アドレ
スＡ２をプロセツサ１のメモリー読み出しに合わ
せて交互にデータバスに送り出すハードウエアに
より実現可能となるものである。なお図中のＲ−
Ｓフリツプフロツプ２２の動作は次表の通りであ
るが、このフリツプフロツプはＤ端子と端子が
接続されているので、クロツクCLKが入るたび
にスリツプフロツプ出力Ｑが反転することにな
る。
【表】
また第４図においてモノマルチ１１の出力が高
レベルの時、フリツプフロツプ２２の出力Ｑの値
に応じてアンドゲート２３1，２３2が交互に開
き、装置２１1，２１2の出力がバツフア２４1，
２４2を介して交互にプロセツサ１に与えられる。
またモノマルチ１１の出力が低レベルの時、アン
ドゲート２５1，２５2を介してバツフア２６1か
２６2がイネーブル状態となる。このバツフア２
６1はデータの書き込み側、バツフア２６2はデー
タを取つてくる側のものとして用いられている。 以上説明した如く本発明によれば、プロセツサ
はバンク（メモリー領域）切り替え系統と分離さ
れているので、外部信号により選択されるいくつ
かのサービス処理プログラムの切り替えのために
用いるハードウエアを少なくすることができる。
またリクエストの種類を調べる部分をプログラム
で行なう必要がないので、その分プログラムの簡
単化が可能となる。また各スレーブバンクがそれ
ぞれ論理的に閉じているので、外部リクエスト信
号の種類を多くもたせることにより、サービスプ
ログラムを増加させることが簡単に行なえるもの
である。 また本発明では、マスターバンク２を設け、ま
た複数のスレーブバンク３1，３2，……を設け、
このうち選択前段階のスレーブバンクで、仕事終
了時のアドレスをさしつづけるようにしている。
次にマスターバンク２が選択され、前記仕事終了
時のアドレスから各バンクに共通なエントリポイ
ントにジヤンプし、次に外部リクエスト指定線
R1〜RKで選ばれたスレーブバンクのエントリポ
イントへとび、その後実際の仕事を行なう番地へ
とぶようにしている。従つてリクエスト指定線
R1〜RKの信号によつて実際の仕事を行なう番地
に自動的にジヤンプするから、迅速な処理が行な
えるものである。
レベルの時、フリツプフロツプ２２の出力Ｑの値
に応じてアンドゲート２３1，２３2が交互に開
き、装置２１1，２１2の出力がバツフア２４1，
２４2を介して交互にプロセツサ１に与えられる。
またモノマルチ１１の出力が低レベルの時、アン
ドゲート２５1，２５2を介してバツフア２６1か
２６2がイネーブル状態となる。このバツフア２
６1はデータの書き込み側、バツフア２６2はデー
タを取つてくる側のものとして用いられている。 以上説明した如く本発明によれば、プロセツサ
はバンク（メモリー領域）切り替え系統と分離さ
れているので、外部信号により選択されるいくつ
かのサービス処理プログラムの切り替えのために
用いるハードウエアを少なくすることができる。
またリクエストの種類を調べる部分をプログラム
で行なう必要がないので、その分プログラムの簡
単化が可能となる。また各スレーブバンクがそれ
ぞれ論理的に閉じているので、外部リクエスト信
号の種類を多くもたせることにより、サービスプ
ログラムを増加させることが簡単に行なえるもの
である。 また本発明では、マスターバンク２を設け、ま
た複数のスレーブバンク３1，３2，……を設け、
このうち選択前段階のスレーブバンクで、仕事終
了時のアドレスをさしつづけるようにしている。
次にマスターバンク２が選択され、前記仕事終了
時のアドレスから各バンクに共通なエントリポイ
ントにジヤンプし、次に外部リクエスト指定線
R1〜RKで選ばれたスレーブバンクのエントリポ
イントへとび、その後実際の仕事を行なう番地へ
とぶようにしている。従つてリクエスト指定線
R1〜RKの信号によつて実際の仕事を行なう番地
に自動的にジヤンプするから、迅速な処理が行な
えるものである。
第１図は本発明の一実施例を示す概略的構成
図、第２図は同構成の動作を説明するためのプロ
グラム配置図、第３図は第１図の実施例を更に詳
細化した具体例の構成図、第４図は同構成の変形
例を示す図である。 １……プロセツサ、２……マスターバンク、３
１，３2……スレーブバンク、４……バンク切り替
え装置、２１1……ジヤンプ命令のコード発生装
置、２１2……番地コード発生装置。
図、第２図は同構成の動作を説明するためのプロ
グラム配置図、第３図は第１図の実施例を更に詳
細化した具体例の構成図、第４図は同構成の変形
例を示す図である。 １……プロセツサ、２……マスターバンク、３
１，３2……スレーブバンク、４……バンク切り替
え装置、２１1……ジヤンプ命令のコード発生装
置、２１2……番地コード発生装置。
Claims (1)
- １ プロセツサと、該プロセツサによりそれぞれ
アドレスが選択され前記プロセツサに対しては互
いに同一アドレス空間を占めるマスターバンク及
び複数のスレーブバンクと、外部リクエスト信号
に応じて前記マスターバンクと前記複数のスレー
ブバンクのうちのいずれかとを順次選択するバン
ク切り替え手段とを具備し、前記マスターバンク
は、前段階で選択されたスレーブバンクのプログ
ラムによる仕事終了番地から、次に前記外部リク
エスト信号で選択されたスレーブバンクの仕事を
行なうスタート番地へジヤンプさせる手段を有し
ており、前記マスターバンク、複数のスレーブバ
ンクは互いに他からの入口となる番地と他への出
口となる番地がそれぞれ同じであり、前記バンク
切り替え手段における外部からの仕事処理要求
で、前記マスターバンクとこれから仕事を行なう
スレーブバンクが順次選択され、前記マスターバ
ンクより、これから仕事を行なうスレーブバンク
の入口番地への切り替えが行われ、この選択され
たスレーブバンクのプロクラムが実行され、かつ
前記スレーブバンクの出口番地による待機が行な
われるようにしたことを特徴とするデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165080A JPS56137449A (en) | 1980-03-31 | 1980-03-31 | Data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165080A JPS56137449A (en) | 1980-03-31 | 1980-03-31 | Data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137449A JPS56137449A (en) | 1981-10-27 |
| JPS642971B2 true JPS642971B2 (ja) | 1989-01-19 |
Family
ID=12614223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165080A Granted JPS56137449A (en) | 1980-03-31 | 1980-03-31 | Data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137449A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140255A (ja) * | 1987-11-26 | 1989-06-01 | Matsushita Electric Ind Co Ltd | メモリ保護方法 |
-
1980
- 1980-03-31 JP JP4165080A patent/JPS56137449A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137449A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS642971B2 (ja) | ||
| US5677859A (en) | Central processing unit and an arithmetic operation processing unit | |
| JP2680828B2 (ja) | ディジタル装置 | |
| JP3182906B2 (ja) | マイクロコンピュータ | |
| JPH0227696B2 (ja) | Johoshorisochi | |
| JPH05189232A (ja) | 自動化装置およびその作動方法 | |
| JPH0452986B2 (ja) | ||
| JPH01116702A (ja) | シーケンスコントローラ | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JPS6229813B2 (ja) | ||
| JPH03214275A (ja) | 半導体集積回路 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS5870357A (ja) | マイクロプログラムド・ブロセツサおよびその作動方法 | |
| JPH0449456A (ja) | マイクロコンピュータ・システム | |
| JPS59105148A (ja) | マイクロプログラム制御方式の中央処理装置 | |
| JPH0193823A (ja) | パーソナルコンピュータのｒｏｍ制御方式 | |
| JPS63184141A (ja) | インサ−キツトエミユレ−シヨン装置 | |
| JPH04242453A (ja) | 記憶装置の切替制御装置 | |
| JPS63174127A (ja) | ワンチツプ・マイクロプロセツサ | |
| JPS6156820B2 (ja) | ||
| JPS60151759A (ja) | システム電子機器 |