JPS639745B2 - - Google Patents
Info
- Publication number
- JPS639745B2 JPS639745B2 JP11694881A JP11694881A JPS639745B2 JP S639745 B2 JPS639745 B2 JP S639745B2 JP 11694881 A JP11694881 A JP 11694881A JP 11694881 A JP11694881 A JP 11694881A JP S639745 B2 JPS639745 B2 JP S639745B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- hours
- temperature
- room temperature
- return
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010438 heat treatment Methods 0.000 claims description 55
- 239000013078 crystal Substances 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
［概要］
酸素量１×1018／cm3以上、炭素量５×1015／cm3
以上のシリコン結晶を不活性ガス雰囲気中におい
て、温度600〜800℃で少なくとも24時間以上の第
１の熱処理を行なつて常温に戻し、次いで700〜
1100℃で少なくとも0.5時間以上の第２の熱処理
を少なくとも１回以上行なつて常温に戻し、次い
で1000〜1200℃で少なくとも３時間以上の第３の
熱処理を行なつて常温に戻し、且つ、各熱処理温
度は前回の熱処理温度より高い処理温度で熱処理
するようにする。そうすれば、無欠陥層が安定に
且つ簡単に形成される。
以上のシリコン結晶を不活性ガス雰囲気中におい
て、温度600〜800℃で少なくとも24時間以上の第
１の熱処理を行なつて常温に戻し、次いで700〜
1100℃で少なくとも0.5時間以上の第２の熱処理
を少なくとも１回以上行なつて常温に戻し、次い
で1000〜1200℃で少なくとも３時間以上の第３の
熱処理を行なつて常温に戻し、且つ、各熱処理温
度は前回の熱処理温度より高い処理温度で熱処理
するようにする。そうすれば、無欠陥層が安定に
且つ簡単に形成される。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に無
欠陥層（denuded zone；デヌーデツドゾーン）
を形成する熱処理方法に関する。
欠陥層（denuded zone；デヌーデツドゾーン）
を形成する熱処理方法に関する。
半導体装置の高密度化、高集積化に伴つて、そ
れを製造する際にシリコン（Si）基板内に発生す
る結晶欠陥が半導体装置の電気的特性を悪くし、
製造歩留を低下させる傾向が一層明瞭になつてお
り、出来る限り結晶欠陥の少ない部分（層あるい
は領域）に半導体デバイスを形成させることが要
望されている。
れを製造する際にシリコン（Si）基板内に発生す
る結晶欠陥が半導体装置の電気的特性を悪くし、
製造歩留を低下させる傾向が一層明瞭になつてお
り、出来る限り結晶欠陥の少ない部分（層あるい
は領域）に半導体デバイスを形成させることが要
望されている。
［従来の技術と発明が解決しようとする問題点］
積層欠陥や転位などの結晶欠陥を誘発する原因
は酸素（O2）、炭素（Ｃ）、重金属などの不純物
含有にあることは良く知られており、特に酸素、
炭素はその影響が大きいと云われている。
は酸素（O2）、炭素（Ｃ）、重金属などの不純物
含有にあることは良く知られており、特に酸素、
炭素はその影響が大きいと云われている。
現在、チヨクラルスキー法（Czochralski法；
引上法）で作成されるSi単結晶には1.0×1018／cm3
程度の酸素量と５×1015／cm3程度の炭素量の含有
は避けられないことであり、これらは結晶中で過
飽和となり折出状態にある。その析出した状態に
ある例えば酸素を含んだSi単結晶を600〜800℃の
比較的低温度で処理すると、凝集して酸化シリコ
ン（SiOx、ｘ２）が析出し、核が形成される。
核を含んだSi結晶を用いて、半導体装置を製造す
るための高温度熱処理を行えば、格子に歪が生
じ、転位・積層欠陥を発生して、半導体装置の特
性が低下する。
引上法）で作成されるSi単結晶には1.0×1018／cm3
程度の酸素量と５×1015／cm3程度の炭素量の含有
は避けられないことであり、これらは結晶中で過
飽和となり折出状態にある。その析出した状態に
ある例えば酸素を含んだSi単結晶を600〜800℃の
比較的低温度で処理すると、凝集して酸化シリコ
ン（SiOx、ｘ２）が析出し、核が形成される。
核を含んだSi結晶を用いて、半導体装置を製造す
るための高温度熱処理を行えば、格子に歪が生
じ、転位・積層欠陥を発生して、半導体装置の特
性が低下する。
従つて、かような結晶欠陥を除去する方法が
種々提案されており、例えば窒素（N2）ガス雰
囲気中で600〜800℃の比較的低温で数時間処理
し、一旦常温に戻した後、次に1000℃以上の高温
で数時間熱処理すればSi単結晶の表面近傍に結晶
欠陥のないデヌーデツドゾーンが形成される。デ
ヌーデツドゾーンの厚さは熱処理条件によつて異
なるが、10〜100μｍ程度形成され、表面には結
晶欠陥が存在しない一方、結晶内部には多数の結
晶欠陥が作り出される。このようなデヌーデツド
ゾーンに半導体デバイスを形成すると、結晶内部
の欠陥が重金属などをゲツターするイントリンシ
ツクゲツタリング（intrinsic gettering）効果も
相乗して、半導体素子の特性と製造歩留を著しく
向上することができる。
種々提案されており、例えば窒素（N2）ガス雰
囲気中で600〜800℃の比較的低温で数時間処理
し、一旦常温に戻した後、次に1000℃以上の高温
で数時間熱処理すればSi単結晶の表面近傍に結晶
欠陥のないデヌーデツドゾーンが形成される。デ
ヌーデツドゾーンの厚さは熱処理条件によつて異
なるが、10〜100μｍ程度形成され、表面には結
晶欠陥が存在しない一方、結晶内部には多数の結
晶欠陥が作り出される。このようなデヌーデツド
ゾーンに半導体デバイスを形成すると、結晶内部
の欠陥が重金属などをゲツターするイントリンシ
ツクゲツタリング（intrinsic gettering）効果も
相乗して、半導体素子の特性と製造歩留を著しく
向上することができる。
発明者らはこの様なデヌーデツドゾーンについ
て色々と検討したところ、熱処理前に酸素濃度が
１×1018／cm3以上含有されているSi単結晶はデヌ
ーデツドゾーンが形成されることが判り、また、
その熱処理方法も提案した（特願昭56−084003号
他）。
て色々と検討したところ、熱処理前に酸素濃度が
１×1018／cm3以上含有されているSi単結晶はデヌ
ーデツドゾーンが形成されることが判り、また、
その熱処理方法も提案した（特願昭56−084003号
他）。
本発明はかようなデヌーデツドゾーンを一層安
定に且つ簡単に形成することを目的とするもので
ある。
定に且つ簡単に形成することを目的とするもので
ある。
［問題点を解決するための手段］
その目的は、不活性ガス雰囲気中において、温
度600〜800℃で少なくとも24時間以上の第１の熱
処理を行なつて常温に戻し、次いで700〜1100℃
で少なくとも0.5時間以上の第２の熱処理を少な
くとも１回以上行なつて常温に戻し、次いで1000
〜1200℃で少なくとも３時間以上の第３の熱処理
を行なつて常温に戻し、且つ、各熱処理温度は前
回の熱処理温度より高い処理温度で熱処理を行な
う製造方法により達成される。
度600〜800℃で少なくとも24時間以上の第１の熱
処理を行なつて常温に戻し、次いで700〜1100℃
で少なくとも0.5時間以上の第２の熱処理を少な
くとも１回以上行なつて常温に戻し、次いで1000
〜1200℃で少なくとも３時間以上の第３の熱処理
を行なつて常温に戻し、且つ、各熱処理温度は前
回の熱処理温度より高い処理温度で熱処理を行な
う製造方法により達成される。
［作用］
本発明は、熱処理雰囲気を一定にして、次第に
高温度に繰り換えし熱処理して、デヌーデツドゾ
ーンを安定且つ簡単に形成する方法である。
高温度に繰り換えし熱処理して、デヌーデツドゾ
ーンを安定且つ簡単に形成する方法である。
［実施例］
以下、本発明を添付した図を参照して詳しく説
明する。
明する。
図表はデヌーデツドゾーンの形成とSi結晶中の
酸素濃度との関係を示しており、横軸は熱処理前
の酸素濃度、縦軸は熱処理後の酸素濃度減少量で
ある。線はN2ガス雰囲気中で700℃、24時間熱
処理した後、常温に戻し、次いで同じ雰囲気中で
1200℃、３時間熱処理したデータで、このような
熱処理は前記したように既に知られたものである
が、熱処理前の酸素濃度が1.1×1018／cm3程度で
はデヌーデツドゾーンは未だ形成されなかつた。
酸素濃度との関係を示しており、横軸は熱処理前
の酸素濃度、縦軸は熱処理後の酸素濃度減少量で
ある。線はN2ガス雰囲気中で700℃、24時間熱
処理した後、常温に戻し、次いで同じ雰囲気中で
1200℃、３時間熱処理したデータで、このような
熱処理は前記したように既に知られたものである
が、熱処理前の酸素濃度が1.1×1018／cm3程度で
はデヌーデツドゾーンは未だ形成されなかつた。
線はN2ガス雰囲気中で700℃、24時間熱処理
した後、常温に戻し、次いで950℃、0.5時間熱処
理して常温に戻し、次いで1200℃、３時間熱処理
したデータで、何れもN2ガス雰囲気中で熱処理
するが、図のように熱処理前の酸素濃度が1.05×
1018／cm3程度で既にデヌーデツドゾーンが形成さ
れている。
した後、常温に戻し、次いで950℃、0.5時間熱処
理して常温に戻し、次いで1200℃、３時間熱処理
したデータで、何れもN2ガス雰囲気中で熱処理
するが、図のように熱処理前の酸素濃度が1.05×
1018／cm3程度で既にデヌーデツドゾーンが形成さ
れている。
線は700℃、24時間熱処理した後、常温に戻
し、次いで950℃、0.5時間熱処理して常温に戻
し、更に1100℃、0.5時間熱処理して常温に戻し、
次いで1200℃、３時間熱処理したデータで、何れ
もN2ガス雰囲気中であるが、この場合には熱処
理前の酸素濃度が1.0×1018／cm3程度のSi結晶もデ
ヌーデツドゾーンが形成された。従つて、本発明
の第２の熱処理として700〜1100℃の温度で比較
的短時間行われる熱処理の追加方法は酸素量が減
少しやすくて安定したデヌーデツドゾーンが得ら
れるものである。
し、次いで950℃、0.5時間熱処理して常温に戻
し、更に1100℃、0.5時間熱処理して常温に戻し、
次いで1200℃、３時間熱処理したデータで、何れ
もN2ガス雰囲気中であるが、この場合には熱処
理前の酸素濃度が1.0×1018／cm3程度のSi結晶もデ
ヌーデツドゾーンが形成された。従つて、本発明
の第２の熱処理として700〜1100℃の温度で比較
的短時間行われる熱処理の追加方法は酸素量が減
少しやすくて安定したデヌーデツドゾーンが得ら
れるものである。
且つ、上記した第２の熱処理は１回だけでな
く、複数回繰り換えしてもよい。その回数を増加
するほど酸素量の減少効果は低下するものの、一
層酸素量が減少する。また、第１から第３までの
それぞれの熱処理温度は前回の熱処理温度より高
い処理温度で行なうことが必要で、前回の熱処理
温度より低い処理温度で行なうと、その効果が減
殺される。なお、上記した第１、第２および第３
の熱処理時間は最低時間であり、それ以上の長時
間の熱処理によつても同様の効果が得られる。
く、複数回繰り換えしてもよい。その回数を増加
するほど酸素量の減少効果は低下するものの、一
層酸素量が減少する。また、第１から第３までの
それぞれの熱処理温度は前回の熱処理温度より高
い処理温度で行なうことが必要で、前回の熱処理
温度より低い処理温度で行なうと、その効果が減
殺される。なお、上記した第１、第２および第３
の熱処理時間は最低時間であり、それ以上の長時
間の熱処理によつても同様の効果が得られる。
また、発明者らが前記提案した方法には、例え
ば第１の熱処理を600〜800℃、10時間以上、第２
の熱処理を1150〜1250℃、２時間以上、第３の熱
処理を950〜1050℃、１時間以上と同じく３回の
熱処理を行なつてデヌーデツドゾーンを形成する
方法もあるが、その場合は熱処理の雰囲気を非酸
化性としたり、酸化性としたりして甚だ雰囲気の
制御が複雑である。それに対して、本発明は一貫
してN2ガスなどの不活性（非酸化性）ガス雰囲
気中で熱処理するから、その処理が非常に簡単に
なる利点がある。
ば第１の熱処理を600〜800℃、10時間以上、第２
の熱処理を1150〜1250℃、２時間以上、第３の熱
処理を950〜1050℃、１時間以上と同じく３回の
熱処理を行なつてデヌーデツドゾーンを形成する
方法もあるが、その場合は熱処理の雰囲気を非酸
化性としたり、酸化性としたりして甚だ雰囲気の
制御が複雑である。それに対して、本発明は一貫
してN2ガスなどの不活性（非酸化性）ガス雰囲
気中で熱処理するから、その処理が非常に簡単に
なる利点がある。
且つ、本発明において第３の熱処理条件は1000
〜1200℃、３時間であるが、この処理時間では厚
さ80μｍのデヌーデツドゾーンが形成され、この
処理時間の長短によりその厚さを変えることが可
能である。
〜1200℃、３時間であるが、この処理時間では厚
さ80μｍのデヌーデツドゾーンが形成され、この
処理時間の長短によりその厚さを変えることが可
能である。
［発明の効果］
以上の説明から明らかなように、本発明はデヌ
ーデツドゾーンが安定して簡単に形成でき、半導
体装置の品質向上に極めて貢献して、その効果が
大きいものである。
ーデツドゾーンが安定して簡単に形成でき、半導
体装置の品質向上に極めて貢献して、その効果が
大きいものである。
図はデヌーデツドゾーンの形成有無を示す図表
である。 図中、線は従来の熱処理条件、線、線は
本発明にかかる熱処理条件で得たデータを示して
いる。
である。 図中、線は従来の熱処理条件、線、線は
本発明にかかる熱処理条件で得たデータを示して
いる。
Claims (1)
- １ 酸素量１×1018／cm3以上、炭素量５×1015／
cm3以上のシリコン結晶を熱処理して無欠陥層を形
成するに際し、不活性ガス雰囲気中において、温
度600〜800℃において、少なくとも24時間以上の
第１の熱処理を行なつて常温に戻し、次いで700
〜1100℃において、少なくとも0.5時間以上の第
２の熱処理を少なくとも１回以上行なつて常温に
戻し、次いで1000〜1200℃において、少なくとも
３時間以上の第３の熱処理を行なつて常温に戻す
工程からなり、且つ、前記第１の熱処理より第３
の熱処理までの各熱処理工程において、各熱処理
温度が前回の熱処理温度より高い処理温度で熱処
理されることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11694881A JPS5818929A (ja) | 1981-07-24 | 1981-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11694881A JPS5818929A (ja) | 1981-07-24 | 1981-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5818929A JPS5818929A (ja) | 1983-02-03 |
| JPS639745B2 true JPS639745B2 (ja) | 1988-03-01 |
Family
ID=14699689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11694881A Granted JPS5818929A (ja) | 1981-07-24 | 1981-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818929A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4505759A (en) * | 1983-12-19 | 1985-03-19 | Mara William C O | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals |
| US5506178A (en) * | 1992-12-25 | 1996-04-09 | Sony Corporation | Process for forming gate silicon oxide film for MOS transistors |
| JP2002184779A (ja) | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| US7081422B2 (en) | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
| JP4615161B2 (ja) * | 2001-08-23 | 2011-01-19 | 信越半導体株式会社 | エピタキシャルウエーハの製造方法 |
| JP6421611B2 (ja) * | 2014-01-29 | 2018-11-14 | 三菱マテリアル株式会社 | プラズマ処理装置用電極板及びその製造方法 |
-
1981
- 1981-07-24 JP JP11694881A patent/JPS5818929A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5818929A (ja) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583375B2 (ja) | シリコン単結晶ウエハ−の製造方法 | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| JPH07201874A (ja) | シリコン基板の製造方法 | |
| JPH01242500A (ja) | シリコン基板の製造方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JPS639745B2 (ja) | ||
| WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
| JPH09148336A (ja) | シリコン半導体基板及びその製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JP2535701B2 (ja) | 半導体装置 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2588632B2 (ja) | シリコン単結晶の酸素析出方法 | |
| JP2602857B2 (ja) | 半導体結晶基板の改善方法 | |
| JPH09199507A (ja) | 半導体基板およびその製造方法 | |
| JP3171308B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JPS6115335A (ja) | シリコンウエ−ハのゲツタリング方法 | |
| JPS5994809A (ja) | 半導体素子の製造方法 | |
| JPH088263A (ja) | 半導体基板 | |
| JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JPH08203913A (ja) | 半導体ウェーハの熱処理方法 | |
| JPS624327A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 |