JPH0897220A - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Info

Publication number
JPH0897220A
JPH0897220A JP22913694A JP22913694A JPH0897220A JP H0897220 A JPH0897220 A JP H0897220A JP 22913694 A JP22913694 A JP 22913694A JP 22913694 A JP22913694 A JP 22913694A JP H0897220 A JPH0897220 A JP H0897220A
Authority
JP
Japan
Prior art keywords
bmd
temperature
wafer
epitaxial wafer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22913694A
Other languages
English (en)
Inventor
Kouji Sensai
宏治 泉妻
Tateo Hayashi
健郎 林
Katsuhiro Chagi
勝弘 茶木
Kazuhiko Kashima
一日児 鹿島
Yasuhiro Okamura
康宏 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKUYAMA CERAMICS CO Ltd
TOKUYAMA CERAMICS KK
Coorstek KK
Original Assignee
TOKUYAMA CERAMICS CO Ltd
TOKUYAMA CERAMICS KK
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKUYAMA CERAMICS CO Ltd, TOKUYAMA CERAMICS KK, Toshiba Ceramics Co Ltd filed Critical TOKUYAMA CERAMICS CO Ltd
Priority to JP22913694A priority Critical patent/JPH0897220A/ja
Publication of JPH0897220A publication Critical patent/JPH0897220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 エピタキシャルウェーハにおいて、デバイス
活性層はより無欠陥に、かつ基板部はIG処理すること
なしにBMDを高い密度で形成し十分なゲッタリング効
果を奏することができるシリコンエピタキシャルウェー
ハを提供する。 【構成】 チョクラルスキー法により製造された単結晶
シリコンインゴットから製造された格子間酸素濃度[O
i]が1.80×1018atoms/cm3 以下のシリ
コンウェーハに400℃以上のイントリンシックゲッタ
リング用熱処理(ドナーキラーは除く)をしないで、成
長前の800〜1000℃の温度範囲において、(1)
昇温速度を15℃/min以下にするか、または(2)
任意の温度で5〜100min保持し、その上に成長温
度1050〜1250℃でSi単結晶を成長する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超LSIなどの半導体
のデバイス用のシリコンウェーハおよびその製造方法に
関するものである。
【0002】
【従来の技術】超LSI用半導体デバイスの製造プロセ
スにおいて、ウェーハに混入している微量金属不純物お
よびウェーハのデバイス活性領域(ウェーハ表面から深
さ10μm程度)内に存在する微小欠陥が製造される半
導体デバイスの特性および信頼性劣化の原因となること
がある。そのため、従来よりこれらの金属不純物および
微小欠陥を極力低減するためにさまざまな対策がなされ
ている。
【0003】金属不純物を低減させる方法としては、金
属不純物を捕獲(ゲッタリング)するためにサンドブラ
ストなどにより、ウェーハ裏面に微小な歪みを設けるバ
ックサイドダメージ法(BSD法)がある。また、ウェ
ーハ裏面に多結晶シリコンを堆積する方法も用いられて
いる。
【0004】また、後者の対策としては、デバイス活性
領域に微小欠陥を有さない、気相成長させた単結晶シリ
コン層をもつエピタキシャルウェーハが用いられてい
る。さらに、両者の対策を同時に行うためにイントリン
シックゲッタリング法(IG法)が開発された。IG法
はウェーハを高温熱処理することにより、ウェーハ表面
の酸素を外方に拡散させて微小欠陥の核となる格子間酸
素を減少させ、デバイス活性領域に微小欠陥のないde
nuded zone(DZ層)を形成させる。さらに
DZ層以下の深い領域(バルク部)では含まれている過
剰な格子間酸素が高温熱処理によって析出し、微小なS
iO2 析出物に代表されるBMDを生成する。これらの
BMDがバルク部のシリコンマトリックスに歪みを及ぼ
して二次的な転位や積層欠陥を誘起し、金属不純物をゲ
ッタリングする。
【0005】IG法においては、引き上げられた単結晶
シリコンインゴットの熱履歴に影響を受けないこと、お
よびより広い含有酸素濃度範囲のウェーハを利用するこ
とを目的として、複数段の熱処理を施している。まず、
前熱処理においては、酸素含有の不活性ガス雰囲気中で
高温(800〜1200℃)で熱処理を施してウェーハ
表面から酸素を外方に拡散させ、もともと存在していた
酸素に起因するBMD核を縮小・消滅させる。次に酸素
雰囲気中の中段の低温(500〜900℃)の熱処理を
施してバルク部にBMD核を生成させる。そして最終的
に酸素雰囲気中の中温(〜1000℃)熱処理により、
BMD核を成長させてBMDを生成・成長させている。
中段の熱処理には種々の工夫がなされており、例えば等
温アニール、低温からの多段階アニールおよび低温から
のランピングアニールなどが代表的である。
【0006】上記IG法においては、実際には前段の熱
処理による酸素の外方拡散が十分でなくデバイス活性領
域に微小な酸素析出物(BMDなど)が残ってしまうこ
とがある。また、複数の熱処理工程が必要なため、作業
性の問題およびコストの問題などにより実用化があまり
進んでいない。
【0007】最近、このような多段階の熱処理を必要と
する方法に代わり、100%還元性ガスまたは100%
不活性ガスあるいは還元性ガスと不活性ガスの混合ガス
雰囲気中で高温の熱処理を施すことにより、ウェーハ表
面にDZ層、バルク部にBMDを形成し、イントリンシ
ックゲッタリング効果(IG効果)をもたせるウェーハ
の製造方法も行われている。これらの製造方法に関して
本出願人は特開昭60−247935号、特開昭61−
193458号、特開昭61−193459号、特開昭
61−193456号、特開昭62−123098号、
特開平2−177541号などの出願を行っている。
【0008】上記熱処理過程によるウェーハ構造の形成
のメカニズムについて以下のように推測できる。昇温プ
ロセス中では昇温速度が遅いため、バルク部ではBMD
の成長が起こるとともに同時に表層部では酸素の外方拡
散が起こり、表層部の酸素濃度は低下する。熱処理温度
に到達後は、表層部の酸素の外方拡散がより行われ表層
部のBMD核となる格子間酸素が減少し表層部のBMD
の消滅が加速される。バルク部では高温熱処理のため酸
素がウェーハ内を拡散しBMDの収縮が生じる。しかし
酸素減少量が少ないためBMDの消滅は生じない。降温
プロセス中では、昇温速度が遅いため、理論上はウェー
ハ表層部でもBMDの成長が生じるが表層部の酸素は外
方拡散により減少しているためBMDは形成されずにD
Z層となる。これに対し、バルク部では再びBMDの成
長・析出が生じる。
【0009】熱処理後のバルク部のBMD密度はウェー
ハの初期酸素濃度に依存し、初期酸素濃度が高くなるに
つれバルク部のBMD密度が大きくなることが理解され
る。特に、[Oi]が1.6×1018atoms/cm
3 以上であれば、BMD密度は109 個/cm3 以上で
ある。
【0010】さらに、[Oi]が1.55×10ato
ms/cm3 未満のシリコンウェーハを、水素雰囲気中
で、1100℃から1300℃の範囲で熱処理すると
き、1000℃から1300℃の温度範囲内における昇
温速度を5〜10℃/minにすることによって、ウェ
ーハ内部バルク部のBMD密度が、[BMD]≦1×1
10個/cm3 、かつ[BMD]≧exp{1.151
×10-17 ×[Oi]+1.151}個/cm3 である
ウェーハを製造することができる。
【0011】近年、高集積化の進むメモリーデバイスな
どではその特性向上のため、出発原料としてのシリコン
ウェーハには表面のデバイス活性層をより完全に近い無
欠陥にすることが要求され、かつ、複雑化するデバイス
製造プロセス中に混入する金属不純物をゲッタリングす
るとができる構造を有することが必要かつ重要となって
いる。
【0012】代表的なエピ成長プロセスは常圧水素雰囲
気で昇温、塩酸エッチング、Siエピ成長および降温と
連続したシーケンスからなる。昇温ではスループットを
上げて、かつウェーハのスリップおよび面アレを低減す
るために、900℃以上の温度範囲では昇温速度を30
℃/min程度にしている。しかしながら、このときに
は前記のようにBMDを縮小、消滅させていることにな
る。
【0013】したがって、エピタキシャルウェーハでは
基板ウェーハに前記のようなBSDまたはIG処理を施
さない限り、ゲッタリング効果が期待できない。本発明
は、以上のような問題を解決するためになされたもので
あり、エピタキシャルウェーハにおいて、デバイス活性
層はより無欠陥に、かつ基板部はIG処理することなし
にBMDを高い密度で形成し十分なゲッタリング効果を
奏することができるシリコンエピタキシャルウェーハの
製造方法およびそのようなシリコンエピタキシャルウェ
ーハを提供することを目的とする。
【0014】
【課題を解決するための手段と作用】本願の第1の発明
は、チョクラルスキー法により製造された単結晶シリコ
ンインゴットから製造された格子間酸素濃度[Oi]が
1.80×1018atoms/cm3 未満のシリコンウ
ェーハに800℃以上の熱履歴を与えずに、その上に成
長温度1050〜1250℃でSi単結晶を成長したエ
ピタキシャルウェーハを製造するにあたり、成長前の8
00〜1000℃の温度範囲において、(1)昇温速度
を15℃/min以下にするか、または(2)任意の温
度で5〜100min保持することによって、基板ウェ
ーハ内部の酸素析出密度[BMD]が、[BMD]≦1
×1010個/cm3 、かつ[BMD]≧exp{1.1
51×10-17 ×[Oi]+1.151}個/cm3
あるエピタキシャルウェーハを製造することを特徴とす
るシリコンエピタキシャルウェーハの製造方法を要旨と
する。
【0015】また、本願の第2の発明は、チョクラルス
キー法により製造された単結晶シリコンインゴットから
製造された格子間酸素濃度[Oi]が1.80×1018
atoms/cm3 未満のシリコンウェーハに800℃
以上の熱履歴を与えずに、成長前の800〜1000℃
の温度範囲において、(1)昇温速度を15℃/min
以下にするか、または(2)任意の温度で5〜100m
in保持し、その上に成長温度1050〜1250℃で
Si単結晶を成長することにより製造された、基板ウェ
ーハ内部の酸素析出密度[BMD]が、[BMD]≦1
×1010個/cm3 、かつ[BMD]≧exp{1.1
51×10-17 ×[Oi]+1.151}個/cm3
あるシリコンエピタキシャルウェーハを要旨とする。
【0016】また、本明細書中の酸素濃度はすべてOl
d ASTMによる換算係数による値である。一般的に
ウェーハを熱処理する際のBMDの挙動について説明す
る。
【0017】古典的核形成理論によれば、BMDは酸素
クラスタを均一核として過飽和な酸素が付着および脱離
することによりそれぞれ成長および収縮する。ある時点
で存在するBMDが成長するか縮小・消滅するかは、そ
の時点でのBMDの大きさ、およびそのときの温度(お
よび酸素濃度)によって定まる臨界核半径によってきま
る。臨界核半径は温度に依存し、高温になれば臨界核半
径は増大する。ある温度にウェーハを保持すると、その
温度での臨界核半径よりも既に大きく成長しているBM
Dは成長を続け、臨界核半径より小さい径のBMDは縮
小・消滅する。
【0018】本発明者らは以上の知見および前記のよう
な水素処理での知見に基づきこれをエピタキシャルウェ
ーハの製造方法に応用することによって基板ウェーハ部
のBMDを制御し、高集積デバイス製造に適したウェー
ハが製造できることを知得して本発明をなし得たもので
ある。
【0019】本発明は通常のチョクラルスキー法で製造
されたシリコンインゴットから製造されるシリコンウェ
ーハであって、1.80×1018atoms/cm3
満のウェーハの熱処理に適用される。
【0020】本発明のエピ成長プロセスの昇温過程中、
800℃から1000℃の温度範囲内では昇温速度を1
5℃/min以下にするか、または上記温度範囲内の任
意の温度で5〜100min保持する必要がある。
【0021】800℃から1000℃の領域において、
昇温速度が15℃/minより大きいと、前述した臨界
核半径の増大速度の方が、既に存在するBMDのその温
度における成長速度よりも大きくなり、また、昇温過程
の時間が短くなるので臨界核半径と存在するBMDの径
の差がより大きくなり、BMDは成長せず縮小の方向に
向かう。
【0022】このように昇温速度を15℃/min以下
とした場合に高い密度でBMDを形成することができ
る。本発明の昇温速度で昇温した場合には、BMDの大
きさはエピ成長温度での臨界核半径よりすでに大きくな
っているため、BMDは成長する。
【0023】また、通常の例えば30℃/minで昇温
した場合においても、800℃から1000℃の温度範
囲内で5〜100min保持することにより、その温度
においてBMDを充分成長させることができる。これに
より、その後の昇温過程における臨界核半径の大きさよ
りも、すでに存在するBMDの方が大きくなるので、B
MDが縮小の方向に向かうことはない。
【0024】5分未満ではBMDが充分な大きさに成長
せず、その後の昇温過程により前述の理由によりBMD
が縮小・消滅する可能性が大きい。また、100分を超
えて行うと、BMDが大きく成長し、また多数の析出が
起こるため、DZ層の幅が狭くなったり、結晶転移が発
生したり、あるいは機械的強度が劣ってしまい、デバイ
スに悪影響を与えるおそれがある。
【0025】降温プロセス中は、基板部ではBMDがす
でに成長しており降温速度を変化させても大きな影響は
無い。ただし、降温速度は生産性、ウェーハの品質(ス
リップ、面荒れ発生の防止)、および使用する炉の構造
上の問題などから2〜300℃/minであることが望
ましい。
【0026】このようなエピ成長プロセスを施すことに
よって、初期酸素濃度が1.80×1018atoms/
cm3 未満のシリコンウェーハを使用して、BMD密度
[BMD]≦1×1010個/cm3 、かつ[BMD]≧
exp{1.151×10-17 ×[Oi]+1.15
1}個/cm3 であるウェーハを製造することができ
る。
【0027】このようなウェーハは図1のグラフ中の領
域A+B+Cで示される。上述のような初期酸素濃度を
有する基板ウェーハでIG処理をしないでも、基板部の
BMD密度が上述の範囲内にあるエピタキシャルウェー
ハは従来存在せず、本発明によって初めて提供されるも
のである。
【0028】より好ましいBMD密度の範囲としては、
1.55×1018atoms/cm3 ≧[Oi]のとき
1×108 個/cm3 ≦[BMD]≦1×1010個/c
3、[Oi]>1.55×1018atoms/cm3
のとき[BMD]≧exp{1.151×10-17 ×
[Oi]+1.151}個/cm3 (図1中の領域B+
C)であり、さらに[BMD]≦1×1010個/cm
3 、かつ[BMD]≧exp{4.605×10-18 ×
[Oi]+12.434}個/cm3 (図1中の領域
C)である。このような範囲のBMD密度を有するウェ
ーハは十分なゲッタリング機能を有する。
【0029】
【実施例】以下、本発明の実施例を説明する使用したウ
ェーハはすべてチョクラルスキー法によって引き上げら
れたシリコンインゴットから切り出し、通常の方法によ
って製造され、鏡面加工を施したシリコンウェーハを用
いた。これらのウェーハは、Nタイプ、面方位(10
0)、比抵抗1〜1000Ω/cm、[Oi]は1.4
5〜1.72×1018atoms/cm3 である。
【0030】エピタキシャル成長は汎用のシリンダ型エ
ピ装置で、常圧水素雰囲気中、シリコン原料ガスがSi
Cl4 、成長温度1150℃、エピ膜厚20μmの条件
で行った。 実施例1 前記ウェーハのうち、[Oi]が1.45×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を8.5℃/minとした。 実施例2 前記ウェーハのうち、[Oi]が1.51×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を6.3℃/minとした。 実施例3 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、800℃から1000℃
の範囲の昇温速度を10℃/min、1000℃から1
150℃の範囲の昇温速度を15℃/minとした。 実施例4 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、800℃から1000℃
の範囲の昇温速度を10℃/min、1000℃から1
150℃の範囲の昇温速度を20℃/minとした。 実施例5 前記ウェーハのうち、[Oi]が1.70×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を3.8℃/minとした。 実施例6 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、900℃までの昇温速度
を20℃/min、900℃で20分保持、900℃か
ら1150℃の範囲の昇温速度を20℃/minとし
た。 比較例1 前記ウェーハのうち、[Oi]が1.70×1018at
oms/cm3 のウェーハで、800℃から1100℃
の範囲の昇温速度を100℃/min、1100℃から
1150℃の範囲の昇温速度を10℃/minとした。 比較例2 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を30℃/minとした。 比較例3 前記ウェーハのうち、[Oi]が1.51×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を30℃/minとした。 比較例4 前記ウェーハのうち、[Oi]が1.70×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を30℃/minとした。 比較例5 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、900℃までの昇温速度
を20℃/min、900℃で3分保持、900℃から
1150℃の範囲の昇温速度を20℃/minとした。 比較例6 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、900℃までの昇温速度
を20℃/min、900℃で120分保持、900℃
から1150℃の範囲の昇温速度を20℃/minとし
た。
【0031】これらの実施例および比較例の熱処理を行
ったウェーハを断面((110)面)から赤外線トモグ
ラフ法により生成したBMDの密度を測定した。使用し
た赤外線トモグラフ法における、検出可能なBMD最小
サイズは20nmである。この方法は測定領域によりB
MD密度の検出限界が異なる。本測定ではウェーハ表面
上で4×200μm、深さ185μmの直方体形状の領
域で測定を行った。この場合のBMD密度の測定限界は
6.8×106 個/cm3 である。測定結果を熱処理条
件と併せて表1、表2に示す。また、図1にウェーハの
初期酸素濃度とBMD密度の関係をグラフにしたものを
示す。
【0032】
【表1】
【0033】
【表2】
【0034】表1、表2および図1から明らかなよう
に、本発明の基板ウェーハにIG処理をしていないエピ
タキシャルウェーハであっても基板部に形成されるBM
Dを高密度とすることができる。すなわち、基板部の酸
素析出物密度[BMD]が、[BMD]≦1×1010
/cm3 、かつ[BMD]≧exp{1.151×10
-18 ×[Oi]+1.151}個/cm3 であるウェー
ハを製造することができる。
【0035】これに対し、比較例から理解されるよう
に、本発明の範囲外の条件でのエピタキシャルウェーハ
はBMDも多いが、低酸素濃度のウェーハでは形成され
るBMD密度が低くなってしまうことがわかる。比較例
2〜4では無欠陥層は形成されるもののウェーハ内部の
バルク部のBMDが低密度であり、十分なゲッタリング
機能が果たせない恐れがある。
【0036】また、比較例5では、保持時間が短いた
め、比較例2と同様にBMD密度が低くなってしまうこ
とがわかる。また、比較例6では、保持時間が長く、B
MDの過度の析出・成長が生じるため、析出量が多く、
充分なDZ層が形成されなかった。また、結晶転移が発
生してしまった。
【0037】また、本発明のエピタキシャルウェーハ
は、上記のように構成されているのでデバイス活性層が
無欠陥となり、基板部にBMDが十分に形成されている
ので、良好な特性を有するデバイスを歩留まりよく製造
することができる。
【0038】本発明のエピプロセスにおいて、昇温プロ
セスおよび降温プロセスでは同一のガス雰囲気で行うこ
とが好ましいが、それぞれにおいて雰囲気ガスの組成を
変化させてもよい。
【0039】
【発明の効果】本発明により基板ウェーハにIG処理を
していないエピタキシャルウェーハでも形成されるBM
D密度を高くでき、その結果十分なゲッタリング機能を
有しているので良好な特性を有する高集積デバイスを歩
留まりよく製造することができる。また、そのようなウ
ェーハを提供することができる。
【図面の簡単な説明】
【図1】基板ウェーハの初期酸素濃度とエピプロセス後
のBMD密度の関係を示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 健郎 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 茶木 勝弘 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 鹿島 一日児 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 岡村 康宏 山口県徳山市大字徳山字江口開作8231番地 5 徳山セラミックス株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 チョクラルスキー法により製造された単
    結晶シリコンインゴットから製造された格子間酸素濃度
    [Oi]が1.80×1018atoms/cm3 未満の
    シリコンウェーハに800℃以上の熱履歴を与えずに、
    その上に成長温度1050〜1250℃でSi単結晶を
    成長したエピタキシャルウェーハを製造するにあたり、 成長前の800〜1000℃の温度範囲において、
    (1)昇温速度を15℃/min以下にするか、または
    (2)任意の温度で5〜100min保持することによ
    って、基板ウェーハ内部の酸素析出密度[BMD]が、
    [BMD]≦1×1010個/cm3 、かつ[BMD]≧
    exp{1.151×10-17 ×[Oi]+1.15
    1}個/cm3 であるエピタキシャルウェーハを製造す
    ることを特徴とするシリコンエピタキシャルウェーハの
    製造方法。
  2. 【請求項2】 チョクラルスキー法により製造された単
    結晶シリコンインゴットから製造された格子間酸素濃度
    [Oi]が1.80×1018atoms/cm3 未満の
    シリコンウェーハに800℃以上の熱履歴を与えずに、
    成長前の800〜1000℃の温度範囲において、
    (1)昇温速度を15℃/min以下にするか、または
    (2)任意の温度で5〜100min保持し、その上に
    成長温度1050〜1250℃でSi単結晶を成長する
    ことにより製造された、基板ウェーハ内部の酸素析出密
    度[BMD]が、[BMD]≦1×1010個/cm3
    かつ[BMD]≧exp{1.151×10-17 ×[O
    i]+1.151}個/cm3 であるシリコンエピタキ
    シャルウェーハ。
JP22913694A 1994-09-26 1994-09-26 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Pending JPH0897220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22913694A JPH0897220A (ja) 1994-09-26 1994-09-26 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22913694A JPH0897220A (ja) 1994-09-26 1994-09-26 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (1)

Publication Number Publication Date
JPH0897220A true JPH0897220A (ja) 1996-04-12

Family

ID=16887330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22913694A Pending JPH0897220A (ja) 1994-09-26 1994-09-26 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Country Status (1)

Country Link
JP (1) JPH0897220A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964435A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Pre-epitaxial heat treatment method for a silicon epitaxial wafer
JP2000114176A (ja) * 1998-10-06 2000-04-21 Komatsu Electronic Metals Co Ltd P/p− エピタキシャルウェーハ及びその製造方法
WO2003009365A1 (fr) * 2001-07-10 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette en silicium, d'une plaquette epitaxiale en silicium, et plaquette epitaxiale en silicium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964435A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Pre-epitaxial heat treatment method for a silicon epitaxial wafer
SG82617A1 (en) * 1998-06-11 2001-08-21 Shinetsu Handotai Kk Production method for silicon epitaxial wafer
US6277715B1 (en) 1998-06-11 2001-08-21 Shin-Etsu Handotai Co., Ltd. Production method for silicon epitaxial wafer
JP2000114176A (ja) * 1998-10-06 2000-04-21 Komatsu Electronic Metals Co Ltd P/p− エピタキシャルウェーハ及びその製造方法
JP4647732B2 (ja) * 1998-10-06 2011-03-09 Sumco Techxiv株式会社 P/p−エピタキシャルウェーハの製造方法
WO2003009365A1 (fr) * 2001-07-10 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette en silicium, d'une plaquette epitaxiale en silicium, et plaquette epitaxiale en silicium
JPWO2003009365A1 (ja) * 2001-07-10 2004-11-11 信越半導体株式会社 シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ
US7033962B2 (en) 2001-07-10 2006-04-25 Shin-Etsu Handotai Co., Ltd. Methods for manufacturing silicon wafer and silicone epitaxial wafer, and silicon epitaxial wafer

Similar Documents

Publication Publication Date Title
JP3144631B2 (ja) シリコン半導体基板の熱処理方法
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
JP2002353225A (ja) 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
JPH09199416A (ja) 半導体基板とその製造方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
JPWO2003009365A1 (ja) シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
WO2003019647A1 (fr) Tranche épitaxiale et son procédé de production
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPS60247935A (ja) 半導体ウエハの製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JP2005064254A (ja) アニールウエーハの製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2002057159A (ja) シリコンウェーハおよびその製造方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP2008294256A (ja) シリコン単結晶ウェーハの製造方法