JPS63239939A - 半導体基体内への不純物導入方法及び装置 - Google Patents

半導体基体内への不純物導入方法及び装置

Info

Publication number
JPS63239939A
JPS63239939A JP7169087A JP7169087A JPS63239939A JP S63239939 A JPS63239939 A JP S63239939A JP 7169087 A JP7169087 A JP 7169087A JP 7169087 A JP7169087 A JP 7169087A JP S63239939 A JPS63239939 A JP S63239939A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
impurity
impurities
container
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7169087A
Other languages
English (en)
Inventor
Yoshitaka Tsunashima
綱島 祥隆
Katsuya Okumura
勝弥 奥村
Toshio Mitsuno
三ツ野 敏夫
Masahiro Kashiwagi
柏木 正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7169087A priority Critical patent/JPS63239939A/ja
Publication of JPS63239939A publication Critical patent/JPS63239939A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体基体内への不純物導入方法および装置
に関する。
(従来技術) 近年、ダイナミックRAM (dRAM)等の半導体集
積回路は、構成素子の微細化による高集積化が著しい、
特に1トランジスタ/1キヤパシタ構成のメモリセルを
用いたdRAMにおいては、メモリセルの縮少が重要で
ある。メモリセル縮少の際に問題となるのが、十分な読
み出しマージンのあるSZN比の確保およびソフトエラ
ーの耐性の点からセルキャパシタの蓄積電荷量を減少さ
せることが回置なことである。従来通りのキャパシタ絶
縁膜の薄膜化により蓄積電荷量を維持する方法は、現在
その絶縁膜が、電界強度および信頼性の面から薄膜化限
界に近づくため、その適用が困難である。
これに代わって、キャパシタ領域のシリコン基板表面に
溝を堀り、この溝側壁部を利用して実効的なキャパシタ
面積を稼ぐ構造(トレンチキャパシタセル)が、蓄積電
荷量を維持する方法として有望視されている。
トレンチキャパシタセルには、種々の構造のものが考え
られているが、溝の内部に高濃度の不純物拡散層を形成
した構造は、基板側に空乏層が伸びず、キャパシタの蓄
積電荷量が減少しない、そのため、1/2Vcc動作さ
せることも可能で、キャパシタ絶縁膜に対する負担も軽
減される。この場合、狭く、深い溝内部の垂直な側面に
、不純物を制御性良く、均一にドーピングする方法が重
要になる。
従来、集積回路プロセスでは、拡散層形成には、イオン
注入法がその特徴である制御性の良さから広く使用され
ている。しかし、イオン注入法をトレンチ構造へ応用す
る場合、不純物イオンの注入方向が一定のため、溝の垂
直な側面で注入イオンに対して影となる部分ができ、不
純物の注入されない領域が生じる。影になる領域をなく
す手段として、注入傾斜角を変化させたり、シリコン基
板を回転させる方法が考えられる。しかし、いずれの方
法も、今後の高集積化から予想される開口部の狭く、よ
り深い溝への応用は不可能である。
イオン注入法に代わるトレンチキャパシタの不純物拡散
層の形成法としては、同相がらの拡散を利用した方法が
考えられる。拡散源として、不純物を添加した多結晶シ
リコン膜やシリコン酸化膜を溝内部に形成した後、熱拡
散によって、シリコン基板の表面へ不純物を導入する方
法である。この場合拡散源の形成方法が問題であり、適
切な不純物濃度の均質な膜が、溝の内壁に均一に形成さ
れることが必要となる。しかし、溝の開口部が狭く、深
さが深くなる程、均一は拡散源の形成は困難になる。
例えば、化学気相成長(CVD)法で形成する場合、被
覆性が溝の底部に近づく程悪くなり、薄膜化する。この
薄膜化は、不純物の拡散量の不足を招き、Uの上部と底
部とで不純物拡散層の濃度が均一にならなくなる。また
、不純物を含む溶液を塗布・乾燥させて、拡散源とする
方法では、溝内部の気泡が抜けきらないおそれがあり、
1チップ百方個以上の数の溝の内部に洩れなく溶液を導
入することは、溝の開口幅が狭く、深さが深くなるにし
たがって、困難になると考えられる。また、固相拡散法
では、いずれの場合も、拡散した後に拡散源を除去する
必要があり、プロセス的に複雑なものにならざるを得な
い。
すなわち既存の不純物導入方法では、上記の点からダイ
ナミックランダムアクセスメモリのキャパシタセルに限
らず、シリコン表面に形成した開口部の幅が狭く、深さ
が深い溝の内壁等に不純物を制御性よく導入することは
、困難である。
(発明が解決しようとする問題点) 本発明は、上記の点に鑑みなされたもので、その目的と
するところは、半導体基体に形成される溝等の内壁部分
に、平担部と同様に不純物を均一に制御性良く導入する
ことを可能とする半導体基体内への不純物の導入方法お
よび装置を提供することにある。
〔発明の構成〕
(問題点を解決するための手段) 本発明は、半導体基体内に不純物を導入する方法として
、半導体基体を減圧された不純物を含む化合物ガス雰囲
気に晒し、半導体基体を加熱することにより不純物を含
む化合物を基体表面あるいは、その近傍で分解し、前記
不純物を半導体基体内に拡散することにある。また本発
明は上記方法のための不純物の導入装置として、不純物
を含む化合物ガスを容器内に導入、および排気する手段
と、容器内を大気圧以下に減圧する手段と、前記容器内
に配置される半導体基体を容器内壁よりも高温に加熱・
保持する手段とを備えるものである。
(作  用) 本発明によれば、半導体基体の例えば開口部が狭く且つ
深い溝内部にも、平担部と同様に不純物を均一に制御性
よく導入することが可能となる。
すなわち、不純物を含む化合物ガスを存在する気相状態
を不純物拡散源として減圧した形で使用することにより
、不純物を含む化合物分子の平均自由行程を長くして、
半導体基体上の例えば開口部の狭く且つ深い溝の内部に
も拡散源である不純物を含む化合物分子を確実に侵入さ
せることが可能になり、平担部と同様に不純物を均一に
溝の奥まで導入させることができる。また、雰囲気中に
含まれる不純物を含む化合物の量を多くすることにより
、半導体基体中へ導入される不純物量は、半導体基体を
加熱した温度における基体中の不純物の固溶限界と拡散
係数とで決定するため、制御性の良い不純物の導入が可
能となる。さらに同相拡散源を用いた場合と異なり、拡
散源が気相状態であるために、拡散源の除去工程が必ず
しも必要ではなく、不純物導入工程が複雑にならない利
点がある。
(実 施 例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は、本発明による不純物導入装置の一実施例を示
す概略構成図である。
この装置は、試料を導入する試料導入室1と。
試料に不純物を拡散導入する不純物導入室2と、試料を
取り出す試料搬出室3とが、それぞれ第1のゲートバル
ブ4、第2のゲートバルブ5を介して、順次配列されて
おり、試料を951の試料搬送装置11と第2の試料搬
送装[12とによって、順次搬送し、試料である半導体
基体8、例えばシリコン基板中へ不純物の導入を行なう
ものである。
また、前記不純物導入室2は、第3のゲートバルブ6を
介して、ターボ分子ポンプ9と、さらに第4のゲートバ
ルブ7を介して、ロータリーポンプ10とに接続されて
おり、真空排気することが可能である。また、図示しな
いが前記試料導入室1、および前記試料搬出室3も、そ
れぞれ真空排気することが可能になっている。
さらに、前記不純物導入室2には、第1のガス導入系1
8、および第2のガス導入系19が、それぞれ第1のバ
ルブ16、および第2のバルブ17を介して接続されて
おり、不純物化合物を含むガス、および不活性なガスを
、装置内に導入することができる。
また、前記不純物導入室2には1石英製の試料台13を
持つ試料を上下動させることのできる試料支持装置15
を具えている6さらにこの試料支持装置15は、赤外線
ランプ14を具えており、試料8を所望の温度に加熱す
ることができる。
次に1本発明方法の実施例として上述した装置を用いて
、開口部の狭い、深い溝を有するシリコン基板表面にヒ
素を導入する方法について説明する。
まず、試料のシリコン基板を試料導入室1の搬送装置1
1上に載置した後、該導入室1を密閉して。
真空排気することにより、該導入室の圧力を10−4〜
10−’Pa程度に減圧する。
不純物導入室2は、通常ターボ分子ポンプ9でtoSP
a以下に減圧されており、第1のゲートバルブ4を開け
た後、該搬送装置11を用いて、該不純物導入室2内の
試料支持装置15上の試料台13に移す。そして、第1
のゲートバルブ4および第3のゲートバルブ6を閉じて
該不純物導入室2を密閉した後、第1のバルブ16を開
けて、第1のガス導入系18から、ヒ素の水素化合物で
あるアルシン(AgH,)を導入する。アルシンを圧力
にして10−1〜10Pa程度導入した後、第1のバル
ブ16を閉じて、アルシンガスを該不純物導入室2内に
封入する。
この状態のまま、赤外線ランプ14により試料のシリコ
ン基板(半導体基体8に相当する)8を加熱し、100
0℃に1分間保持することにより、基板表面および表面
近傍でアルシンを分解させ、基板表面にヒ素を所望の量
だけ導入する。
その後、第4のゲートバルブ7を開けて、ロータリーポ
ンプ10により、不純物導入室2汀のアルシンを排気す
る。その後、第2のバルブ17を開けて、アルゴンを圧
力にして10−1〜10Pa程度導入した後、再び赤外
ランプ14により試料のシリコン基板8を加熱し、 t
ooo℃に30分間保持することにより、基板表面導入
されたヒ素を拡散させ、所望の拡散深さのn型溝itN
を形成する。その後、ゲートバルブ7を閉じて、不純物
導入室2を真空排気することにより、10−4〜10−
’Pa程度に減圧する。
引き続いて、第2のゲートバルブ5を開けて。
搬送装置12を用いて、試料台13上のシリコン基板8
を該搬送装置12に移し、10−4〜10−’Pa程度
に減圧させている試料搬出室3に搬送する。その後該ゲ
ートバルブ5を閉じて、該試料搬出室3を大気圧に戻し
た後、試料のシリコン基板8を装置から取り出す。
以上の工程を経ることにより、シリコン基板表面にヒ素
を拡散させる工程が終了するが、気相の不純物拡散源で
あるアルシンを用いているために、試料であるシリコン
基板上に形成された開口部の狭く、深い溝形状の内部に
も均一にヒ素を形成することが可能となる。
上記実施例では、不純物化合物雰囲気において。
基板の加熱工程を行なっているが、あらかじめ基板の加
熱を行ない、基板温度を上げた状態で不純物化合物ガス
を導入してもよい。
表面に不純物を含んだ薄膜を形成して、この薄膜から不
純物を拡散してもよい。
また、上記実施例においては、基板表面に導入された不
純物を拡散させる高温加熱工程を同じ装置内で行なって
いるが、この高温加熱工程は、別の装置で行なってもよ
い。
さらに上記実施例においては、不純物化合物としてアル
シンを用いたが、拡散する不純物元素が、燐、ヒ素、ア
ンチモン、ホウ素、もしくはガリウム等であれば、その
素子の水素化物、塩化物もしくは弗化物であってもよい
また、シリコン基板の加熱方法として、上記実施例では
、赤外線ランプを用いたが、半導体基体にて吸収し得る
エネルギーを持つ光を照射する方法であれば、他の種々
な方法の利用が可能である。
また、上述した実施例では、不純物を含む化合物の分解
を熱反応によって行なったが、分解に十分なエネルギー
を持った光の照射によって行っても良い、また、エレク
トロン・サイクロトロン・レゾナンス、もしくは、マグ
ネトロンを用いて。
不純物化合物を分解、プラズマ化して、半導体基体表面
に堆積あるいは、基板内に導入する方法を用いてもよい
上記実施例による方法を用いて、第2図(a) 、 (
b)にその平面及び断面を示す様なシリコン基板の溝内
部および主表面に拡散層を形成した場合のMOSキャパ
シタのC−V(容量−電圧)特性を第2図(C)に示す
、第2図(C)において、従来例と上記実施例によって
形成されたキャパシタのC−■特性を比較する。従来例
では、第2図(d)、 (e)に断面を示す様に半導体
基体の溝部に不純物の導入されない領域があるため、そ
の部分で基体が空乏化して、容量が減少する。しかし1
本実施例は、第2図(d)に断面を示す様に均一に不純
物が拡散されるため、容量を保つことができる。
本実施例では、MOSキャパシタの場合を説明したが、
その他の表面に開口の狭く且つ深い溝等の形状を有する
半導体基体への不純物導入工程においても発明を用いる
ことにより、均一で制御性の良い不純物拡散層を平担部
は言うにおよばず溝内部にも形成することができる。
〔発明の効果〕
本発明によれば、凹形状の溝を有するシリコン基板の表
面に、高集積化に適応した。均一で制御性の良い所定導
電型を与える不純物層を形成することができる。したが
って、例えば素子領域の微細化とともに表面に形成され
る溝のアスペクト比が増々大きくなるのに対応して、そ
の微細な深い溝等の内部への不純物の拡散が可能となり
、素子の高集積化及び高速化に有効である。
【図面の簡単な説明】
第1図は、本発明による不純物導入装置の一実施例を示
す概略構成図、第2図は、本発明の実施例の効果を、M
OSキャパシタのC−■特性によって従来例と比較して
評価した結果を示す図である。 1・・・試料導入室、    2・・・不純物導入室、
3・・・試料搬出室、 4・・・第1のゲートバルブ、 5・・・第2のゲートバルブ、 6・・・第3のゲートバルブ、 7・・・第4のゲートバルブ、 8・・・シリコン基板、   9・・・ターボ分子ポン
プ、10・・・ロータリーポンプ、 11.12・・・
試料搬送装置、13・・・石英製試料台、  14・・
・赤外線ランプ、15・・・試料支持装置、  16.
17・・・バルブ。 18・・・第1のガス導入系、19・・・第2のガス導
入系。 101・・・P型シリコン基板、 102・・・ゲート絶縁膜、 103・・・ポリシリコンゲート電極、104・・・n
型不純物拡散層。 105・・・開口部の狭い、深い形状の溝。 代理人 弁理士 則 近 憲 佑 同  竹花喜久男 第2図 !府Iた1玉 イTン己1ミx三五 第2図

Claims (13)

    【特許請求の範囲】
  1. (1)半導体基体内に導入されるべき不純物を含む化合
    物ガスを容器内に導入し且つ前記容器内を排気して前記
    容器内のガス圧力を大気圧以下に減圧するとともに、前
    記容器内に設置された半導体基体を前記容器の内壁より
    も高温にすることを特徴とする半導体基体内への不純物
    導入方法。
  2. (2)特許請求範囲第1項記載の半導体基体内への不純
    物導入方法に於いて、減圧された不純物を含む化合物ガ
    ス雰囲気に晒された前記容器内の半導体基体を加熱した
    後、前記不純物を含む化合物を前記半導体基体表面ある
    いはその近傍で分解し、前記不純物を前記半導体基体内
    に拡散することを特徴とする半導体基体内へ不純物導入
    方法。
  3. (3)特許請求範囲第1項記載の半導体基体内への不純
    物導入方法に於いて、減圧された不純物を含む化合物ガ
    ス雰囲気に晒された容器内の半導体基体を加熱した後、
    前記不純物の化合物を半導体基体表面あるいはその近傍
    で分解し、前記不純物を前記半導体基体表面に堆積させ
    た後、前記半導体基体を加熱処理し、前記半導体基体内
    に不純物を拡散することを特徴とする半導体基体内への
    不純物導入方法。
  4. (4)特許請求範囲第1項記載の半導体基体内への不純
    物導入方法において、容器内に不純物を含む化合物の堆
    積性ガスを導入し、減圧された前記ガス雰囲気に晒され
    た前記容器内の前記半導体基体を加熱して不純物の化合
    物及び堆積性のガスを前記半導体基体の表面あるいはそ
    の近傍で分解反応させて、不純物を含む薄膜を表面に堆
    積させ、前記半導体基体を半導体加熱処理し、不純物を
    含む前記薄膜より前記に半導体基体内に不純物を拡散す
    ることを特徴とする半導体基体内への不純物導入方法。
  5. (5)特許請求範囲第1項記載の半導体基体内への不純
    物導入方法において、減圧下で前記容器内の半導体基体
    を加熱した後、不純物を含む化合物ガスを前記容器内に
    導入し、不純物の化合物を前記半導体基体表面あるいは
    その近傍で分解し、所望の不純物量を前記半導体基体内
    に拡散導入し、しかる直後に再度前記不純物のガスを排
    気することを特徴とする半導体基体内への不純物の導入
    方法。
  6. (6)特許請求範囲第1項記載の半導体基体内への不純
    物導入方法において、減圧下で容器内の半導体基体を加
    熱した後、不純物の化合物を含むガスを前記容器内に導
    入し、不純物の化合物を前記半導体表面あるいはその近
    傍で分解し、前記半導体基体表面に堆積させた後、前記
    不純物の化合物のガスを排気し、しかる後に前記半導体
    基体を加熱処理し、前記半導体基体内に不純物を拡散す
    ることを特徴とする半導体基体内への不純物導入方法。
  7. (7)特許請求範囲第1項記載の半導体基体内への不純
    物導入方法において、減圧下で容器内の半導体基体を加
    熱した後、前記容器内に不純物の化合物を含む堆積性の
    ガスを導入し、不純物の化合物及び堆積性のガスを前記
    半導体表面あるいはその近傍で分解反応させ、不純物を
    含む薄膜を表面に堆積させた後、前記不純物の化合物及
    び堆積性のガスを排気し、しかる後前記半導体基体を加
    熱処理し、不純物を含む薄膜より前記半導体基体内に不
    純物を拡散することを特徴とする半導体基体内への不純
    物導入方法。
  8. (8)半導体基体がシリコンであることを特徴とする特
    許請求範囲第2項乃至第7項に記載の半導体基体内への
    不純物導入方法。
  9. (9)半導体基体の表面に、開口部の最小幅が2μm以
    下の溝あるいは孔が形成されていることを特徴とする特
    許請求範囲第2項乃至第7項に記載の半導体基体内への
    不純物導入方法。
  10. (10)前記不純物の化合物として、燐、砒素、アンチ
    モン、ホウ素、もしくはガリウム等の元素の水素化物、
    塩化物もしくは弗化物であることを特徴とする特許請求
    の範囲第2項乃至第7項に記載の半導体基体内への不純
    物導入方法。
  11. (11)半導体基体の加熱を前記半導体基体が吸収しう
    るエネルギーを有する光の照射により行うことを特徴と
    する特許請求範囲第2項乃至第7項に記載の半導体基体
    内への不純物導入方法。
  12. (12)前記不純物の化合物の分解を熱反応、光反応、
    もしくは、ECR又はマグネトロンを用いたプラズマ反
    応により行なうことを特徴とする特許請求範囲第2項乃
    至第7項に記載の半導体基体内への不純物導入方法。
  13. (13)容器と、この容器内に不純物を含む化合物ガス
    を導入する手段と、前記容器内を排気する手段と、前記
    容器内のガス圧力を大気圧力以下に減圧する手段と、前
    記容器内に設置される半導体基体を前記容器内壁よりも
    高温に加熱保持する加熱手段とを具備した半導体基体内
    への不純物導入装置。
JP7169087A 1987-03-27 1987-03-27 半導体基体内への不純物導入方法及び装置 Pending JPS63239939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7169087A JPS63239939A (ja) 1987-03-27 1987-03-27 半導体基体内への不純物導入方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7169087A JPS63239939A (ja) 1987-03-27 1987-03-27 半導体基体内への不純物導入方法及び装置

Publications (1)

Publication Number Publication Date
JPS63239939A true JPS63239939A (ja) 1988-10-05

Family

ID=13467796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7169087A Pending JPS63239939A (ja) 1987-03-27 1987-03-27 半導体基体内への不純物導入方法及び装置

Country Status (1)

Country Link
JP (1) JPS63239939A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430168A2 (en) * 1989-12-01 1991-06-05 Seiko Instruments Inc. Doping method of impurity into semiconductor trench wall
WO1993017448A1 (en) * 1992-02-25 1993-09-02 Ag Processing Technology, Inc. D.B.A. Ag Associates Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US5338697A (en) * 1989-12-01 1994-08-16 Seiko Instruments Inc. Doping method of barrier region in semiconductor device
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
US5514620A (en) * 1989-12-01 1996-05-07 Seiko Instruments Inc. Method of producing PN junction device
US5851909A (en) * 1989-08-11 1998-12-22 Seiko Instruments Inc. Method of producing semiconductor device using an adsorption layer
US5874352A (en) * 1989-12-06 1999-02-23 Sieko Instruments Inc. Method of producing MIS transistors having a gate electrode of matched conductivity type
JP2007005828A (ja) * 2000-09-14 2007-01-11 Vishay Intertechnology Inc 半導体基板上に形成される高精度高周波数キャパシタ
US9136060B2 (en) 2000-09-14 2015-09-15 Vishay-Siliconix Precision high-frequency capacitor formed on semiconductor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60216538A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体基板への不純物拡散方法
JPS60245218A (ja) * 1984-05-18 1985-12-05 ミテル・コ−ポレ−シヨン 半導体素子の製造方法とその装置
JPS6220306A (ja) * 1985-07-18 1987-01-28 M Setetsuku Kk 半導体基板の不純物拡散層制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60216538A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体基板への不純物拡散方法
JPS60245218A (ja) * 1984-05-18 1985-12-05 ミテル・コ−ポレ−シヨン 半導体素子の製造方法とその装置
JPS6220306A (ja) * 1985-07-18 1987-01-28 M Setetsuku Kk 半導体基板の不純物拡散層制御方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851909A (en) * 1989-08-11 1998-12-22 Seiko Instruments Inc. Method of producing semiconductor device using an adsorption layer
US5338697A (en) * 1989-12-01 1994-08-16 Seiko Instruments Inc. Doping method of barrier region in semiconductor device
US5514620A (en) * 1989-12-01 1996-05-07 Seiko Instruments Inc. Method of producing PN junction device
EP0430168A2 (en) * 1989-12-01 1991-06-05 Seiko Instruments Inc. Doping method of impurity into semiconductor trench wall
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
US5874352A (en) * 1989-12-06 1999-02-23 Sieko Instruments Inc. Method of producing MIS transistors having a gate electrode of matched conductivity type
JP2755369B2 (ja) * 1992-02-25 1998-05-20 エージー.アソシェーツ、インコーポレイテッド 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング
EP0628213A4 (en) * 1992-02-25 1997-02-19 Processing Technology Inc D B GAS PHASE DATING FROM A SEMICONDUCTOR MATERIAL UNDER LOW PRESSURE IN A RADIATOR WARMED BY RADIATION WITH A COOLED WALL.
US5324684A (en) * 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
WO1993017448A1 (en) * 1992-02-25 1993-09-02 Ag Processing Technology, Inc. D.B.A. Ag Associates Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
EP0628213A1 (en) * 1992-02-25 1994-12-14 Ag Associates, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
JP2007005828A (ja) * 2000-09-14 2007-01-11 Vishay Intertechnology Inc 半導体基板上に形成される高精度高周波数キャパシタ
EP1895569B1 (en) * 2000-09-14 2013-06-12 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
EP1895568B1 (en) * 2000-09-14 2014-07-16 Vishay Intertechnology, Inc. High-frequency capacitor formed on semiconductor substrate
US9136060B2 (en) 2000-09-14 2015-09-15 Vishay-Siliconix Precision high-frequency capacitor formed on semiconductor substrate

Similar Documents

Publication Publication Date Title
US5198387A (en) Method and apparatus for in-situ doping of deposited silicon
JP2002517914A (ja) 誘電体層形成のための方法及び装置
EP1224692B1 (en) Method for manufacturing a capacitor by forming a silicon electrode having hemispherical silicon grains
JPS6367730A (ja) 半導体基板に作られた溝に対するド−ピング方法
JPS63166220A (ja) 半導体装置の製造方法
JPH11150249A (ja) 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス
JPH1074898A (ja) 半導体装置のキャパシタ製造方法
JPS63239939A (ja) 半導体基体内への不純物導入方法及び装置
JP2599556B2 (ja) 高濃度ドープ領域を有する半導体装置の製造方法
JPH02290050A (ja) 半導体装置およびその製造方法
KR100530932B1 (ko) 집적회로제조방법
JP2778451B2 (ja) 半導体装置の製造方法
JPH10209147A (ja) 半導体装置の製造方法
US5354710A (en) Method of manufacturing semiconductor devices using an adsorption enhancement layer
US5851906A (en) Impurity doping method
JPS63175418A (ja) 半導体装置用のドープされた多結晶質シリコン層
US6403455B1 (en) Methods of fabricating a memory device
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
EP0429885B1 (en) Method of in-situ doping of deposited silicon
JP2694957B2 (ja) 半導体装置の製造方法
KR0134951B1 (ko) 반도체 디바이스 제조 방법
US4210473A (en) Process for producing a semiconductor device
JPH0637079A (ja) 半導体装置及びその製造装置及びその製造方法
JP2998996B2 (ja) 半導体素子の製造方法
JPS6276559A (ja) 半導体装置の製造方法