JP2002110693A - 深い多孔性トレンチの側壁にドーピングを実施するための角度注入法 - Google Patents
深い多孔性トレンチの側壁にドーピングを実施するための角度注入法Info
- Publication number
- JP2002110693A JP2002110693A JP2001145290A JP2001145290A JP2002110693A JP 2002110693 A JP2002110693 A JP 2002110693A JP 2001145290 A JP2001145290 A JP 2001145290A JP 2001145290 A JP2001145290 A JP 2001145290A JP 2002110693 A JP2002110693 A JP 2002110693A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- microns
- depth
- trenches
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000002347 injection Methods 0.000 title description 3
- 239000007924 injection Substances 0.000 title description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 239000007943 implant Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 12
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- -1 Boron ions Chemical class 0.000 abstract 2
- 230000008569 process Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 超接合半導体デバイスを製造する方法を提供
する。 【解決手段】 対称に配置された離隔した多数のトレン
チが、Ｎ＋ボディ上のＮ −シリコンエピタキシャル層の
深さ３５ミクロンから４０ミクロンのところまで侵入す
る。これらのウェルは円形の横断面を有し、直径は約９
ミクロンである。トレンチの軸に対してわずかに傾いた
ホウ素のイオン注入ビームによってトレンチ壁に注入を
実施する。ウェハは、その表面に対して９０度でない軸
を中心に断続的または連続的に回転させ、これによって
注入ビームを斜めにし、トレンチの内表面のホウ素イオ
ン分布をより均一にする。
する。 【解決手段】 対称に配置された離隔した多数のトレン
チが、Ｎ＋ボディ上のＮ −シリコンエピタキシャル層の
深さ３５ミクロンから４０ミクロンのところまで侵入す
る。これらのウェルは円形の横断面を有し、直径は約９
ミクロンである。トレンチの軸に対してわずかに傾いた
ホウ素のイオン注入ビームによってトレンチ壁に注入を
実施する。ウェハは、その表面に対して９０度でない軸
を中心に断続的または連続的に回転させ、これによって
注入ビームを斜めにし、トレンチの内表面のホウ素イオ
ン分布をより均一にする。
Description
【０００１】
【発明の属する技術分野】本発明は、超接合半導体デバ
イス（ｓｕｐｅｒｊｕｎｃｔｉｏｎ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ ｄｅｖｉｃｅ）の製造方法に関し、詳細に
は、超接合デバイスの離隔したセルの側壁に均一な注入
および拡散を形成する新規のプロセスに関する。
イス（ｓｕｐｅｒｊｕｎｃｔｉｏｎ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ ｄｅｖｉｃｅ）の製造方法に関し、詳細に
は、超接合デバイスの離隔したセルの側壁に均一な注入
および拡散を形成する新規のプロセスに関する。
【０００２】
【従来の技術】いわゆる超接合（ｓｕｐｅｒｊｕｎｃｔ
ｉｏｎ）は、パワーＭＯＳＦＥＴデバイスに新しい概念
をもたらしたが、この設計概念を実現する現在のプロセ
スは困難かつ複雑である。周知の一プロセスでは、比較
的に浅いＮ-エピタキシャル層をＮ+基板の上に形成し、
この層に、Ｐコラム（ｃｏｌｕｍｎ）の一部分を形成す
る離隔したＰ拡散を拡散させる。Ｐコラムが所望の高さ
に達するまで、一連のＮ-層を互いの上に成長させ、対
応するＰ拡散を互いの上に積み上げる。一般的なプロセ
スは、図１に示すような多重注入／エピタキシャル成長
を使用して実現することができる。
ｉｏｎ）は、パワーＭＯＳＦＥＴデバイスに新しい概念
をもたらしたが、この設計概念を実現する現在のプロセ
スは困難かつ複雑である。周知の一プロセスでは、比較
的に浅いＮ-エピタキシャル層をＮ+基板の上に形成し、
この層に、Ｐコラム（ｃｏｌｕｍｎ）の一部分を形成す
る離隔したＰ拡散を拡散させる。Ｐコラムが所望の高さ
に達するまで、一連のＮ-層を互いの上に成長させ、対
応するＰ拡散を互いの上に積み上げる。一般的なプロセ
スは、図１に示すような多重注入／エピタキシャル成長
を使用して実現することができる。
【０００３】このような製造プロセスは複雑で費用がか
かるだけでなく、多重注入／エピタキシャル成長によっ
て不均一なドーピングプロファイルが形成されるため、
電気的な特性も劣る。Ｎボディ中にトレンチをエッチン
グし、次いでこのトレンチにＰ材料層を充てんする別の
プロセスが提案されている。このタイプの一プロセス
が、２０００年１２月７日出願のＤａｎｉｅｌ Ｍ．Ｋ
ｉｎｚｅｒおよびＳｒｉｋａｎｔ Ｓｒｉｄｅｖａｎの
「ＨＩＧＨ ＶＯＬＴＡＧＥ ＶＥＲＴＩＣＡＬＣＯＮ
ＤＵＣＴＩＯＮ ＳＵＰＥＲＪＵＮＣＴＩＯＮ ＳＥＭ
ＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥ」という名称の同
時係属中の出願第０９／７３２４０１号（ＩＲ−１７５
６）に示されている。これらのプロセスはバルキー（ｂ
ｕｌｋｙ）かつ複雑であり、一濃度型の離隔したセルま
たはパイロン（ｐｙｌｏｎ）を異なる導電型のボディに
形成するときには特にそうである。
かるだけでなく、多重注入／エピタキシャル成長によっ
て不均一なドーピングプロファイルが形成されるため、
電気的な特性も劣る。Ｎボディ中にトレンチをエッチン
グし、次いでこのトレンチにＰ材料層を充てんする別の
プロセスが提案されている。このタイプの一プロセス
が、２０００年１２月７日出願のＤａｎｉｅｌ Ｍ．Ｋ
ｉｎｚｅｒおよびＳｒｉｋａｎｔ Ｓｒｉｄｅｖａｎの
「ＨＩＧＨ ＶＯＬＴＡＧＥ ＶＥＲＴＩＣＡＬＣＯＮ
ＤＵＣＴＩＯＮ ＳＵＰＥＲＪＵＮＣＴＩＯＮ ＳＥＭ
ＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥ」という名称の同
時係属中の出願第０９／７３２４０１号（ＩＲ−１７５
６）に示されている。これらのプロセスはバルキー（ｂ
ｕｌｋｙ）かつ複雑であり、一濃度型の離隔したセルま
たはパイロン（ｐｙｌｏｎ）を異なる導電型のボディに
形成するときには特にそうである。
【０００４】Ｎ-エピタキシャル層中に平行なトレンチ
を形成し、トレンチの壁に、周囲のＮ-エピタキシャル
ボディと荷電平衡させるのに十分な濃度および深さのＰ
型ドーパントを単純に拡散させる別のプロセスも知られ
ている。このようなデバイスでは、トレンチ、特に深い
トレンチの壁の長さ方向に均一なＰ型濃度を得ることが
難しい。
を形成し、トレンチの壁に、周囲のＮ-エピタキシャル
ボディと荷電平衡させるのに十分な濃度および深さのＰ
型ドーパントを単純に拡散させる別のプロセスも知られ
ている。このようなデバイスでは、トレンチ、特に深い
トレンチの壁の長さ方向に均一なＰ型濃度を得ることが
難しい。
【０００５】
【発明が解決しようとする課題】本発明では、深いセル
の側壁に均一かつよく制御されたやり方で直接にドーピ
ングを実施する角度注入（ａｎｇｌｅ ｉｍｐｌａｎ
ｔ）が提供される。
の側壁に均一かつよく制御されたやり方で直接にドーピ
ングを実施する角度注入（ａｎｇｌｅ ｉｍｐｌａｎ
ｔ）が提供される。
【０００６】
【課題を解決するための手段】本発明の基本概念は、深
いトレンチをエッチングした後に角度注入を使用してト
レンチの側壁にドーピングを実施するというものであ
る。注入マシンは、ドーピングイオンがトレンチの底に
確実に到達するように注入角を容易に調節することがで
きる。注入角の選択値は、トレンチの深さおよび幅によ
って決まる。さらに、注入サンプルウェハを断続的また
は連続的に回転させることによって、トレンチの側壁は
その全長に沿って均一にドープされる。トレンチの横断
面は、六角形、ストライプ、円、長方形など、さまざま
な形状とすることができる。トレンチのドーピング分
布、接合の深さおよび表面濃度は、注入エネルギー、ド
ーズ量（ｄｏｓｅ）、化学種（ｓｐｅｃｉｅｓ）、およ
びアニール条件によって決定される。本発明の主な利点
は次の通りである。（１）１つのトレンチに対して注入
が１回だけであり、エピタキシャル成長が必要ない。
（２）トレンチの側壁に対して１回の操作で容易かつ均
一にドーピングを実施することができる。（３）従来の
トレンチ形成に比べコストが大幅に安い。（４）非常に
浅い接合を形成し、制御することができる。このこと
は、トランジスタセルサイズの低減に不可欠である。
（５）直接イオン注入によって均一なドーピングプロフ
ァイルが形成されることは、超接合デバイスの基本的要
件である、電界特性曲線がトレンチの深さに沿って理想
的な規則正しい長方形を描くことに不可欠である。
いトレンチをエッチングした後に角度注入を使用してト
レンチの側壁にドーピングを実施するというものであ
る。注入マシンは、ドーピングイオンがトレンチの底に
確実に到達するように注入角を容易に調節することがで
きる。注入角の選択値は、トレンチの深さおよび幅によ
って決まる。さらに、注入サンプルウェハを断続的また
は連続的に回転させることによって、トレンチの側壁は
その全長に沿って均一にドープされる。トレンチの横断
面は、六角形、ストライプ、円、長方形など、さまざま
な形状とすることができる。トレンチのドーピング分
布、接合の深さおよび表面濃度は、注入エネルギー、ド
ーズ量（ｄｏｓｅ）、化学種（ｓｐｅｃｉｅｓ）、およ
びアニール条件によって決定される。本発明の主な利点
は次の通りである。（１）１つのトレンチに対して注入
が１回だけであり、エピタキシャル成長が必要ない。
（２）トレンチの側壁に対して１回の操作で容易かつ均
一にドーピングを実施することができる。（３）従来の
トレンチ形成に比べコストが大幅に安い。（４）非常に
浅い接合を形成し、制御することができる。このこと
は、トランジスタセルサイズの低減に不可欠である。
（５）直接イオン注入によって均一なドーピングプロフ
ァイルが形成されることは、超接合デバイスの基本的要
件である、電界特性曲線がトレンチの深さに沿って理想
的な規則正しい長方形を描くことに不可欠である。
【０００７】
【発明の実施の形態】図１に、Ｎ+基板１２の上にＮ-シ
リコンボディ１０をエピタキシャル成長させた、シリコ
ンダイ中の超接合構造の断面図を示す。ボディ１０中
に、離隔した深いＰ+パイロンまたはコラム１１が形成
される。このＮ-領域およびＰ+領域のサイズおよび濃度
は、両者が逆バイアス下で完全に空乏化するように決め
られる。
リコンボディ１０をエピタキシャル成長させた、シリコ
ンダイ中の超接合構造の断面図を示す。ボディ１０中
に、離隔した深いＰ+パイロンまたはコラム１１が形成
される。このＮ-領域およびＰ+領域のサイズおよび濃度
は、両者が逆バイアス下で完全に空乏化するように決め
られる。
【０００８】このデバイスの製造に使用されるプロセス
は、十分な長さのパイロン、例えば長さ３５ミクロンの
パイロンを形成するため、Ｎ-シリコン層の逐次成長お
よびそれぞれの層へのＰ型拡散を必要とする。このプロ
セスは、複雑かつ高コストのプロセスである。
は、十分な長さのパイロン、例えば長さ３５ミクロンの
パイロンを形成するため、Ｎ-シリコン層の逐次成長お
よびそれぞれの層へのＰ型拡散を必要とする。このプロ
セスは、複雑かつ高コストのプロセスである。
【０００９】本発明によれば、図２、３および４に示す
ように、深さが例えば３０ミクロンから５０ミクロンま
で、幅が例えば２ミクロンから５ミクロンまでの離隔し
た複数のトレンチ、例えばトレンチ２０から２６までを
Ｎ-ボディ２７中にエッチングする。その後、図２の矢
印３０および３１で概略的に示すように、トレンチ２０
から２６までの垂直中心軸に対して浅い角度、例えば２
度から７度までで注入を実施する。この注入の間、ウェ
ハ２７を、ウェハの表面に垂直な軸を中心に斜めに、連
続的にまたはステップ式に回転させ、注入ビームがトレ
ンチの表面全体に完全に均一に分布するようにすること
が重要である。例えば、トレンチの軸に垂直な平面内の
小さな角度によって画定された内表面に対するトレンチ
の深さに沿った個別の注入を複数回実施することができ
る。次いでウェハを新しい角位置まで回転させ、または
新しい角位置まで１ステップ進め、新しい角度でそれぞ
れの注入を実施する。この逐次注入は、９０度ずつ４ス
テップ、６０度ずつ６ステップなどで実施することがで
きる。
ように、深さが例えば３０ミクロンから５０ミクロンま
で、幅が例えば２ミクロンから５ミクロンまでの離隔し
た複数のトレンチ、例えばトレンチ２０から２６までを
Ｎ-ボディ２７中にエッチングする。その後、図２の矢
印３０および３１で概略的に示すように、トレンチ２０
から２６までの垂直中心軸に対して浅い角度、例えば２
度から７度までで注入を実施する。この注入の間、ウェ
ハ２７を、ウェハの表面に垂直な軸を中心に斜めに、連
続的にまたはステップ式に回転させ、注入ビームがトレ
ンチの表面全体に完全に均一に分布するようにすること
が重要である。例えば、トレンチの軸に垂直な平面内の
小さな角度によって画定された内表面に対するトレンチ
の深さに沿った個別の注入を複数回実施することができ
る。次いでウェハを新しい角位置まで回転させ、または
新しい角位置まで１ステップ進め、新しい角度でそれぞ
れの注入を実施する。この逐次注入は、９０度ずつ４ス
テップ、６０度ずつ６ステップなどで実施することがで
きる。
【００１０】注入化学種はＰ型材料、例えばホウ素であ
る。一例では、ホウ素注入を、３０ｋｅＶ、ドーズ量３
×１０13から１×１０14原子／ｃｍ2で実施し、続いて
１０５０℃、４０分から９０分のアニールを実施する。
トレンチとトレンチは４．５から９ミクロンの間隔をあ
け、エピタキシャル成長させた抵抗率３から３．５オー
ムｃｍのＮ-シリコン中に形成する。この注入によっ
て、活性化されたときに周囲のＮ-ボディ２７のそれに
釣り合った深さおよび濃度を有するＰ型の表面領域３２
がセル２０から２６までに生成され、そのため、接合部
３２／２７の逆バイアスの間、これら２つはともに空乏
化する。
る。一例では、ホウ素注入を、３０ｋｅＶ、ドーズ量３
×１０13から１×１０14原子／ｃｍ2で実施し、続いて
１０５０℃、４０分から９０分のアニールを実施する。
トレンチとトレンチは４．５から９ミクロンの間隔をあ
け、エピタキシャル成長させた抵抗率３から３．５オー
ムｃｍのＮ-シリコン中に形成する。この注入によっ
て、活性化されたときに周囲のＮ-ボディ２７のそれに
釣り合った深さおよび濃度を有するＰ型の表面領域３２
がセル２０から２６までに生成され、そのため、接合部
３２／２７の逆バイアスの間、これら２つはともに空乏
化する。
【００１１】図４に、トレンチの深さに対する望ましい
電界分布を示す。
電界分布を示す。
【００１２】最終的なデバイスは、出願第０９／７３２
４０１号の開示のようにＭＯＳゲート制御構造ならびに
ソースおよびドレイン電極を追加することによって、通
常通りに完成させることができる。
４０１号の開示のようにＭＯＳゲート制御構造ならびに
ソースおよびドレイン電極を追加することによって、通
常通りに完成させることができる。
【００１３】特定の実施形態に関して本発明を説明して
きたが、当業者には、その他の多くの変形および変更、
ならびにその他の用途が明白であろう。したがって、本
明細書の特定の開示は本発明を限定するものではない。
きたが、当業者には、その他の多くの変形および変更、
ならびにその他の用途が明白であろう。したがって、本
明細書の特定の開示は本発明を限定するものではない。
【図１】従来技術の一般的な超接合デバイスの１つのセ
ルを示す断面図である。
ルを示す断面図である。
【図２】本発明に基づいて注入され、回転される超接合
デバイスのセルの半分を示す断面図である。
デバイスのセルの半分を示す断面図である。
【図３】図２のセルの上面図である。
【図４】図２および３のセルなどのセルを含むウェハの
一部分の上面図である。
一部分の上面図である。
【図５】図２の構造のトレンチの深さに対する電界を示
すグラフである。
すグラフである。
１０ Ｎ-シリコンボディ １１ Ｐ+パイロンまたはコラム １２ Ｎ+基板 ２０〜２６ トレンチ ２７ Ｎ-ボディ ３０，３１ 注入ビーム ３２ Ｐ型表面領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リピン レン アメリカ合衆国 90066 カリフォルニア 州 ロサンゼルス ソーテル ブールバー ド 3314 アパートメント ３ (72)発明者 スリカント スリデバン アメリカ合衆国 90277 カリフォルニア 州 レドンド ビーチ ビア リビエラ 205 アパートメント ８
Claims (9)
- 【請求項１】 第１の導電型のシリコンウェハ中に離隔
した平行トレンチを形成するステップであって、前記ト
レンチのそれぞれが前記シリコンウェハの上面に垂直で
あり、前記トレンチのそれぞれがほぼ同じ深さおよび断
面を有するステップと、 第２の導電型を規定する化学種の注入ビームを、前記シ
リコンウェハの表面に向けて、かつ、前記トレンチのそ
れぞれの軸に対してある角度を持たせて導くステップで
あって、前記角度が十分に小さいため、セルのそれぞれ
の内表面の全長が注入源から注入イオンを受け取るステ
ップと、 前記ウェハを回転させて、前記トレンチのそれぞれの内
表面全体を注入ビームに暴露するステップとを備えるこ
とを特徴とする超接合デバイスの製造方法。 - 【請求項２】 前記トレンチが前記ウェハの表面に対称
に配置されることを特徴とする請求項１に記載の方法。 - 【請求項３】 前記イオン注入角が１度から２０度まで
であることを特徴とする請求項１に記載の方法。 - 【請求項４】 前記第１の導電型がＮ型であることを特
徴とする請求項１に記載の方法。 - 【請求項５】 前記イオン注入角が１度から２０度まだ
であることを特徴とする請求項２に記載の方法。 - 【請求項６】 前記トレンチの深さが約２５ミクロン
超、幅が約９ミクロン未満であることを特徴とする請求
項１に記載の方法。 - 【請求項７】 前記トレンチの深さが約２５ミクロン
超、幅が約９ミクロン未満であることを特徴とする請求
項２に記載の方法。 - 【請求項８】 前記トレンチの深さが約２５ミクロン
超、幅が約９ミクロン未満であることを特徴とする請求
項３に記載の方法。 - 【請求項９】 前記トレンチの深さが約２５ミクロン
超、幅が約９ミクロン未満であることを特徴とする請求
項５に記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20403300P | 2000-05-15 | 2000-05-15 | |
| US09/852,579 US6509240B2 (en) | 2000-05-15 | 2001-05-10 | Angle implant process for cellular deep trench sidewall doping |
| US09/852579 | 2001-05-10 | ||
| US60/204033 | 2001-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110693A true JP2002110693A (ja) | 2002-04-12 |
Family
ID=26899113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145290A Pending JP2002110693A (ja) | 2000-05-15 | 2001-05-15 | 深い多孔性トレンチの側壁にドーピングを実施するための角度注入法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6509240B2 (ja) |
| JP (1) | JP2002110693A (ja) |
| DE (1) | DE10123616A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849900B2 (en) | 2003-04-16 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6756273B2 (en) | 2001-03-12 | 2004-06-29 | Semiconductor Components Industries, L.L.C. | Semiconductor component and method of manufacturing |
| US6686244B2 (en) | 2002-03-21 | 2004-02-03 | General Semiconductor, Inc. | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4209260B2 (ja) * | 2003-06-04 | 2009-01-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7166890B2 (en) * | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| DE102004015921B4 (de) * | 2004-03-31 | 2006-06-14 | Infineon Technologies Ag | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation |
| US6982193B2 (en) | 2004-05-10 | 2006-01-03 | Semiconductor Components Industries, L.L.C. | Method of forming a super-junction semiconductor device |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
| US7253477B2 (en) * | 2005-02-15 | 2007-08-07 | Semiconductor Components Industries, L.L.C. | Semiconductor device edge termination structure |
| US7176524B2 (en) * | 2005-02-15 | 2007-02-13 | Semiconductor Components Industries, Llc | Semiconductor device having deep trench charge compensation regions and method |
| US7285823B2 (en) * | 2005-02-15 | 2007-10-23 | Semiconductor Components Industries, L.L.C. | Superjunction semiconductor device structure |
| US7482220B2 (en) | 2005-02-15 | 2009-01-27 | Semiconductor Components Industries, L.L.C. | Semiconductor device having deep trench charge compensation regions and method |
| EP1696490A1 (en) * | 2005-02-25 | 2006-08-30 | STMicroelectronics S.r.l. | Charge compensation semiconductor device and relative manufacturing process |
| US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| AT504998A2 (de) * | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
| US8368165B2 (en) * | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| US7790549B2 (en) * | 2008-08-20 | 2010-09-07 | Alpha & Omega Semiconductor, Ltd | Configurations and methods for manufacturing charge balanced devices |
| US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7679146B2 (en) * | 2006-05-30 | 2010-03-16 | Semiconductor Components Industries, Llc | Semiconductor device having sub-surface trench charge compensation regions |
| US7411266B2 (en) * | 2006-05-30 | 2008-08-12 | Semiconductor Components Industries, L.L.C. | Semiconductor device having trench charge compensation regions and method |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法 |
| US7799640B2 (en) * | 2006-09-28 | 2010-09-21 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device having trench charge compensation regions |
| DE102007035251B3 (de) * | 2007-07-27 | 2008-08-28 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Isolationsgräben mit unterschiedlichen Seitenwanddotierungen |
| WO2009039441A1 (en) | 2007-09-21 | 2009-03-26 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US7893488B2 (en) * | 2008-08-20 | 2011-02-22 | Alpha & Omega Semiconductor, Inc. | Charged balanced devices with shielded gate trench |
| CN102138206B (zh) | 2008-09-01 | 2014-03-12 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
| US9000550B2 (en) | 2008-09-08 | 2015-04-07 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
| US7902075B2 (en) * | 2008-09-08 | 2011-03-08 | Semiconductor Components Industries, L.L.C. | Semiconductor trench structure having a sealing plug and method |
| US7960781B2 (en) * | 2008-09-08 | 2011-06-14 | Semiconductor Components Industries, Llc | Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US9508805B2 (en) | 2008-12-31 | 2016-11-29 | Alpha And Omega Semiconductor Incorporated | Termination design for nanotube MOSFET |
| US7943989B2 (en) * | 2008-12-31 | 2011-05-17 | Alpha And Omega Semiconductor Incorporated | Nano-tube MOSFET technology and devices |
| TWI402985B (zh) * | 2009-06-02 | 2013-07-21 | Anpec Electronics Corp | 絕緣閘雙極電晶體與二極體之整合結構及其製作方法 |
| US8299494B2 (en) * | 2009-06-12 | 2012-10-30 | Alpha & Omega Semiconductor, Inc. | Nanotube semiconductor devices |
| US7910486B2 (en) * | 2009-06-12 | 2011-03-22 | Alpha & Omega Semiconductor, Inc. | Method for forming nanotube semiconductor devices |
| US7892924B1 (en) * | 2009-12-02 | 2011-02-22 | Alpha And Omega Semiconductor, Inc. | Method for making a charge balanced multi-nano shell drift region for superjunction semiconductor device |
| US8466017B2 (en) * | 2009-12-08 | 2013-06-18 | Power Integrations, Inc. | Methods of making semiconductor devices having implanted sidewalls and devices made thereby |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US20120080802A1 (en) | 2010-09-30 | 2012-04-05 | International Business Machines Corporation | Through silicon via in n+ epitaxy wafers with reduced parasitic capacitance |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| CN103178110B (zh) * | 2011-12-21 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一种超级结工艺中的深沟槽结构及其制作方法 |
| CN102522338B (zh) * | 2011-12-27 | 2014-04-16 | 杭州士兰集成电路有限公司 | 高压超结mosfet结构及p型漂移区形成方法 |
| US9673081B2 (en) * | 2012-05-25 | 2017-06-06 | Newport Fab, Llc | Isolated through silicon via and isolated deep silicon via having total or partial isolation |
| US9735232B2 (en) | 2013-09-18 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing a semiconductor structure having a trench with high aspect ratio |
| US9171949B1 (en) | 2014-09-24 | 2015-10-27 | Alpha And Omega Semiconductor Incorporated | Semiconductor device including superjunction structure formed using angled implant process |
| WO2016148704A1 (en) | 2015-03-17 | 2016-09-22 | Halliburton Energy Services, Inc. | Multi-surface viscosity measurement |
| JP6622611B2 (ja) * | 2016-02-10 | 2019-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US10644102B2 (en) | 2017-12-28 | 2020-05-05 | Alpha And Omega Semiconductor (Cayman) Ltd. | SGT superjunction MOSFET structure |
| DE102019110922A1 (de) | 2019-04-26 | 2020-10-29 | X-Fab Semiconductor Foundries Gmbh | Grabenisolationsstruktur mit vergrößerter elektrisch leitender Seitenwand |
| US11569345B2 (en) | 2020-11-23 | 2023-01-31 | Alpha And Omega Semiconductor (Cayman) Ltd. | Gas dopant doped deep trench super junction high voltage MOSFET |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057444A (en) * | 1985-03-05 | 1991-10-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| JPS62142318A (ja) * | 1985-12-17 | 1987-06-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| GB9512089D0 (en) * | 1995-06-14 | 1995-08-09 | Evans Jonathan L | Semiconductor device fabrication |
| JP3938964B2 (ja) | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
-
2001
- 2001-05-10 US US09/852,579 patent/US6509240B2/en not_active Expired - Lifetime
- 2001-05-15 DE DE10123616A patent/DE10123616A1/de not_active Withdrawn
- 2001-05-15 JP JP2001145290A patent/JP2002110693A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849900B2 (en) | 2003-04-16 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10123616A1 (de) | 2002-01-24 |
| US20010041400A1 (en) | 2001-11-15 |
| US6509240B2 (en) | 2003-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110693A (ja) | 深い多孔性トレンチの側壁にドーピングを実施するための角度注入法 | |
| JP4786872B2 (ja) | 単一のイオン注入工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス及びそれらの製造方法 | |
| JP4860858B2 (ja) | 低いオン抵抗を有する高電圧パワーｍｏｓｆｅｔ | |
| JP4743744B2 (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| US6534836B1 (en) | MOSFET semiconductor device | |
| US7598143B2 (en) | Method for producing an integrated circuit with a trench transistor structure | |
| TWI401749B (zh) | 用於高電壓超接面終止之方法 | |
| US7736976B2 (en) | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands | |
| JP4615217B2 (ja) | フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法 | |
| JP4741187B2 (ja) | ドープカラムを含む高電圧電力ｍｏｓｆｅｔ | |
| KR101939894B1 (ko) | 반도체 장치 형성 방법 | |
| JP2000349093A (ja) | マスク数を低減したｍｏｓゲートデバイスの製造プロセス | |
| JP2005514786A (ja) | 迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔを製造する方法 | |
| JP4511190B2 (ja) | 低オン抵抗を有する高電圧電力ｍｏｓｆｅｔ | |
| JPH11102919A (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| JP2006521706A (ja) | 超接合デバイス及びその製造方法 | |
| US20010055861A1 (en) | Process for manufacturing deep well junction structures | |
| US9324803B2 (en) | Superjunction power device and manufacturing method | |
| JP2006140250A (ja) | 半導体装置及びその製造方法 | |
| JPH08213620A (ja) | 電界効果により制御可能の半導体デバイスの製造方法 | |
| JP3781087B2 (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| JP6976493B1 (ja) | 半導体装置およびその製造方法 | |
| CN107623025A (zh) | 半导体器件及其制造方法 | |
| JPH08503814A (ja) | 半導体デバイスを製造するための単一拡散方法 | |
| JP2919659B2 (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20041228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041228 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050330 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050428 |