JPS6326744A - マイクロプロセツサにおけるメモリバンク切り換え回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、マイクロプロセッサにおけるメモリの容量を
拡大するために用いられるメモリバンクの切り換え回路
に関する。

（従来技術） マイクロプロセッサで使用できるメモリの容量は、基本
的に、そのマイクロプロセッサのアドレスバスの大きさ
によって定まる。例えば、アドレスバスが１６本の場合
、マイクロプロセッサで使用できるメモリ容量は約６４
にバイト（２１″＝６５゜５３６ビノト）である。また
、アドレスバスが２０本の場合、メモリ容量は約Ｉ　Ｍ
バイト（２”＝１゜０４８、５７６ビノト）である。こ
のようなアドレスバスの大きさによるメモリ容量の基本
的な制限にかかわらず、さらにメモリ容量を拡大するた
めに、メモリバンクの切り換え方式が従来から考えられ
ている。

このメモリバンク切り換え方式は、中央演算処理器（Ｃ
Ｐ　Ｕ）からの共通のアドレスバス上に、複数のメモリ
バンクを配置するとともに、これらのメモリバンクのう
ちから所望のメモリバンクを選んでアクセスできるよう
にしたものである。以下に従来のメモリバンク切り換え
回路を第２図に従って説明する。

ＣＰＵ２からの共通のアドレスバスＡおよび共通のデー
タバスＢ上にアクセス可能な範囲内で互いに共通のアド
レス群が設定されている複数（第２図では２個）のメモ
リバンク４．６が配置されている。そして、メモリバン
ク４．６を切り換えるためメモリバンク切り換え回路は
、ＣＰＵ２の入出力ボートに接続された第１デコーダ８
と、この第１デコーダ８とＣＰＵ２のデータバスＢに接
続された第２デコーダ１０と、この第２デコーダ１０に
接続されたラッチ回路１２とから構成されている。

このようなメモリバンク切り換え回路が必要とされるの
は次の理由による。ＣＰｔＪ２が、例えば１００番地を
アクセスしたとき、前記複数のメモリバンク４，６のい
ずれにも同じ１００番地が存在するために、どのメモリ
バンクの１００番地であるかを指定しなければ、誤った
メモリバンクにデータを書き込んでしまったり、各メモ
リバンクから読み出されたデータ同士が衝突するといっ
たトラブルが生じることになるからである。

次に第２図に示した従来例のメモリバンク切り換え動作
を説明する。

まず、第１デコーダ８がＣＰＵ２の入出力ボートからメ
モリバンク切り換え指令信号を受は取ると、この第１デ
コーダ８はメモリバンク４．６を切り換えるためのポー
トを選んで、第２デコーダ１０に信号を発してこれを起
動させる。そして、この状態において、第２デコーダ１
０にデータバスＢを介してＣＰＵ２から例えばメモリパ
ンクロを指定するメモリバンク指定信号が入力されると
、第２デコーダｌＯは前記メモリバンク指定信号に対応
するメモリバンク選択信号をランチ回路１２に出力する
。これによりランチ回路１２は、そのメモリバンク選択
信号に対応するメモリパンクロのみを動作可能にする信
号を出力し、以後、新たなメモリバンク選択信号が与え
られるまで、その状態を保持する。したがって、この間
にアドレスバスＡを介してＣＰＩＪ２から番地がアクセ
スされると、このときに選択されているメモリパンクロ
のみについて読み書きが行われる。

しかしながら、上述したような従来のメモリバンク切り
換え回路では、バンク切り換えを行うごとに、ＣＰＵ２
の入出力ボートにバンクの情報を設定してからメモリに
対してアクセスしていかなければならないので、バンク
切り換えルこ相当の時間を要する。そのため、メモリバ
ンクの切り換え回数が多くなるにともなって、システム
の効率が低下するという問題点がある。

（発明の目的） 本発明は上記の事情に鑑みてなされたものであって、メ
モリバンクの切り換えを高速に行うことを目的としてい
る。

（発明の構成） 上記目的を達成するために、本発明は次のような＋ｉ成
を採っている。

即ち、本発明は、中央演算処理器（ＣＰ　Ｕ）のアドレ
スバス上に配置されている複数のメモリバンクから所望
のメモリバンクを選択するメモリバンク切り換え回路で
あって、メモリバンクから読み出されたデータのうちか
らメモリバンクの切り換えを指定する特定の命令コード
を検出する命令コード検出手段を前記中央６４算処理器
とは個別に備え、この命令コード検出手段の出力に基づ
き、前記複数のメモリバンクのうちから前記特定の命令
コードに対応したメモリバンクを選択することを特徴と
している。

次に上述した本発明の詳細な説明する。

あるメモリバンクからメモリバンク切り換えを指定する
特定の命令コードを、ｃｐｕとは個別に設けられる命令
コード検出手段によって検出して、この検出手段の出力
に基づいてメモリバンクの切り換えを行っているから、
命令コードを一旦ＣＰＵに取り込んで、ＣＰＵの人出力
ポートにバンクの情報を設定してからメモリバンクの切
り換えを行っていた従来例と比較して、メモリバンクの
切り換えが高速に行われる。

（実施例） 第１図は本発明の一実施つ１に係るマイクロブロセッサ
におけるメモリバンク切り換え回路のブロック図である
。同図において、第２図と同一部分は同一符号で示され
ている。本実施例の要部であるメモリバンク切り換え回
路は、データバスＢに接続している二つの一敗回路１４
．１６と、これらの−敗回路１４．１６の出力をそれぞ
れ与えられるアンドゲートＧｌ、Ｇ２と、前記アンドゲ
ートＧ１．Ｇ２の各出力をセット・リセット入力として
与えられるフリップフロップＦＦなどから構成されてい
る。そして、一致回路１４．１６およびアントゲ−）Ｇ
ｌ、Ｇ２は、後述する説明から明らかとなるように、発
明の構成の欄で述べた命令コード検出手段に対応してい
る。以下、本実施例の動作を説明する。

一致回路１４は、例えば’ＦＦＪというコードがデータ
バス上に現れたときにアクティブになるよう予め設定さ
れている。また、−敗回路１６は、例えば「０１」とい
うコードが現れたときにアクティブになるように設定さ
れている。ここで、命令コード’ＦＦＪは、メモリパン
クロを選１尺するためのデータであって、メモリバンク
４の所定アドレスに書き込まれている。命令コード「０
１」は、メモリバンク４を選択するためのデータであっ
て、メモリパンクロの所定アドレスに書き込まれている
。

いま、メモリバンク４がアクセスされているものとする
。ＣＰＵ２はプログラムを実行するにあたって、命令を
メモリバンクから呼び出す。ごのとき、メモリバンク４
がアクセスされているから、メモリバンク４のデータが
順次にＣＰＵ２に読み込まれて処理される。このような
データの読み出し手順は、まず、アドレスバスＡ上でメ
モリのアドレスが指定されて、そのアドレスに対応した
ところからデータが読み出され、データバスＢを通って
ＣＰＵ２に取り込まれる。

一方、ＣＰＵ２はデータバスＢから読み込んだデータが
ＣＰＵ２の命令コードであるか、または華なるデータで
あるかを示すコントロール信号（メモリフェッチ信号）
を所定のタイミングで出力する。例えば、メモリフェッ
チ信号は、読み込まれたデータが命令コードである場合
にｒ　ＨＪレベルに、読み込まれたデータが単なるデー
タである場合には’ＬＪレベルになる。いま、ＣＰＵ２
に読み込まれたデータが’ＦＦＪで、このときにメモリ
フェッチ信号がアクティブの期間（’ＨＪレベル）にな
っていたとする。そうすると、一致回路１４でデータｒ
ＦＦＪが検出されて、その検出信号はアンドゲートＧｌ
を介してフリップフロップＦＦに与えられることによっ
て、フリップフロップＦＦがセットされる。その結果、
メモリパンクロの制御Ｌｔ子ＣにフリップフロップＦＦ
のｒＨ，レベル出力が、メモリバンク４の制４Ｈ５２子
ＣにはインバータＧ３で反転された’ＬＪレベルの出力
がそれぞれ与えられることにより、メモリバンク４から
メモリパンクロへ切り換えられる。

以後、ＣＰＵ２によって指定されたアドレスに対応する
データはメモリパンクロから読み出されて、ＣＰＵ２に
よって処理される。

メモリパンクロから１頃次に読み出されたデータがある
時点で’ＯＩＪになっており、そのときのメモリフェッ
チ信号がアクティブであったとする。

そうすると、データ「０１ノを検出した一ｊｋｆｆｌ路
１６の出力信号がアンドゲートＧ２を介してフリップフ
ロップＦＦに与えられ。フリップフロップＦＦはこの信
号によってリセットされる。その結果、メモリバンク４
の制御端子Ｃが’ＨＪレヘルに、メモリパンクロの制御
端子Ｃが’ＬＪレヘルになって、メモリパンクロからメ
モリバンク４に切り換えられる。

なお、上述の実施例では、二つのメモリバンクが備えら
れたマイクロプロセッサを例に取って説明したが、本発
明はこれに限られるものではなくメモリバンクは任音の
個数だけ備えられ得るものである。そして、この場合、
前記実施例で説明した一致回路などの命令コード検出手
段が各メモリバンクに対応して設けられるのは勿論であ
る。

（発明の効果） 以上の説明から明らかなように、本発明シこ係るメモリ
バンク切り換え回路は、メモリバンクからデータバス上
に出力されたメモリバンク切りｊ桑えを指定する特定の
命令コードを、ＣＰＵとは個別に設けられる命令コード
検出手段によって検出して、この検出手段の出力に基づ
いてメモリバンクの切り換えを行っている。

したがって、本発明によれば、命令コードを一旦ＣＰＵ
に取り込んでＣＰＵの入出力ポートにバンクの情報を設
定し、デコーダを介してメモリバンクの切り換えを行っ
ていた従来例と比較して、メモリバンクの切り換えを高
速に行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るメモリバンク切り換え
回路のブロック図、第２図は従来例のメモリバンク切り
換え回路のブロック図である。 ２・・・ＣＰＵ、４．６・・・メモリバンク、１４．１
６・・・−数回路、Ｇ１．Ｇ２・・・アンドゲート、Ｆ
Ｆ・・・フリップフロップや

Claims (1)

【特許請求の範囲】
1. 中央演算処理器（ＣＰＵ）のアドレスバス上に配置され
   ている複数のメモリバンクから所望のメモリバンクを選
   択するマイクロプロセッサにおけるメモリバンク切り換
   え回路であって、メモリバンクから読み出されたデータ
   のうちからメモリバンクの切り換えを指定する特定の命
   令コードを検出する命令コード検出手段を前記中央演算
   処理器とは個別に備え、この命令コード検出手段の出力
   に基づき、前記複数のメモリバンクのうちから前記特定
   の命令コードに対応したメモリバンクを選択することを
   特徴とするマイクロプロセッサにおけるメモリバンク切
   り換え回路。