JPH01286029A - マイクロプログラムのパッチ方式 - Google Patents
マイクロプログラムのパッチ方式Info
- Publication number
- JPH01286029A JPH01286029A JP63116018A JP11601888A JPH01286029A JP H01286029 A JPH01286029 A JP H01286029A JP 63116018 A JP63116018 A JP 63116018A JP 11601888 A JP11601888 A JP 11601888A JP H01286029 A JPH01286029 A JP H01286029A
- Authority
- JP
- Japan
- Prior art keywords
- patch
- address
- microprogram
- information
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000010365 information processing Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムのパッチ方式に関し、特に
ＲＯＭ （Ｒｓａｄ ０ｎｌｙ Ｍｅｍ。
ＲＯＭ （Ｒｓａｄ ０ｎｌｙ Ｍｅｍ。
ｒｙ）に格納されたマイクロプログラムの制御により動
作する情報処理装置におけるマイクロプログラムのパッ
チ方式に関する。
作する情報処理装置におけるマイクロプログラムのパッ
チ方式に関する。
従来、ＲＯＭに格納されたマイクロプログラムには、パ
ッチ処理を施す手段が存在しなかった。
ッチ処理を施す手段が存在しなかった。
上述したように、ＲＯＭに格納されたマイクロプログラ
ムにはパッチ処理を施す手段が存在しないので、マイク
ロプログラムを変更する必要が生じた場合には、その変
更がわずかなものであってもＲＯＭを作成しなおさなけ
ればならないという欠点がある。
ムにはパッチ処理を施す手段が存在しないので、マイク
ロプログラムを変更する必要が生じた場合には、その変
更がわずかなものであってもＲＯＭを作成しなおさなけ
ればならないという欠点がある。
本発明の目的は、上述の点に鑑み、外部からのパッチ情
報に基づいてＲＯＭ内のマイクロプログラムのパッチ処
理を行うことにより、ＲＯＭを作成しなおさなくてもマ
イクロプログラムの変更を手軽に実行できるマイクロプ
ログラムのパッチ方式を提供することにある。
報に基づいてＲＯＭ内のマイクロプログラムのパッチ処
理を行うことにより、ＲＯＭを作成しなおさなくてもマ
イクロプログラムの変更を手軽に実行できるマイクロプ
ログラムのパッチ方式を提供することにある。
本発明のマイクロプログラムのパッチ方式は、ＲＯＭに
格納されたマイクロプログラムの制御により動作する情
報処理装置におけるマイクロプログラムのパッチ方式に
おいて、パッチアドレスとパッチデータとの組合せを有
するパッチ情報を外部から受け取るプロセッサ内のパッ
チ情報受取り手段と、このパッチ情報受取り手段により
受け取られたパッチ情報をＲＡＭに格納するプロセッサ
内のパッチ情報格納手段と、前記パッチ情報受取り手段
により受け取られたパッチ情報中のパッチアドレスとＲ
ＯＭアクセスアドレスとを比較し一致を検出した場合に
一致したパッチアドレスに対応する割込みを発生ず、る
比較手段と、この比較手段による割込みの発生をプロセ
ッサに通知しプロセッサからの割込み許可の通知を受け
取ると前記比較手段により発生された割込みに係るパッ
チアドレスに対応するパッチデータの格納アドレスへの
ジャンプを実行する割込みＩＩ １３１１手段とを有す
る。
格納されたマイクロプログラムの制御により動作する情
報処理装置におけるマイクロプログラムのパッチ方式に
おいて、パッチアドレスとパッチデータとの組合せを有
するパッチ情報を外部から受け取るプロセッサ内のパッ
チ情報受取り手段と、このパッチ情報受取り手段により
受け取られたパッチ情報をＲＡＭに格納するプロセッサ
内のパッチ情報格納手段と、前記パッチ情報受取り手段
により受け取られたパッチ情報中のパッチアドレスとＲ
ＯＭアクセスアドレスとを比較し一致を検出した場合に
一致したパッチアドレスに対応する割込みを発生ず、る
比較手段と、この比較手段による割込みの発生をプロセ
ッサに通知しプロセッサからの割込み許可の通知を受け
取ると前記比較手段により発生された割込みに係るパッ
チアドレスに対応するパッチデータの格納アドレスへの
ジャンプを実行する割込みＩＩ １３１１手段とを有す
る。
本発明のマイクロプログラムのパッチ方式では、プロセ
ッサ内のパッチ情報受取り手段がパッチアドレスとパッ
チデータとの組合せを有するバッチ情報を外部から受け
取り、プロセッサ内のパッチ情報格納手段がパッチ情報
受取り手段により受け取られたパッチ情報をＲＡＭに格
納し、比較手段がパッチ情報受取り手段により受け取ら
れたパッチ情報中のパッチアドレスとＲＯＭアクセスア
ドレスとを比較し一致を検出した場合に一致したパッチ
アドレスに対応する割込みを発生し、割込み制御手段が
比較手段による割込みの発生をプロセッサに通知しプロ
セッサからの割込み許可の通知を受け取ると比較手段に
より発生された割込みに係るパッチアドレスに対応する
パッチデータの格納アドレスへのジャンプを実行する。
ッサ内のパッチ情報受取り手段がパッチアドレスとパッ
チデータとの組合せを有するバッチ情報を外部から受け
取り、プロセッサ内のパッチ情報格納手段がパッチ情報
受取り手段により受け取られたパッチ情報をＲＡＭに格
納し、比較手段がパッチ情報受取り手段により受け取ら
れたパッチ情報中のパッチアドレスとＲＯＭアクセスア
ドレスとを比較し一致を検出した場合に一致したパッチ
アドレスに対応する割込みを発生し、割込み制御手段が
比較手段による割込みの発生をプロセッサに通知しプロ
セッサからの割込み許可の通知を受け取ると比較手段に
より発生された割込みに係るパッチアドレスに対応する
パッチデータの格納アドレスへのジャンプを実行する。
次に、本発明について図面を参照して説明する。
第１図は、本発明のマイクロプログラムのパッチ方式の
一実施例の構成を示すブロック図である。
一実施例の構成を示すブロック図である。
本実施例のマイクロプログラムのパッチ方式は、ＲＯＭ
２より順次マイクロプログラム中の命令を読み出して動
作するプロセッサ１と、マイクロプログラムを格納して
いるＲＯＭ２と、パッチ情報（第２図参照）を記憶する
ＲＡＭ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ
）３と１プロセツサ１等と外部装置とのインタフェース
部である外部インタフェース４と、比較回路６による割
込みの発生をプロセッサ１に通知しプロセッサ１からの
割込み許可の通知を受け取ると比較回路６により発生さ
れた割込みに係るパッチアドレスに対応するパッチデー
タ（第２図に示すように、パフチアドレスおよびパッチ
データはパッチ情報中の情報である）の格納アドレス（
ＲＡＭａ内のパッチ情報中の各パッチテ；−夕の格納エ
リアのアドレス）へのジャンプを実行する割込み制御手
段である割込み制御回路５と、パッチ情報中のパッチア
ドレスとＲＯＭアクセスアドレス（プロセッサ１がＲＯ
ＭＺ内のマイクロプログラム中の命令にアクセスして読
み出す際におけるその命令のアドレス）とを比較し一致
を検出した場合に一致したパッチアドレスに対応する割
込み（パッチアドレス毎に識別が可能な割込み）を発生
する比較手段である比較回路６とを含んで構成されてい
る（プロセッサ１．ＲＯＭ２．ＲＡＭ３．外部インタフ
ェース４１割込み制御回路５および比較回路６は共通の
バスに接続されている）。
２より順次マイクロプログラム中の命令を読み出して動
作するプロセッサ１と、マイクロプログラムを格納して
いるＲＯＭ２と、パッチ情報（第２図参照）を記憶する
ＲＡＭ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ
）３と１プロセツサ１等と外部装置とのインタフェース
部である外部インタフェース４と、比較回路６による割
込みの発生をプロセッサ１に通知しプロセッサ１からの
割込み許可の通知を受け取ると比較回路６により発生さ
れた割込みに係るパッチアドレスに対応するパッチデー
タ（第２図に示すように、パフチアドレスおよびパッチ
データはパッチ情報中の情報である）の格納アドレス（
ＲＡＭａ内のパッチ情報中の各パッチテ；−夕の格納エ
リアのアドレス）へのジャンプを実行する割込み制御手
段である割込み制御回路５と、パッチ情報中のパッチア
ドレスとＲＯＭアクセスアドレス（プロセッサ１がＲＯ
ＭＺ内のマイクロプログラム中の命令にアクセスして読
み出す際におけるその命令のアドレス）とを比較し一致
を検出した場合に一致したパッチアドレスに対応する割
込み（パッチアドレス毎に識別が可能な割込み）を発生
する比較手段である比較回路６とを含んで構成されてい
る（プロセッサ１．ＲＯＭ２．ＲＡＭ３．外部インタフ
ェース４１割込み制御回路５および比較回路６は共通の
バスに接続されている）。
プロセッサｌは、バッチ情報を外部インタフェース４を
介して外部装置から受け取るパッチ情報受取り手段１１
と、パッチ情報受取り手段１１により受け取られたパッ
チ情報をＲＡＭ３に格納するパッチ情報格納手段１２と
を含んで構成されている。
介して外部装置から受け取るパッチ情報受取り手段１１
と、パッチ情報受取り手段１１により受け取られたパッ
チ情報をＲＡＭ３に格納するパッチ情報格納手段１２と
を含んで構成されている。
第２図は、本実施例のマイクロプログラムのパッチ方式
で使用されＲＡＭ３に格納されているパッチ情報の形式
（構成）を示す図である。このパッチ情報は、パッチア
ドレスとパッチデータとの組合せを有するもので、パッ
チアドレスｌに対応するパッチデータ長１およびパッチ
データ１と、パッチアドレス２に対応するパッチデータ
長２およびパッチデータ２と、パッチアドレス３に対応
するパッチデータ長３およびパッチデータ３とを含んで
構成されている。各パッチアドレスに後続するパッチデ
ータ長は、次のパッチアドレスの格納位置を算出するた
めに必要な情報である（例えば、パッチアドレス２の格
納位置はパッチアドレス１とパッチデータ長１とに基づ
いて算出される）。
で使用されＲＡＭ３に格納されているパッチ情報の形式
（構成）を示す図である。このパッチ情報は、パッチア
ドレスとパッチデータとの組合せを有するもので、パッ
チアドレスｌに対応するパッチデータ長１およびパッチ
データ１と、パッチアドレス２に対応するパッチデータ
長２およびパッチデータ２と、パッチアドレス３に対応
するパッチデータ長３およびパッチデータ３とを含んで
構成されている。各パッチアドレスに後続するパッチデ
ータ長は、次のパッチアドレスの格納位置を算出するた
めに必要な情報である（例えば、パッチアドレス２の格
納位置はパッチアドレス１とパッチデータ長１とに基づ
いて算出される）。
次に、このように構成された本実施例のマイクロプログ
ラムのパッチ方式の動作について説明する。
ラムのパッチ方式の動作について説明する。
ＲＯＭＺ内のマイクロプログラムを変更する要請が生じ
ると、プロセッサ１内のバッチ情報受取り手段１１は外
部装置より外部インタフェース４を介してパッチ情報を
受け取る。
ると、プロセッサ１内のバッチ情報受取り手段１１は外
部装置より外部インタフェース４を介してパッチ情報を
受け取る。
プロセッサ１内のパッチ情報格納手段１２は、そのパッ
チ情報をＲＡＭ３に格納すると同時に割込みｗＪ御回路
５にパッチ情報中のパッチデータ（パッチデータｌ、パ
フチデータ２．パフチデータ３゜・・・という複数のパ
ッチデータ）の各格納アドレスをセットし、さらに比較
回路６にパッチ情報中のパッチアドレス（パッチアドレ
ス１．パッチアドレス２．パッチアドレス３．・・・と
いう複数のパッチアドレス）をセットする。
チ情報をＲＡＭ３に格納すると同時に割込みｗＪ御回路
５にパッチ情報中のパッチデータ（パッチデータｌ、パ
フチデータ２．パフチデータ３゜・・・という複数のパ
ッチデータ）の各格納アドレスをセットし、さらに比較
回路６にパッチ情報中のパッチアドレス（パッチアドレ
ス１．パッチアドレス２．パッチアドレス３．・・・と
いう複数のパッチアドレス）をセットする。
比較回路６は、プロセッサ１がＲＯＭ２内のマイクロプ
ログラムの処理の過程でＲＯＭｚ内のマイクロプログラ
ム中から読み出す命令のアドレスであるＲＯＭアクセス
アドレスと上述のようにセットされたパッチアドレスと
を比較し、−４するものがあれば一致したパッチアドレ
スに対応する割込みを割込み制御回路５に対して発生す
る。
ログラムの処理の過程でＲＯＭｚ内のマイクロプログラ
ム中から読み出す命令のアドレスであるＲＯＭアクセス
アドレスと上述のようにセットされたパッチアドレスと
を比較し、−４するものがあれば一致したパッチアドレ
スに対応する割込みを割込み制御回路５に対して発生す
る。
この割込みを検出した割込み制御回路５は、この割込み
の発生をプロセッサ１に通知する（第１図中の「割込み
発生通知」参照）。
の発生をプロセッサ１に通知する（第１図中の「割込み
発生通知」参照）。
「割込み発生通知」を受け取ったプロセッサ１は、その
「割込み発生通知」に基づく割込み許可の通知を割込み
制御回路５に対して行う（第１図中の「割込み許可通知
」参照）。
「割込み発生通知」に基づく割込み許可の通知を割込み
制御回路５に対して行う（第１図中の「割込み許可通知
」参照）。
プロセッサ１から「割込み許可通知」を受け取った割込
み制御回路５は、比較回路６から検出した割込みに係る
パッチアドレスに対応するパッチデータの格納アドレス
へのジャンプ命令を発行する（当１亥パフチデータの格
納アドレスへのジャンプを実行する）。
み制御回路５は、比較回路６から検出した割込みに係る
パッチアドレスに対応するパッチデータの格納アドレス
へのジャンプ命令を発行する（当１亥パフチデータの格
納アドレスへのジャンプを実行する）。
このようにしてジャンプが実行されたジャンプ先のパッ
チデータに基づく動作が実行され、この実行の終了後に
パッチデータの最後に設置されているリターン命令に基
づいて割込み発生前のルーチンへのリターンが行われる
。
チデータに基づく動作が実行され、この実行の終了後に
パッチデータの最後に設置されているリターン命令に基
づいて割込み発生前のルーチンへのリターンが行われる
。
Ｃ発明の効果〕
以上説明したように本発明は、外部装置等の外部からの
パッチ情報に基づいてＲＯＭ内のマイクロプログラムの
パッチ処理を行うことにより、ＲｏＭを作成しなおさな
くてもマイクロプログラムの変更を手軽に実行できると
いう効果がある。
パッチ情報に基づいてＲＯＭ内のマイクロプログラムの
パッチ処理を行うことにより、ＲｏＭを作成しなおさな
くてもマイクロプログラムの変更を手軽に実行できると
いう効果がある。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は第１図に示すマイクロプログラムのパッチ方式
で使用されるパッチ情報の形式を示す図である。 図において、 １・・・プロセッサ、 ２・・・ＲＯＭ、 ３・・・ＲＡＭ。 ４・・・外部インタフェース、 ５・・・割込み制御回路、 ６・・・比較回路、 １１・・・バッチ情報受取り手段、 １２・・・パッチ情報格納手段である。
で使用されるパッチ情報の形式を示す図である。 図において、 １・・・プロセッサ、 ２・・・ＲＯＭ、 ３・・・ＲＡＭ。 ４・・・外部インタフェース、 ５・・・割込み制御回路、 ６・・・比較回路、 １１・・・バッチ情報受取り手段、 １２・・・パッチ情報格納手段である。
Claims (1)
- 【特許請求の範囲】 ＲＯＭに格納されたマイクロプログラムの制御により動
作する情報処理装置におけるマイクロプログラムのパッ
チ方式において、 パッチアドレスとパッチデータとの組合せを有するパッ
チ情報を外部から受け取るプロセッサ内のパッチ情報受
取り手段と、 このパッチ情報受取り手段により受け取られたパッチ情
報をＲＡＭに格納するプロセッサ内のパッチ情報格納手
段と、 前記パッチ情報受取り手段により受け取られたパッチ情
報中のパッチアドレスとＲＯＭアクセスアドレスとを比
較し一致を検出した場合に一致したパッチアドレスに対
応する割込みを発生する比較手段と、 この比較手段による割込みの発生をプロセッサに通知し
プロセッサからの割込み許可の通知を受け取ると前記比
較手段により発生された割込みに係るパッチアドレスに
対応するパッチデータの格納アドレスへのジャンプを実
行する割込み制御手段と、 を有することを特徴とするマイクロプログラムのパッチ
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116018A JPH01286029A (ja) | 1988-05-13 | 1988-05-13 | マイクロプログラムのパッチ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116018A JPH01286029A (ja) | 1988-05-13 | 1988-05-13 | マイクロプログラムのパッチ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286029A true JPH01286029A (ja) | 1989-11-17 |
Family
ID=14676763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116018A Pending JPH01286029A (ja) | 1988-05-13 | 1988-05-13 | マイクロプログラムのパッチ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286029A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514806A2 (en) * | 1991-05-23 | 1992-11-25 | Sony Corporation | An electronics apparatus |
| US5454100A (en) * | 1992-09-18 | 1995-09-26 | Sony Corporation | Electronic apparatus |
| JPH08263324A (ja) * | 1995-03-22 | 1996-10-11 | Nec Ibaraki Ltd | デバッグ容易化装置 |
| US5619678A (en) * | 1992-09-19 | 1997-04-08 | Sony Corporation | Electronic device for correction of ROM data with a parameter for calculation of position of correction data |
| US5623665A (en) * | 1992-01-13 | 1997-04-22 | Sony Corporation | Electronic apparatus for patching a read-only memory |
| US5731972A (en) * | 1992-09-19 | 1998-03-24 | Sony Corporation | Electronic apparatus which inhibits control of certain objects during initialization processing |
| US6128751A (en) * | 1992-01-24 | 2000-10-03 | Sony Corporation | Electronic apparatus and method for patching a fixed information |
-
1988
- 1988-05-13 JP JP63116018A patent/JPH01286029A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514806A2 (en) * | 1991-05-23 | 1992-11-25 | Sony Corporation | An electronics apparatus |
| US6237120B1 (en) | 1991-05-23 | 2001-05-22 | Sony Corporation | Program patching of a ROM |
| US5623665A (en) * | 1992-01-13 | 1997-04-22 | Sony Corporation | Electronic apparatus for patching a read-only memory |
| US6128751A (en) * | 1992-01-24 | 2000-10-03 | Sony Corporation | Electronic apparatus and method for patching a fixed information |
| US5454100A (en) * | 1992-09-18 | 1995-09-26 | Sony Corporation | Electronic apparatus |
| US5619678A (en) * | 1992-09-19 | 1997-04-08 | Sony Corporation | Electronic device for correction of ROM data with a parameter for calculation of position of correction data |
| US5731972A (en) * | 1992-09-19 | 1998-03-24 | Sony Corporation | Electronic apparatus which inhibits control of certain objects during initialization processing |
| JPH08263324A (ja) * | 1995-03-22 | 1996-10-11 | Nec Ibaraki Ltd | デバッグ容易化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001574A (ko) | 이중 연산처리 장치 구비형 데이타 처리 시스템 | |
| JPS61166652A (ja) | 記憶保護例外による割込み発生方式 | |
| JPS63201855A (ja) | メモリ保護違反検出装置 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH05134930A (ja) | メモリ保護装置 | |
| JPH01286028A (ja) | マイクロプログラムのパッチ方式 | |
| JPH0496167A (ja) | マルチプロセッサシステムの割込み方式 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JPH059815B2 (ja) | ||
| JPH0251742A (ja) | プログラム暴走防止方式 | |
| JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
| KR960011685A (ko) | 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH02304624A (ja) | 情報処理装置 | |
| JPH07104993A (ja) | 開発支援装置 | |
| JPS638841A (ja) | 割込み受取り装置 | |
| JPS61196336A (ja) | 割込対象認識方式 | |
| JPS6217837A (ja) | デ−タ処理システム | |
| JPH04182839A (ja) | マイクロプログラムのデバッグ方式 | |
| JPS60175154A (ja) | 命令置換方式 | |
| JP2000112771A (ja) | 割り込み制御装置、割り込み処理方法、オペレーティングシステム、マイクロコンピュータシステム、情報処理装置、プログラムを記録した記録媒体 | |
| JPH0335323A (ja) | 命令実行制御方式 | |
| JPH0210435A (ja) | アドレストラップ回路 |