JPS6351673A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS6351673A JPS6351673A JP61122381A JP12238186A JPS6351673A JP S6351673 A JPS6351673 A JP S6351673A JP 61122381 A JP61122381 A JP 61122381A JP 12238186 A JP12238186 A JP 12238186A JP S6351673 A JPS6351673 A JP S6351673A
- Authority
- JP
- Japan
- Prior art keywords
- base
- bipolar
- bipolar transistor
- type
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000007943 implant Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Recrystallisation Techniques (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Noodles (AREA)
- Thin Film Transistor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に係り、特にバイポーラトランジス
タに関する。
タに関する。
問題点を解決するための手段
本発明は半自己整合したベース接触部を有するバイポー
ラトランジスタの製造方法であって、一の伝導形のベー
ス領域を他の伝導形のシリコン基板の表面領域中に形成
し、一の素子を表面上にベース領域に接触して形成し、
この素子を他の伝導形にドープしてトランジスタのエミ
ッタとし、該表面領域上にベース領域の両側に相接して
一対の一の伝導形のベース接触領域を素子をマスクとし
て使用しながらイオン注入を行なって形成し、他の伝導
形のコレクタ接触部を該表面領域上にベース接触部から
離して形成する段階を含むことを特徴とする製造方法を
提供する。
ラトランジスタの製造方法であって、一の伝導形のベー
ス領域を他の伝導形のシリコン基板の表面領域中に形成
し、一の素子を表面上にベース領域に接触して形成し、
この素子を他の伝導形にドープしてトランジスタのエミ
ッタとし、該表面領域上にベース領域の両側に相接して
一対の一の伝導形のベース接触領域を素子をマスクとし
て使用しながらイオン注入を行なって形成し、他の伝導
形のコレクタ接触部を該表面領域上にベース接触部から
離して形成する段階を含むことを特徴とする製造方法を
提供する。
実施例
以下本発明を実廠例について図面を参照しながら説明す
る。
る。
第1図に示すバイポーラ/0MO3構造はバイポーラト
ランジスタ1、n−チャンネルMOSトランジスタ2、
及びp、−チャンネルMOSトランジスタ3よりなる。
ランジスタ1、n−チャンネルMOSトランジスタ2、
及びp、−チャンネルMOSトランジスタ3よりなる。
トランジスタ2はp形基板4上に直接形成されているが
、トランジスタ1及び3はそれぞれ基板4中に形成され
たn形つェル5及び6中に形成されている。nチャンネ
ルトランジスタ2tユ従来の0MO3過程によって形成
され、n+形のソース及びドレイン領域7及び8をそれ
ぞれ含む。ソース及びドレイン領域7及び8には例えば
メタライピージョン等により外部電気接触部9及び10
が設けられる。トランジスタ2はさらにゲート酸化物層
12を有する多結晶シリコンゲート11と、基板4のp
+形接接触部13、例えばメタライゼーションにより形
成さねるp+形接接触部13外部電極接触部14と、分
離用酸化物層15とを含む。ゲート11も図示していな
い手段により外部と電気的に接続されている。ρ−チャ
ンネルトランジスタ3もまた従来の0MO3処理により
n形つェル6中に形成され、p′形ソース及びドレイン
領域17.18、またソース及びドレイン領域17.1
8に例えばメタライC−ジョンにより設けられた外部電
気接触部1つ。
、トランジスタ1及び3はそれぞれ基板4中に形成され
たn形つェル5及び6中に形成されている。nチャンネ
ルトランジスタ2tユ従来の0MO3過程によって形成
され、n+形のソース及びドレイン領域7及び8をそれ
ぞれ含む。ソース及びドレイン領域7及び8には例えば
メタライピージョン等により外部電気接触部9及び10
が設けられる。トランジスタ2はさらにゲート酸化物層
12を有する多結晶シリコンゲート11と、基板4のp
+形接接触部13、例えばメタライゼーションにより形
成さねるp+形接接触部13外部電極接触部14と、分
離用酸化物層15とを含む。ゲート11も図示していな
い手段により外部と電気的に接続されている。ρ−チャ
ンネルトランジスタ3もまた従来の0MO3処理により
n形つェル6中に形成され、p′形ソース及びドレイン
領域17.18、またソース及びドレイン領域17.1
8に例えばメタライC−ジョンにより設けられた外部電
気接触部1つ。
20、ゲート酸化物層22を有する多結晶シリコンゲー
ト21、n形つェル6のn+形接接触部23n+形接接
触部23例えばメタライピージョンにより形成される外
部電気接触部24、及び分MF&化物15を含んでいる
。
ト21、n形つェル6のn+形接接触部23n+形接接
触部23例えばメタライピージョンにより形成される外
部電気接触部24、及び分MF&化物15を含んでいる
。
第1図よりわかるように、バイポーラトランジスタ1の
断面はpチャンネルトランジスタ3の断面と非常によく
似ており、事実標準的CMO8’A程で使用されている
数のマスクに2つの余分の′?マスク追加するだけでこ
れを0MO8装置と一体的に形成することができる。バ
イポーラトランジスタ1はコレクタにn形つェル5を使
用しており、またウェル5のn゛形コレクタ接触部25
及び例えばメタライピージョン等により形成される外部
電気)妄触部26を右する。トランジスタ1のベースは
p形架橋部分28で連結された2つのp1形接触領域2
7及び27a、及びこれらに附随する図示した2つの外
部電気接触部26a及び26bより構成され、またエミ
ッタはp形領戚28に接触するn9形多結晶シリコン領
域2つより構成される。エミッタにはまた外部電気接触
部(図示せず)が設けられる。
断面はpチャンネルトランジスタ3の断面と非常によく
似ており、事実標準的CMO8’A程で使用されている
数のマスクに2つの余分の′?マスク追加するだけでこ
れを0MO8装置と一体的に形成することができる。バ
イポーラトランジスタ1はコレクタにn形つェル5を使
用しており、またウェル5のn゛形コレクタ接触部25
及び例えばメタライピージョン等により形成される外部
電気)妄触部26を右する。トランジスタ1のベースは
p形架橋部分28で連結された2つのp1形接触領域2
7及び27a、及びこれらに附随する図示した2つの外
部電気接触部26a及び26bより構成され、またエミ
ッタはp形領戚28に接触するn9形多結晶シリコン領
域2つより構成される。エミッタにはまた外部電気接触
部(図示せず)が設けられる。
バイポーラトランジスタ”Hit)チャンネルトランジ
スタ3と同じ要素を含み、独立に同じバイポーラ構造を
製造することもできるがトランジスタ3と同時に5!造
される。多結晶シリコンエミッタトランジスタ1の製造
の際2つの余分に必要なマスクはベース領域28を形成
する際必要な注入領域を画成し、また「ゲート」酸化物
30に開口部を形成して多結晶シリコンをベースffi
域28と接触するためのものである。第1及び第2図に
はゲート酸化物は周囲の分離用酸化物Fg15から分離
されているように示しである。しかし、第3乃f第7図
の説明で明らかにするがこれは分離用酸化物15の一部
と同時に形成される。
スタ3と同じ要素を含み、独立に同じバイポーラ構造を
製造することもできるがトランジスタ3と同時に5!造
される。多結晶シリコンエミッタトランジスタ1の製造
の際2つの余分に必要なマスクはベース領域28を形成
する際必要な注入領域を画成し、また「ゲート」酸化物
30に開口部を形成して多結晶シリコンをベースffi
域28と接触するためのものである。第1及び第2図に
はゲート酸化物は周囲の分離用酸化物Fg15から分離
されているように示しである。しかし、第3乃f第7図
の説明で明らかにするがこれは分離用酸化物15の一部
と同時に形成される。
このようにバイポーラ装置はn形つ1ルCMO8技術と
直接に適合しており、その際n形つェルはコレクタとし
て使用される。p形つェルを使用する場合は例えばリン
やヒ素等によるn形を形成するイオン注入がさらに必要
である。この段階は一部p形ウェルドライブインによっ
て実行できる。
直接に適合しており、その際n形つェルはコレクタとし
て使用される。p形つェルを使用する場合は例えばリン
やヒ素等によるn形を形成するイオン注入がさらに必要
である。この段階は一部p形ウェルドライブインによっ
て実行できる。
ウェル中及びフィールドエリア中の酸化物層の厚さの違
いのためn形つェルのマスクなしの注入も可能である。
いのためn形つェルのマスクなしの注入も可能である。
もちろん、注入の際マスクを用いることもできる。これ
によりn形つェル5がp形つェル5′内に形成されるが
(積層つ1ル)、これを第2図に示すようにバイポーラ
装置のコレクタ領域に使用することらできる。
によりn形つェル5がp形つェル5′内に形成されるが
(積層つ1ル)、これを第2図に示すようにバイポーラ
装置のコレクタ領域に使用することらできる。
以下、第1図の構造を形成するための基本的処理段階を
第3図乃至第7図を参照しながら説明する。第1のマス
ク及びフォトレジスト(図示せず)を用いてn形つェル
36及び37がp形基板32中に例えばリンのイオン注
入及びそれに引続く通常のドライブインにより画成され
る。第2のマスク(図示せず)を使用してp形シリコン
基板32表面上に堆積された窒化珪素層31あるいは二
酸化珪素の上にさらに堆積された窒化珪素がパターン形
成され、装置区域とフィールド酸化物が成長される区域
とが区分される。窒化物31は第3図に示す如く、基板
32表面上の装置区域に対応する位置に残される。ここ
でフィールドドーパント(図示せず)をU板表面32上
に適当なマスクを使用しながら窒化珪素層31中に開け
られた窓を介して例えばホウ素及び/又はリンのイオン
注入により注入してもよい。基板は次いで酸化され、窓
内にフィールド酸化物層33が形成される。窒化物31
の領域がエツチングにより除去された後基板はさらに酸
化されて薄い酸化物領域34が厚いフィールド酸化物域
33の間に形成される(第4図)。次に、第3のマスク
(図示せず)を用いてフォトレジスト層41中に窓40
が画成され(第5図)、この窓を介して例えばホウ木等
のp形ドーパントがイオン注入され、これによりバイポ
ーラトランジスタのベース領II!42が形成される。
第3図乃至第7図を参照しながら説明する。第1のマス
ク及びフォトレジスト(図示せず)を用いてn形つェル
36及び37がp形基板32中に例えばリンのイオン注
入及びそれに引続く通常のドライブインにより画成され
る。第2のマスク(図示せず)を使用してp形シリコン
基板32表面上に堆積された窒化珪素層31あるいは二
酸化珪素の上にさらに堆積された窒化珪素がパターン形
成され、装置区域とフィールド酸化物が成長される区域
とが区分される。窒化物31は第3図に示す如く、基板
32表面上の装置区域に対応する位置に残される。ここ
でフィールドドーパント(図示せず)をU板表面32上
に適当なマスクを使用しながら窒化珪素層31中に開け
られた窓を介して例えばホウ素及び/又はリンのイオン
注入により注入してもよい。基板は次いで酸化され、窓
内にフィールド酸化物層33が形成される。窒化物31
の領域がエツチングにより除去された後基板はさらに酸
化されて薄い酸化物領域34が厚いフィールド酸化物域
33の間に形成される(第4図)。次に、第3のマスク
(図示せず)を用いてフォトレジスト層41中に窓40
が画成され(第5図)、この窓を介して例えばホウ木等
のp形ドーパントがイオン注入され、これによりバイポ
ーラトランジスタのベース領II!42が形成される。
この第3のマスクは前記の2つの追加されるマスクの一
方である。次いで第4のマスク(図示せ!r)及び適当
なフォトレジスト層を用いて窓43がベース領I442
を覆っている薄い酸化物の領域上に開かれる。整合の良
否は以下の理由がら明らかになるように決定的要因には
ならない。多結晶シリコントランジスタが界面酸化物を
必要とする場合は適当な処理をこの時点で行なうことが
できる。この第4のマスクは追加されるマスクのうちの
他方に相当する。フォトレジストが除去された後ドープ
されていない多結晶シリコン層が堆積され、AS又はP
によりイオン注入される。この後これにパターンが形成
され、多結晶シリコンエミッタ44及びゲート45.4
6が形成される(第6図)。次いで多結晶シリコンl1
Z44.45、及び薄い酸化物層の一部領域を適当にパ
ターン形成したフォトレジスト41aで保護した状態で
例えばホウ素等のp+トド−ントを注入し、バイポーラ
装置用ベース接触部47、nチャンネルMOSトランジ
スタ用基板接触部48、及びpチャンネルMOSトラン
ジスタ用ソース及びドレイン領域49及び50を形成す
る。さらに別のマスクを使用し、またフォトレジスト5
1を適当にパターン形成して窓を画成し、例えばヒ素等
のn+トド−ントをイオン注入してバイポーラ装δのコ
レクタ接触部52、nチャンネルMOSトランジスタの
ソース及びドレイン領域53及び54、及びnチャンネ
ルMOSトランジスタのウェル接触部55を形成する(
第7図)。フォトレジス[・51を除去した後ウェハは
酸化され、またP−3−G(リン珪酸塩ガラス)層が堆
積されて第1図に層15として示す厚い酸化物層が形成
される。別のマスクを使用しながら酸化物層中にその下
側にある領域への電気接触部のための窓を形成し、この
ようにして得られた基板をさらに例えばメタライズし、
この金属層をさらに別の適当なマスクを使用しながらパ
ターン形成することで第1図に示したのと同等な構造を
得ることができる。さらに、別のマスク及び処理を行な
って従来のnチャンネル及びpチャンネルMO3I−ラ
ンジスタにおけると同様なスレッショルドテーラリング
を行なってもよい。
方である。次いで第4のマスク(図示せ!r)及び適当
なフォトレジスト層を用いて窓43がベース領I442
を覆っている薄い酸化物の領域上に開かれる。整合の良
否は以下の理由がら明らかになるように決定的要因には
ならない。多結晶シリコントランジスタが界面酸化物を
必要とする場合は適当な処理をこの時点で行なうことが
できる。この第4のマスクは追加されるマスクのうちの
他方に相当する。フォトレジストが除去された後ドープ
されていない多結晶シリコン層が堆積され、AS又はP
によりイオン注入される。この後これにパターンが形成
され、多結晶シリコンエミッタ44及びゲート45.4
6が形成される(第6図)。次いで多結晶シリコンl1
Z44.45、及び薄い酸化物層の一部領域を適当にパ
ターン形成したフォトレジスト41aで保護した状態で
例えばホウ素等のp+トド−ントを注入し、バイポーラ
装置用ベース接触部47、nチャンネルMOSトランジ
スタ用基板接触部48、及びpチャンネルMOSトラン
ジスタ用ソース及びドレイン領域49及び50を形成す
る。さらに別のマスクを使用し、またフォトレジスト5
1を適当にパターン形成して窓を画成し、例えばヒ素等
のn+トド−ントをイオン注入してバイポーラ装δのコ
レクタ接触部52、nチャンネルMOSトランジスタの
ソース及びドレイン領域53及び54、及びnチャンネ
ルMOSトランジスタのウェル接触部55を形成する(
第7図)。フォトレジス[・51を除去した後ウェハは
酸化され、またP−3−G(リン珪酸塩ガラス)層が堆
積されて第1図に層15として示す厚い酸化物層が形成
される。別のマスクを使用しながら酸化物層中にその下
側にある領域への電気接触部のための窓を形成し、この
ようにして得られた基板をさらに例えばメタライズし、
この金属層をさらに別の適当なマスクを使用しながらパ
ターン形成することで第1図に示したのと同等な構造を
得ることができる。さらに、別のマスク及び処理を行な
って従来のnチャンネル及びpチャンネルMO3I−ラ
ンジスタにおけると同様なスレッショルドテーラリング
を行なってもよい。
高能率多結晶エミッタ構造を使用することでバイポーラ
トランジスタのベース及びコレクタ領域のドーピングレ
ベルを最適化し、ベースコレクタ直列抵抗を下げると同
時に高い電流利17を達成ザることが可能になる。この
自由度は従来のバイポーラ1〜ランジスタでは得られな
かったものである。
トランジスタのベース及びコレクタ領域のドーピングレ
ベルを最適化し、ベースコレクタ直列抵抗を下げると同
時に高い電流利17を達成ザることが可能になる。この
自由度は従来のバイポーラ1〜ランジスタでは得られな
かったものである。
CMOSトランジスタのソース及びドレイン領域は多結
晶シリコンゲートの存右のため完全に自己整合した状態
で形成されるが、バイポーラ装置のエミッタは領域42
及び47よりなるベースと部分的にしか自己整合しない
。しかし、これによる性能への影響は生じない。
晶シリコンゲートの存右のため完全に自己整合した状態
で形成されるが、バイポーラ装置のエミッタは領域42
及び47よりなるベースと部分的にしか自己整合しない
。しかし、これによる性能への影響は生じない。
第1図に示した構造のバイポーラトランジスタは非常に
高性能であることが見出された。
高性能であることが見出された。
上記実施例では多結晶シリコンをバイポーラトランジス
タのエミッタに用いたが、この材料は多結晶シリコンに
限定されない。適当な特性を有する他の材料をバイポー
ラトランジスタのエミッタに使用してもよい。材料はキ
ャリアの発生源及びエミッタを形成するドーパントを有
する導電材料であればよい。多結晶シリコンの代わりに
使用でざる材f3Iとしては酸素ドープ多結晶シリコン
、耐熱金属、耐熱金属シリづイド、あるいはアモルファ
スシリコン(水素添加等のなされた)が挙げられる。
タのエミッタに用いたが、この材料は多結晶シリコンに
限定されない。適当な特性を有する他の材料をバイポー
ラトランジスタのエミッタに使用してもよい。材料はキ
ャリアの発生源及びエミッタを形成するドーパントを有
する導電材料であればよい。多結晶シリコンの代わりに
使用でざる材f3Iとしては酸素ドープ多結晶シリコン
、耐熱金属、耐熱金属シリづイド、あるいはアモルファ
スシリコン(水素添加等のなされた)が挙げられる。
ドープされた多結晶シリコンは出願人による英国特訂第
8504725号の方法で′XA造することができる。
8504725号の方法で′XA造することができる。
第1図は本発明の一実施例によるバイポーラトランジス
タを含むバイポーラ/C:MO8構造の断面図、第2図
は第1図に示したn形つェルではなくp形つェル内に形
成されたバイポーラトランジスタを示す図、第3〜第7
図はn形つェルを有するバイポーラ/0MO8構造を製
造する様々な段階を示す断面図である。 1・・・バイポーラトランジスタ、2・・・n−ヂャン
ネルCMOSトランジスタ、3・・・p−ブセンネルC
MOSトランジスタ、4・・・基板、5・・・n形つェ
ル(コレクタ)、5′・・・p形つェル、6・・・n形
つェル、7・・・n+形ソース領域、8・・・n“形ト
レイン領域、9.10,14.19.20.24゜26
.26a、26b−・・外部電気接触部、11゜21.
45.46・・・多結晶シリコンゲート、12・・・ゲ
ート酸化物層、13・・・p゛形接接触部15・・・分
離用酸化物、17・・・p゛形ソース領域、18・・・
p+形トドレイン領域23・・・n+形接接触部25・
・・n+形コレクタ接触部、27.27a・・・p1形
ベース接触領域、28・・・p形ベース領域(ベース架
極領域)、29・・・n+形多結晶シリコン領域(エミ
ッタ)、30・・・「ゲート」酸化物層、31・・・窒
化珪素層、32・・・P形シリコン基板、33・・・フ
ィールド酸化物層、34・・・酸化物領域、40゜43
・・・窓、41.41a・・・フォトレジスト層、42
・・・ベース領域、44・・・多結晶シリコン1ミツタ
、47・・・ベース接触部(第1の領域)、48−8゜
接触部基板、49.53・・・ソース領域、50゜54
・・・ドレインfiM、51・・・フォトレジスト、5
2・・・コレクタ接触部、55・・・ウェルl妾触部。
タを含むバイポーラ/C:MO8構造の断面図、第2図
は第1図に示したn形つェルではなくp形つェル内に形
成されたバイポーラトランジスタを示す図、第3〜第7
図はn形つェルを有するバイポーラ/0MO8構造を製
造する様々な段階を示す断面図である。 1・・・バイポーラトランジスタ、2・・・n−ヂャン
ネルCMOSトランジスタ、3・・・p−ブセンネルC
MOSトランジスタ、4・・・基板、5・・・n形つェ
ル(コレクタ)、5′・・・p形つェル、6・・・n形
つェル、7・・・n+形ソース領域、8・・・n“形ト
レイン領域、9.10,14.19.20.24゜26
.26a、26b−・・外部電気接触部、11゜21.
45.46・・・多結晶シリコンゲート、12・・・ゲ
ート酸化物層、13・・・p゛形接接触部15・・・分
離用酸化物、17・・・p゛形ソース領域、18・・・
p+形トドレイン領域23・・・n+形接接触部25・
・・n+形コレクタ接触部、27.27a・・・p1形
ベース接触領域、28・・・p形ベース領域(ベース架
極領域)、29・・・n+形多結晶シリコン領域(エミ
ッタ)、30・・・「ゲート」酸化物層、31・・・窒
化珪素層、32・・・P形シリコン基板、33・・・フ
ィールド酸化物層、34・・・酸化物領域、40゜43
・・・窓、41.41a・・・フォトレジスト層、42
・・・ベース領域、44・・・多結晶シリコン1ミツタ
、47・・・ベース接触部(第1の領域)、48−8゜
接触部基板、49.53・・・ソース領域、50゜54
・・・ドレインfiM、51・・・フォトレジスト、5
2・・・コレクタ接触部、55・・・ウェルl妾触部。
Claims (5)
- (1)半自己整合したベース接触部を有するバイポーラ
トランジスタの製造方法であつて、一の伝導形のベース
領域を他の伝導形のシリコン基板の表面領域中に形成し
、一の素子を表面上にベース領域に接触して形成し、こ
の素子を他の伝導形にドープしてトランジスタのエミッ
タとし、該表面領域上にベース領域の両側に相接して一
対の一の伝導形のベース接触領域を素子をマスクとして
使用しながらイオン注入を行なって形成し、他の伝導形
のコレクタ接触部を該表面領域上にベース接触部から離
して形成する段階を含むことを特徴とする製造方法。 - (2)表面領域は一の伝導形の基板中の他の伝導形ウェ
ルである特許請求の範囲第1項記載のバイポーラトラン
ジスタ製造方法。 - (3)素子は多結晶シリコンである特許請求の範囲第1
項記載のバイポーラトランジスタ製造方法。 - (4)図面で実質的に説明したバイポーラトランジスタ
の製造方法。 - (5)特許請求の範囲第1項乃至第4項のうちいずれか
一項に記載の方法で製造されたバイポーラトランジスタ
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB858507624A GB8507624D0 (en) | 1985-03-23 | 1985-03-23 | Semiconductor devices |
GB8507624 | 1985-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6351673A true JPS6351673A (ja) | 1988-03-04 |
JPH0783024B2 JPH0783024B2 (ja) | 1995-09-06 |
Family
ID=10576545
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61057996A Expired - Lifetime JPH0799764B2 (ja) | 1985-03-23 | 1986-03-14 | 集積回路及びその製造方法 |
JP61122381A Expired - Lifetime JPH0783024B2 (ja) | 1985-03-23 | 1986-05-29 | バイポ−ラトランジスタの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61057996A Expired - Lifetime JPH0799764B2 (ja) | 1985-03-23 | 1986-03-14 | 集積回路及びその製造方法 |
Country Status (11)
Country | Link |
---|---|
US (3) | US4914048A (ja) |
EP (2) | EP0196757B1 (ja) |
JP (2) | JPH0799764B2 (ja) |
KR (2) | KR920006752B1 (ja) |
CN (2) | CN1004593B (ja) |
AT (2) | ATE57586T1 (ja) |
DE (2) | DE3671326D1 (ja) |
GB (3) | GB8507624D0 (ja) |
NO (1) | NO173478C (ja) |
PH (1) | PH26112A (ja) |
SG (1) | SG69890G (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2188479B (en) * | 1986-03-26 | 1990-05-23 | Stc Plc | Semiconductor devices |
JPS63239856A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
KR900001062B1 (ko) * | 1987-09-15 | 1990-02-26 | 강진구 | 반도체 바이 씨 모오스 장치의 제조방법 |
EP0316104A3 (en) * | 1987-11-03 | 1991-01-30 | Stc Plc | Integrated circuits comprising resistors and bipolar transistors |
US5124817A (en) * | 1988-01-19 | 1992-06-23 | National Semiconductor Corporation | Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide |
DE68921995T2 (de) * | 1988-01-19 | 1995-12-07 | Nat Semiconductor Corp | Verfahren zum Herstellen eines Polysiliciumemitters und eines Polysiliciumgates durch gleichzeitiges Ätzen von Polysilicium auf einem dünnen Gateoxid. |
FR2626406B1 (fr) * | 1988-01-22 | 1992-01-24 | France Etat | Transistor bipolaire compatible avec la technologie mos |
GB2214870B (en) * | 1988-02-20 | 1991-09-11 | Stc Plc | Plasma etching process |
DE3914910C2 (de) * | 1988-05-10 | 1999-11-25 | Northern Telecom Ltd | Verfahren zur Herstellung einer integrierten Schaltung |
GB8810973D0 (en) * | 1988-05-10 | 1988-06-15 | Stc Plc | Improvements in integrated circuits |
US5091760A (en) * | 1989-04-14 | 1992-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
JPH0348457A (ja) * | 1989-04-14 | 1991-03-01 | Toshiba Corp | 半導体装置およびその製造方法 |
US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
US5177582A (en) * | 1989-09-22 | 1993-01-05 | Siemens Aktiengesellschaft | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same |
US4983531A (en) * | 1990-02-12 | 1991-01-08 | Motorola, Inc. | Method of fabricating a single polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors |
US4987089A (en) * | 1990-07-23 | 1991-01-22 | Micron Technology, Inc. | BiCMOS process and process for forming bipolar transistors on wafers also containing FETs |
JP2842682B2 (ja) * | 1990-11-08 | 1999-01-06 | シャープ株式会社 | 半導体装置の製造方法 |
US5158900A (en) * | 1991-10-18 | 1992-10-27 | Hewlett-Packard Company | Method of separately fabricating a base/emitter structure of a BiCMOS device |
WO1993016494A1 (en) * | 1992-01-31 | 1993-08-19 | Analog Devices, Inc. | Complementary bipolar polysilicon emitter devices |
JPH08172100A (ja) * | 1994-12-16 | 1996-07-02 | Mitsubishi Electric Corp | 半導体装置 |
US5830789A (en) * | 1996-11-19 | 1998-11-03 | Integrated Device Technology, Inc. | CMOS process forming wells after gate formation |
KR100235628B1 (ko) * | 1997-06-25 | 1999-12-15 | 김영환 | 반도체 소자의 제조방법 |
KR20040008485A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 테스트 패턴 형성방법 |
JP2004311684A (ja) * | 2003-04-07 | 2004-11-04 | Sanyo Electric Co Ltd | 半導体装置 |
TW200524139A (en) * | 2003-12-24 | 2005-07-16 | Renesas Tech Corp | Voltage generating circuit and semiconductor integrated circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5696860A (en) * | 1979-12-29 | 1981-08-05 | Sony Corp | Semiconductor device |
JPS5710969A (en) * | 1980-06-25 | 1982-01-20 | Nec Corp | Semiconductor device and manufacture thereof |
JPS59117150A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体集積回路装置とその製造法 |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA969290A (en) * | 1971-10-20 | 1975-06-10 | Alfred C. Ipri | Fabrication of semiconductor devices incorporating polycrystalline silicon |
US3753807A (en) * | 1972-02-24 | 1973-08-21 | Bell Canada Northern Electric | Manufacture of bipolar semiconductor devices |
US4041518A (en) * | 1973-02-24 | 1977-08-09 | Hitachi, Ltd. | MIS semiconductor device and method of manufacturing the same |
US3940288A (en) * | 1973-05-16 | 1976-02-24 | Fujitsu Limited | Method of making a semiconductor device |
JPS539469A (en) * | 1976-07-15 | 1978-01-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device having electrode of stepped structure and its production |
US4120707A (en) * | 1977-03-30 | 1978-10-17 | Harris Corporation | Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion |
US4099987A (en) * | 1977-07-25 | 1978-07-11 | International Business Machines Corporation | Fabricating integrated circuits incorporating high-performance bipolar transistors |
JPS5846863B2 (ja) * | 1977-08-25 | 1983-10-19 | 松下電器産業株式会社 | 半導体集積回路装置 |
JPS54101290A (en) * | 1978-01-27 | 1979-08-09 | Hitachi Ltd | Semiconductor integtated circuit unit and its manufacture |
GB2023340B (en) * | 1978-06-01 | 1982-09-02 | Mitsubishi Electric Corp | Integrated circuits |
US4289550A (en) * | 1979-05-25 | 1981-09-15 | Raytheon Company | Method of forming closely spaced device regions utilizing selective etching and diffusion |
US4452645A (en) * | 1979-11-13 | 1984-06-05 | International Business Machines Corporation | Method of making emitter regions by implantation through a non-monocrystalline layer |
DE2946963A1 (de) * | 1979-11-21 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Schnelle bipolare transistoren |
US4534806A (en) * | 1979-12-03 | 1985-08-13 | International Business Machines Corporation | Method for manufacturing vertical PNP transistor with shallow emitter |
US4301588A (en) * | 1980-02-01 | 1981-11-24 | International Business Machines Corporation | Consumable amorphous or polysilicon emitter process |
US4391650A (en) * | 1980-12-22 | 1983-07-05 | Ncr Corporation | Method for fabricating improved complementary metal oxide semiconductor devices |
JPS57206063A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Semiconductor substrate and manufacture therefor |
US4483726A (en) * | 1981-06-30 | 1984-11-20 | International Business Machines Corporation | Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area |
US4498223A (en) * | 1982-04-23 | 1985-02-12 | Gte Laboratories Incorporated | Method of fabrication of monolithic integrated circuit structure |
EP0093786B1 (de) * | 1982-05-06 | 1986-08-06 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor |
US4437897A (en) * | 1982-05-18 | 1984-03-20 | International Business Machines Corporation | Fabrication process for a shallow emitter/base transistor using same polycrystalline layer |
US4507847A (en) * | 1982-06-22 | 1985-04-02 | Ncr Corporation | Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor |
JPS58225663A (ja) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | 半導体装置の製造方法 |
JPS5931052A (ja) * | 1982-08-13 | 1984-02-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPS59138363A (ja) * | 1983-01-28 | 1984-08-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
US4673965A (en) * | 1983-02-22 | 1987-06-16 | General Motors Corporation | Uses for buried contacts in integrated circuits |
IT1162836B (it) * | 1983-03-04 | 1987-04-01 | Cselt Centro Studi Lab Telecom | Ricestrasmettitore numerico per trasmissione bidirezionale simultanea di segnali logici su una linea unica |
EP0122004A3 (en) * | 1983-03-08 | 1986-12-17 | Trw Inc. | Improved bipolar transistor construction |
US4631568A (en) * | 1983-03-08 | 1986-12-23 | Trw Inc. | Bipolar transistor construction |
JPS59186367A (ja) * | 1983-04-06 | 1984-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6010776A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | バイポーラトランジスタの製造方法 |
GB2143083B (en) * | 1983-07-06 | 1987-11-25 | Standard Telephones Cables Ltd | Semiconductor structures |
US4574467A (en) * | 1983-08-31 | 1986-03-11 | Solid State Scientific, Inc. | N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel |
US4637125A (en) * | 1983-09-22 | 1987-01-20 | Kabushiki Kaisha Toshiba | Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor |
US4523370A (en) * | 1983-12-05 | 1985-06-18 | Ncr Corporation | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction |
US4647958A (en) * | 1984-04-16 | 1987-03-03 | Trw Inc. | Bipolar transistor construction |
JPS6153762A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体集積回路装置 |
GB2172744B (en) * | 1985-03-23 | 1989-07-19 | Stc Plc | Semiconductor devices |
US4604790A (en) * | 1985-04-01 | 1986-08-12 | Advanced Micro Devices, Inc. | Method of fabricating integrated circuit structure having CMOS and bipolar devices |
US4929992A (en) * | 1985-09-18 | 1990-05-29 | Advanced Micro Devices, Inc. | MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions |
JPH0638856A (ja) * | 1992-07-21 | 1994-02-15 | Tokyo Seat Kk | アームレストの取付装置 |
JP3930944B2 (ja) * | 1997-06-16 | 2007-06-13 | 株式会社Neomax | 画像形成方法 |
-
1985
- 1985-03-23 GB GB858507624A patent/GB8507624D0/en active Pending
-
1986
- 1986-02-11 GB GB8603322A patent/GB2173638B/en not_active Expired
- 1986-02-17 AT AT86200948T patent/ATE57586T1/de not_active IP Right Cessation
- 1986-02-17 DE DE8686301052T patent/DE3671326D1/de not_active Expired - Fee Related
- 1986-02-17 DE DE8686200948T patent/DE3675010D1/de not_active Expired - Fee Related
- 1986-02-17 AT AT86301052T patent/ATE52877T1/de active
- 1986-02-17 EP EP86301052A patent/EP0196757B1/en not_active Expired - Lifetime
- 1986-02-17 EP EP86200948A patent/EP0234054B1/en not_active Expired - Lifetime
- 1986-02-21 NO NO860663A patent/NO173478C/no unknown
- 1986-03-14 JP JP61057996A patent/JPH0799764B2/ja not_active Expired - Lifetime
- 1986-03-18 PH PH33548A patent/PH26112A/en unknown
- 1986-03-18 KR KR1019860001982A patent/KR920006752B1/ko not_active IP Right Cessation
- 1986-03-19 CN CN86101789.7A patent/CN1004593B/zh not_active Expired
- 1986-05-27 GB GB8612801A patent/GB2174244B/en not_active Expired
- 1986-05-29 JP JP61122381A patent/JPH0783024B2/ja not_active Expired - Lifetime
- 1986-05-30 KR KR1019860004253A patent/KR920010192B1/ko not_active IP Right Cessation
- 1986-05-31 CN CN86103793A patent/CN1007389B/zh not_active Expired
-
1987
- 1987-12-16 US US07/133,269 patent/US4914048A/en not_active Expired - Lifetime
- 1987-12-16 US US07/133,270 patent/US4849364A/en not_active Expired - Lifetime
-
1988
- 1988-12-13 US US07/284,796 patent/US4845532A/en not_active Expired - Lifetime
-
1990
- 1990-08-23 SG SG698/90A patent/SG69890G/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5696860A (en) * | 1979-12-29 | 1981-08-05 | Sony Corp | Semiconductor device |
JPS5710969A (en) * | 1980-06-25 | 1982-01-20 | Nec Corp | Semiconductor device and manufacture thereof |
JPS59117150A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体集積回路装置とその製造法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6351673A (ja) | バイポ−ラトランジスタの製造方法 | |
US4764482A (en) | Method of fabricating an integrated circuit containing bipolar and MOS transistors | |
US5294822A (en) | Polycide local interconnect method and structure | |
US6649982B2 (en) | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors | |
US5082796A (en) | Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers | |
US4663827A (en) | Method of manufacturing a field effect transistor | |
US4965216A (en) | Method of fabricating a bi-CMOS device | |
US4877748A (en) | Bipolar process for forming shallow NPN emitters | |
US5081518A (en) | Use of a polysilicon layer for local interconnect in a CMOS or BICMOS technology incorporating sidewall spacers | |
US5059546A (en) | BICMOS process for forming shallow NPN emitters and mosfet source/drains | |
US6011283A (en) | Pillar emitter for BiCMOS devices | |
US6071781A (en) | Method of fabricating lateral MOS transistor | |
US6232638B1 (en) | Semiconductor device and manufacturing method for same | |
US6218253B1 (en) | Method of manufacturing a bipolar transistor by using only two mask layers | |
JPH05110003A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2575876B2 (ja) | 半導体装置 | |
JP2573319B2 (ja) | 半導体装置の製造方法 | |
US20020064925A1 (en) | CMOS device and method of manufacturing the same | |
JP2937338B2 (ja) | 半導体装置 | |
JP2889246B2 (ja) | 半導体装置 | |
IE57377B1 (en) | A method of manufacturing a bipolar transistor | |
JPH0734453B2 (ja) | 半導体集積回路装置の製造方法 | |
IE57376B1 (en) | Semiconductor devices | |
JPS6337642A (ja) | 半導体集積回路装置 | |
JPS63269558A (ja) | 半導体装置 |