JPS63317787A - デイジタル回路の検査装置 - Google Patents
デイジタル回路の検査装置Info
- Publication number
- JPS63317787A JPS63317787A JP63141894A JP14189488A JPS63317787A JP S63317787 A JPS63317787 A JP S63317787A JP 63141894 A JP63141894 A JP 63141894A JP 14189488 A JP14189488 A JP 14189488A JP S63317787 A JPS63317787 A JP S63317787A
- Authority
- JP
- Japan
- Prior art keywords
- test
- module
- bus
- node
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims description 121
- 238000011156 evaluation Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims 1
- 230000002457 bidirectional effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は請求項1の上位概念に記載の例えばビデオ−装
置および/または一機器におけるディジタル回路の検査
装置に関する。
置および/または一機器におけるディジタル回路の検査
装置に関する。
従来の装置
ディジタル回路を、この回路のテストポイントにおける
信号経過を形成できるロジックアナライプを用いて検査
することは、公知である。
信号経過を形成できるロジックアナライプを用いて検査
することは、公知である。
現在のテスト機器の場合、機能を検査するテスト群から
導出されるテストパターンを、機能障害を検出するため
にちょうどいまテストされているテストパターンと比較
してその都度の差を形成することができる。この公知の
方法の場合は検査端子をテスト点へ手動で当接する必要
がある。さらにより大きい機能ユニットの場合はよシ小
さい機能ユニットの場合よシも、一層多種多様なテスト
パターンが必要とされる。よシ小さい機能ユニットは切
り離して検査することができる。そのため通常は検査者
はこれらの機能ユニットを手動で、例えばプラグおよび
プリント配線板を取シ外すことにより、分離する。
導出されるテストパターンを、機能障害を検出するため
にちょうどいまテストされているテストパターンと比較
してその都度の差を形成することができる。この公知の
方法の場合は検査端子をテスト点へ手動で当接する必要
がある。さらにより大きい機能ユニットの場合はよシ小
さい機能ユニットの場合よシも、一層多種多様なテスト
パターンが必要とされる。よシ小さい機能ユニットは切
り離して検査することができる。そのため通常は検査者
はこれらの機能ユニットを手動で、例えばプラグおよび
プリント配線板を取シ外すことにより、分離する。
さらに適切なテストパターンを検査されるべき機能ユニ
ットの入力側へ加えることが必要とされる。
ットの入力側へ加えることが必要とされる。
発明の利点
これに対して請求項1の特徴部分に示されている本発明
の構成は、検査経過が自動的に進行される利点を有する
。
の構成は、検査経過が自動的に進行される利点を有する
。
実施例の説明
次に本発明の実施例を用いて説明する。
第1図の装置において複数個の信号処理用モジュール1
,2.3が直列に接続されている。
,2.3が直列に接続されている。
モジュール1,2.3は例えばディジタルビデオテープ
装置のまたはカメラのまたはフィルム走査装置の一部と
することができる。さらにこれらのモジュールはビデオ
技術装置以外の他の装置の一部とすることもできる。モ
ジュール1゜2.3の間にテストノード4,5が設けら
れている。さらにもう一つのテストノード6がこの装置
の入力側7と第1モジュール1との間に設けられており
、さらにもう一つのテストノード8が最終段のモジュー
ル3の出力側とこの装置の出力側9との間に設けられて
いる。2つの線路群10.11がデータバスを構成しさ
らに前記の各テストノードと接続されている。
装置のまたはカメラのまたはフィルム走査装置の一部と
することができる。さらにこれらのモジュールはビデオ
技術装置以外の他の装置の一部とすることもできる。モ
ジュール1゜2.3の間にテストノード4,5が設けら
れている。さらにもう一つのテストノード6がこの装置
の入力側7と第1モジュール1との間に設けられており
、さらにもう一つのテストノード8が最終段のモジュー
ル3の出力側とこの装置の出力側9との間に設けられて
いる。2つの線路群10.11がデータバスを構成しさ
らに前記の各テストノードと接続されている。
さらに線路群11がテストパターン発生器12の出力側
と接続されており、他方、線路群10がテストパターン
評価装置13の入力側と接続されている。これらの線路
群は例えば各8本の平行線路を含むことができる。テス
トパターン発生器およびテストパターン評価装置そのも
のは公知であるため本発明の範囲においては詳述しない
。テストパターン発生器12.テストパターン評価装に
13.テストノード1,2゜3を制御するために試験コ
ンピュータ14が用いられる。第1図に示されている実
施例にょシ、入力信号ではなくテストパターン発生器1
2がら発生されるテストパターンを、テストノード6を
介して第1モジュール1へ導びくことかできるようにな
る。テストノード4. 5. 8の相応の回路構成によ
り、テストパターンの大刀にもとづいてモジュール1,
2.3の出力側に生ずる信号を、テストパターン評価装
置において相次いで評価することができる。そのため発
生し得るエラーの簡単な位置検出が可能となる。
と接続されており、他方、線路群10がテストパターン
評価装置13の入力側と接続されている。これらの線路
群は例えば各8本の平行線路を含むことができる。テス
トパターン発生器およびテストパターン評価装置そのも
のは公知であるため本発明の範囲においては詳述しない
。テストパターン発生器12.テストパターン評価装に
13.テストノード1,2゜3を制御するために試験コ
ンピュータ14が用いられる。第1図に示されている実
施例にょシ、入力信号ではなくテストパターン発生器1
2がら発生されるテストパターンを、テストノード6を
介して第1モジュール1へ導びくことかできるようにな
る。テストノード4. 5. 8の相応の回路構成によ
り、テストパターンの大刀にもとづいてモジュール1,
2.3の出力側に生ずる信号を、テストパターン評価装
置において相次いで評価することができる。そのため発
生し得るエラーの簡単な位置検出が可能となる。
本発明の詳細を次に第2図を用いて説明する。
まず本発明のシステムの機能的構成について説明する。
前述のモジュールもテストノードもそれ自体で各ユニツ
)1−形成し、そのため例えば各1つのプリント配線板
上に設けることができる。しかしテストされるべきモジ
ュールは通常は、所属のテストノードよシも著しく構成
が複雑である。さらにモジュールとテストノードとの間
に著しく多くの接続装置が必要とされ、このことは例え
ば第3図に当てはまる。そのため多くの場合、テストノ
ードを所属の部品中に集積すると好適である。このこと
は、テストノードを共通のプリント板にモジュールと共
に配置するか、またはテストノードに対していわゆるピ
ギーバック板を設けることにょシ、行なわれる。
)1−形成し、そのため例えば各1つのプリント配線板
上に設けることができる。しかしテストされるべきモジ
ュールは通常は、所属のテストノードよシも著しく構成
が複雑である。さらにモジュールとテストノードとの間
に著しく多くの接続装置が必要とされ、このことは例え
ば第3図に当てはまる。そのため多くの場合、テストノ
ードを所属の部品中に集積すると好適である。このこと
は、テストノードを共通のプリント板にモジュールと共
に配置するか、またはテストノードに対していわゆるピ
ギーバック板を設けることにょシ、行なわれる。
第2図はテストノードの多少詳細な構成を示す。テスト
ノードは実質的に6つの単方向バスドライバー21.2
2.23を含む。バスドライバー21は入力側24を出
力側25と接続しそのため先行のモジュールの出方側を
、テストノードへ後続するモジュールの入力側と接続す
る。検査されるべき装置が正常に作動する場合はこのバ
スドライバーは導通状態にあシ、草のため入力側26を
介して相応の信号が案内される。
ノードは実質的に6つの単方向バスドライバー21.2
2.23を含む。バスドライバー21は入力側24を出
力側25と接続しそのため先行のモジュールの出方側を
、テストノードへ後続するモジュールの入力側と接続す
る。検査されるべき装置が正常に作動する場合はこのバ
スドライバーは導通状態にあシ、草のため入力側26を
介して相応の信号が案内される。
バスドライバー22は入力側24とテストバスAとの間
に接続されている。そのため先行のモジュールの出力信
号が、入力側27を介して相応の信号を案内することに
ょシ、テストバスAへ加えることができる。
に接続されている。そのため先行のモジュールの出力信
号が、入力側27を介して相応の信号を案内することに
ょシ、テストバスAへ加えることができる。
最後にバスドライバー23は、テストバスBから信号を
後続のモジュールの入力側へ導ひくために用いられる。
後続のモジュールの入力側へ導ひくために用いられる。
このためにバスドライバー23の制御入力側がもう一つ
の入力側28と接続されている。
の入力側28と接続されている。
そのため第2図に示されているテストノード4、 5.
6. 8(第1図)にょシ、個々のモジュールの入力
側または出力側で、信号流を遮断し、テストパターンを
供給しさらに処理用のテストパターンを、1つまたは複
数個のモジュールの出力側で、テストパターン評価装置
13へ〆/7へ導びくために第2図の実施例の場合は、
テストバスBとテストバスAとの間に、もう1つのバス
ドライバー29がスイッチング装置として設けられてい
る。
6. 8(第1図)にょシ、個々のモジュールの入力
側または出力側で、信号流を遮断し、テストパターンを
供給しさらに処理用のテストパターンを、1つまたは複
数個のモジュールの出力側で、テストパターン評価装置
13へ〆/7へ導びくために第2図の実施例の場合は、
テストバスBとテストバスAとの間に、もう1つのバス
ドライバー29がスイッチング装置として設けられてい
る。
第3図に示されている実施例の場合は、テストバスがデ
ータバス31とアドレスバス32に分 7割されている。テストノード33はモジュール34に
所属しており、このモジュール34の出力側35はテス
トノード36の入力側36と接続されている。モジュー
ル34における前述の回路が、著しく多種にわたるこの
モジュールの一部だけしか形成していないことを示すた
めに、モジュールとしてプリント配線板の一部だけを示
す。
ータバス31とアドレスバス32に分 7割されている。テストノード33はモジュール34に
所属しており、このモジュール34の出力側35はテス
トノード36の入力側36と接続されている。モジュー
ル34における前述の回路が、著しく多種にわたるこの
モジュールの一部だけしか形成していないことを示すた
めに、モジュールとしてプリント配線板の一部だけを示
す。
第3図のテストノードの動作の説明のために、例えばモ
ジュール34が特定の種類の信号処理回路37.エラー
検出回路38ならびに、排他OR回路として構成される
エラー補正回路39を特別に含むとする。エラーの補正
された信号はモジュール34の出力側35から、以後の
処理のために取り出される。
ジュール34が特定の種類の信号処理回路37.エラー
検出回路38ならびに、排他OR回路として構成される
エラー補正回路39を特別に含むとする。エラーの補正
された信号はモジュール34の出力側35から、以後の
処理のために取り出される。
テストノード33のバス線路40は双方向バスドライバ
ー41を介してデータバス31と接続するができる。こ
の双方向バスドライバーはアドレスデコーダ42により
制御される。アドレスバスーf 4.2 ハチストコン
ピュータ14により、データバス31が双方向バスドラ
イバー41を介してバス線路40と接続されるべき時に
、即ちテストノード33がテストバスへ接続されるべき
時に、所定のアドレスを用いて制御される。
ー41を介してデータバス31と接続するができる。こ
の双方向バスドライバーはアドレスデコーダ42により
制御される。アドレスバスーf 4.2 ハチストコン
ピュータ14により、データバス31が双方向バスドラ
イバー41を介してバス線路40と接続されるべき時に
、即ちテストノード33がテストバスへ接続されるべき
時に、所定のアドレスを用いて制御される。
第2図におけるテストノードの場合のようにテストノー
ド33の場合も、入力側36へ導びかれる信号をテスト
装置へ導びくことかできる。
ド33の場合も、入力側36へ導びかれる信号をテスト
装置へ導びくことかできる。
この目的のために双方向バスドライバー41のほかにバ
スドライバー43が導通接続される。
スドライバー43が導通接続される。
本発明のテスト装置を種々に適用する場合、モジュール
により、著しく高いデータ速度を有する信号が処理され
る。そのため検査されるべき信号をまず最初に短い時間
内にメモリに書き込み次に低減された速度でテストコン
ピュータにより検査すると好適である。この目的のため
第6図の実施例の場合は、データバス31ヘバストライ
パー44を介して書き込み−読み出しメモ!J(RAM
)45が接続されている。バスドライバー44はバスド
ライバー41.43と同時に導通接続される。そのため
検査されるべき信号の所定の時間間隔が書き込み−読み
出しメモリ45へ書き込まれる。これにもとづいてテス
トコンざユータが、低減された速度で、この書き込み−
読み出しメモリ45に記憶されたデータへアクセスして
これを検査することができる。
により、著しく高いデータ速度を有する信号が処理され
る。そのため検査されるべき信号をまず最初に短い時間
内にメモリに書き込み次に低減された速度でテストコン
ピュータにより検査すると好適である。この目的のため
第6図の実施例の場合は、データバス31ヘバストライ
パー44を介して書き込み−読み出しメモ!J(RAM
)45が接続されている。バスドライバー44はバスド
ライバー41.43と同時に導通接続される。そのため
検査されるべき信号の所定の時間間隔が書き込み−読み
出しメモリ45へ書き込まれる。これにもとづいてテス
トコンざユータが、低減された速度で、この書き込み−
読み出しメモリ45に記憶されたデータへアクセスして
これを検査することができる。
本発明によるテスト装置は、動作中もあるいは特別の試
験動作中も、ディジタル回路を検査するのに適している
。動作の監視のためにモジュール34において2つのセ
ンサ46,47が設けられている。これらのセンサは、
作動電圧が所定の許容範囲を上回わる時またはクロック
パルスCLKが欠落する時に、信号を送出する。
験動作中も、ディジタル回路を検査するのに適している
。動作の監視のためにモジュール34において2つのセ
ンサ46,47が設けられている。これらのセンサは、
作動電圧が所定の許容範囲を上回わる時またはクロック
パルスCLKが欠落する時に、信号を送出する。
これらのセンサはステータスレジスタ48の入力側と接
続されている。このステータスレジスタにはさらに別の
センサを接続することができる。エラー通報の場合、エ
ラーを特徴づけるデータ語がステータスレジスタ48に
書き込まれる。さらに線路49を介して割シ込み通報が
テストコンピュータヘ与えられる。これにもとづいてテ
ストコンピュータが、接続されたテストノードのステー
タスレジスタに質関しそれによりエラーの種類を検出す
る。
続されている。このステータスレジスタにはさらに別の
センサを接続することができる。エラー通報の場合、エ
ラーを特徴づけるデータ語がステータスレジスタ48に
書き込まれる。さらに線路49を介して割シ込み通報が
テストコンピュータヘ与えられる。これにもとづいてテ
ストコンピュータが、接続されたテストノードのステー
タスレジスタに質関しそれによりエラーの種類を検出す
る。
モラ一つのレジスタ50はその入力側がハス線路40へ
接続されており、これによりバス線路は制御信号をアド
レスデコーダ42から供給される。レジスタ50の中へ
テストコンピュータ14から、モジュール34において
種々の変化ヲ生ぜさせるスイッチング信号を書き込むこ
とができる。そのためモジュールを、通常動作から試験
動作へ切り換えることができる。第3図の実施例の場合
たとえばテスト動作の場合は、エラー検出回路38から
エラー補正回路39への補正信号の送出が、線路51を
介して導びかれるスイッチング信号により、遮断される
。そのためテスト動作において信号処理回路37の出力
信号を、エラーが補正されない状態で検査することがで
きる。
接続されており、これによりバス線路は制御信号をアド
レスデコーダ42から供給される。レジスタ50の中へ
テストコンピュータ14から、モジュール34において
種々の変化ヲ生ぜさせるスイッチング信号を書き込むこ
とができる。そのためモジュールを、通常動作から試験
動作へ切り換えることができる。第3図の実施例の場合
たとえばテスト動作の場合は、エラー検出回路38から
エラー補正回路39への補正信号の送出が、線路51を
介して導びかれるスイッチング信号により、遮断される
。そのためテスト動作において信号処理回路37の出力
信号を、エラーが補正されない状態で検査することがで
きる。
公知のシグナチュアアナライズ法によるモジュール34
の検査を補助するためにEPROM52およびレジスタ
53が設けられている。
の検査を補助するためにEPROM52およびレジスタ
53が設けられている。
EPROM52にモジュール340種々のテストポイン
トの目標シグナチュアがファイルされている。検査のた
めにモジュールの入力側にテストパターンが加えられる
。走査ヘッドおよびシグナチュアアナライデを用いて、
テストポイントにおける信号からシグナチュアが求めら
れる。この場合、検査者にシグナチュアアナライデから
その都度のテストポイン、トが前もって−例えば画像面
における表示によりー与えられ。
トの目標シグナチュアがファイルされている。検査のた
めにモジュールの入力側にテストパターンが加えられる
。走査ヘッドおよびシグナチュアアナライデを用いて、
テストポイントにおける信号からシグナチュアが求めら
れる。この場合、検査者にシグナチュアアナライデから
その都度のテストポイン、トが前もって−例えば画像面
における表示によりー与えられ。
EPROM52から相応の目標シグナチュアが読び出さ
れて、求められたシグナチュアと比較される。テスト分
岐装置中での目標シグナチュアの記憶は、モジュールの
交換の場合にテストノードも交換される利点含有する。
れて、求められたシグナチュアと比較される。テスト分
岐装置中での目標シグナチュアの記憶は、モジュールの
交換の場合にテストノードも交換される利点含有する。
そのため記憶された目標信号が常にモジュールの開発状
態に対応することが保証される。
態に対応することが保証される。
バスドライバーおよびレジスタに対して市販の部品が用
いられる。ステータスレジスタ48およびブトレスデコ
ーダはプログラム可能な論理回路(PAL )により簡
単に実施される。
いられる。ステータスレジスタ48およびブトレスデコ
ーダはプログラム可能な論理回路(PAL )により簡
単に実施される。
される、ディジタル回路の検査装置が提供される。
第1図は実施例のブロック図、第2図はテストノードの
ブロック図、第3図はもう一つの実施例のブロック図を
示す。図面において同じ部分には同じ参照符号が付せら
れている。 1.2.3・・・モジュール、4. 5. 6. 8・
・・テストノード、12・・・テストパターン発生器、
13・・・テストパターン評価装置、21,22゜23
・・・単方向バスドライバー、31・・・′データバス
、32・・・アドレスバス、37・・・信号処理回路、
38・・・エラー検出回路、39・・・エラー補正回路
、41.43・・・双方向バスドライバー、42・・・
アドレスデコーダ、45・・・書き込み−読み出しメモ
リ、46.47・・・センサ、48・・・ステータスレ
ジスタ、50.53・・・レジスタ、52・・・EPR
OM。
ブロック図、第3図はもう一つの実施例のブロック図を
示す。図面において同じ部分には同じ参照符号が付せら
れている。 1.2.3・・・モジュール、4. 5. 6. 8・
・・テストノード、12・・・テストパターン発生器、
13・・・テストパターン評価装置、21,22゜23
・・・単方向バスドライバー、31・・・′データバス
、32・・・アドレスバス、37・・・信号処理回路、
38・・・エラー検出回路、39・・・エラー補正回路
、41.43・・・双方向バスドライバー、42・・・
アドレスデコーダ、45・・・書き込み−読み出しメモ
リ、46.47・・・センサ、48・・・ステータスレ
ジスタ、50.53・・・レジスタ、52・・・EPR
OM。
Claims (1)
- 【特許請求の範囲】 1、信号処理用の複数個のモジュール(1、2、3、3
4)を備えているデイジタル回路の検査装置において、
個々のモジュール(1、2、3、34)に各1つのテス
トノード(4、5、6、8、33)が配属されており、
さらに該テストノード(4、5、6、8、33)がバス
装置(テストバス)(10、11、31、32)を介し
てテストコンピュータ(14)と接続されていることを
特徴とするデイジタル回路の検査装置。 2、テストノード(33)がレジスタ(48)を含み、
該レジスタの内容がテストコンピュータ(14)からバ
ス装置(31)を介して呼び出されるようにした請求項
1記載の装置。 3、モジュール(34)の内部に検出器(46、47)
が設けられており、該検出器がテストノード(33)の
レジスタ(48)の入力側と接続されている請求項2記
載の装置。 4、検出器(47)の少くとも一つが出力信号をクロッ
クパルス信号の存在に依存して送出するようにした請求
項3記載の装置。 5、検出器(46)の少くとも一つが出力信号を、動作
電圧が所定の許容範囲内にあるか否かに依存して、送出
するようにした請求項3記載の装置。 6、テストノード(33)に少くとも一つの別のレジス
タ(50)が設けられており、該レジスタにデータがテ
ストバス(31)から書き込まれるようにし、さらに該
レジスタの出力側が所属のモジュール(34)の制御入
力側と接続されており、該制御入力側を用いてモジュー
ル(34)が検査用の作動形式へ切り換えられるように
した請求項1記載の装置。 7、モジュール(34)の出力側が、テストノード(3
3)に配属されている切り換え回路(43)を介してさ
らにテストバス(31)を介して、テストコンピュータ
(14)に配属されているメモリ(45)と接続される
ようにした請求項1記載の装置。 8、テストコンピュータ(14)において発生されたテ
スト信号が、テストバスを介してさらにテストノードに
配属されている切り換え装置(23)を介して、所属の
モジュールの入力側へまたは後置接続されているモジュ
ールの入力側へ導びかれるようにした請求項1記載の装
置。 9、少くとも一つのテスト分岐装置において、各1つの
第1切り換え装置(21)をモジュールの出力側から後
置接続のモジュールへ設け、さらに第2切り換え装置(
22)をモジュールからテストバスへ設け、さらに第3
切り換え装置(23)をテストバスから後置接続の入力
側へ設けた請求項1記載の装置。 10、テストバスが2つの平行に導びかれる線路群(1
0、11)を使用できるようにし、そのうちの一方の線
路群(10)がテストノードの出力側およびテストパタ
ーン評価装置 (13)の入力側へ接続されており、さらに他方の線路
群(11)がテストノードの入力側およびテストパター
ン発生器(12)の出力側に接続されている請求項9記
載の装置。 11、一方の線路群(10)の線路が他方の線路群(1
1)の線路と切り換え装置(29)を介して接続される
ようにした請求項2記載の装置。 12、少くとも一つのテストノード(33)にメモリ(
52)が設けられており、該メモリにおいて所属のモジ
ュール(34)のテスト点に対する目標シグナチュアが
ファイルされており、該目標シグナチュアはシグナチュ
ア分析の実施の際に呼び出されるようにした請求項1記
載の装置。 13、エラー通報の際に検出器(46、47)によりテ
ストコンピュータ(14)におけるプログラム遮断が開
始されるようにし、さらにレジスタ(48)がテストコ
ンピュータ(14)により相次いで呼び出されるように
した請求項3記載の装置。 14、複数個のモジュール(1、2、3)が直列に接続
されており、さらに自己テスト作動形式において第1モ
ジュール(1)の入力側に検査信号が導びかれるように
し、さらにテストコンピュータ(14)からテストノー
ド (4、5、8)を介して、個々のモジュール(1、2、
3)の出力信号がシーケンシャルに呼び出されるように
しさらに所定の信号と比較されるようにした請求項1記
載の装置。 15、出力信号がテストバス(31)を介して、テスト
コンピュータ(14)に配属されている一時記憶装置(
45)に書き込まれるようにした請求項14記載の装置
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873719497 DE3719497A1 (de) | 1987-06-11 | 1987-06-11 | System zur pruefung von digitalen schaltungen |
DE3719497.6 | 1987-06-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63317787A true JPS63317787A (ja) | 1988-12-26 |
Family
ID=6329497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63141894A Pending JPS63317787A (ja) | 1987-06-11 | 1988-06-10 | デイジタル回路の検査装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4926425A (ja) |
JP (1) | JPS63317787A (ja) |
DE (1) | DE3719497A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304987B1 (en) * | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
US5905738A (en) * | 1991-05-19 | 1999-05-18 | Texas Instruments Incorporated | Digital bus monitor integrated circuits |
JP3005250B2 (ja) * | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
US5140686A (en) * | 1990-03-02 | 1992-08-18 | Milliken Research Corporation | Diagnostic system for textile dyeing apparatus |
US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
US5224102A (en) * | 1991-02-28 | 1993-06-29 | Thomson. S.A. | Design and test methodology for redundant shift registers |
US5872448A (en) * | 1991-06-18 | 1999-02-16 | Lightspeed Semiconductor Corporation | Integrated circuit architecture having an array of test cells providing full controlability for automatic circuit verification |
US6279128B1 (en) | 1994-12-29 | 2001-08-21 | International Business Machines Corporation | Autonomous system for recognition of patterns formed by stored data during computer memory scrubbing |
US6611932B2 (en) | 1997-12-05 | 2003-08-26 | Lightspeed Semiconductor Corporation | Method and apparatus for controlling and observing data in a logic block-based ASIC |
US6223313B1 (en) | 1997-12-05 | 2001-04-24 | Lightspeed Semiconductor Corporation | Method and apparatus for controlling and observing data in a logic block-based asic |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
JP2003078486A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | 光送受信器、多重化集積回路、多重分離集積回路、一体型多重化/多重分離集積回路及び光送受信器の評価・試験方法 |
US7587202B2 (en) * | 2004-09-07 | 2009-09-08 | Research In Motion Limited | Method for conducting digital interface and baseband circuitry tests using digital loopback |
GB201602226D0 (en) * | 2016-02-06 | 2016-03-23 | Viper Subsea Technology Ltd | Power supply arrangement |
JP2019158749A (ja) * | 2018-03-15 | 2019-09-19 | 株式会社東芝 | 画像処理装置及び画像処理方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832535A (en) * | 1972-10-25 | 1974-08-27 | Instrumentation Engineering | Digital word generating and receiving apparatus |
DE2805104A1 (de) * | 1978-02-07 | 1979-08-09 | Loewe Opta Gmbh | Schaltungsanordnung zur fehlerdiagnose in nachrichtentechnischen geraeten |
DE3106157C2 (de) * | 1981-02-19 | 1984-03-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur systematischen Prüfung von Funktionseinheiten einer zentralgesteuerten Anlage, insbesondere einer Fernsprechvermittlungsanlage |
EP0088916B1 (de) * | 1982-03-15 | 1985-11-21 | Siemens-Albis Aktiengesellschaft | Schaltungsanordnung zum Prüfen von elektrischen, insbesondere elektronischen Einrichtungen |
US4513418A (en) * | 1982-11-08 | 1985-04-23 | International Business Machines Corporation | Simultaneous self-testing system |
US4594711A (en) * | 1983-11-10 | 1986-06-10 | Texas Instruments Incorporated | Universal testing circuit and method |
JPS6125263A (ja) * | 1984-07-13 | 1986-02-04 | Sony Corp | 電子機器制御システム |
JPH0772744B2 (ja) * | 1984-09-04 | 1995-08-02 | 株式会社日立製作所 | 半導体集積回路装置 |
GB8432533D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
DE3530308A1 (de) * | 1985-08-24 | 1987-02-26 | Blaupunkt Werke Gmbh | Verfahren zur anpassung eines pruefprogramms fuer elektrische schaltungen |
US4710931A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Partitioned scan-testing system |
US4718065A (en) * | 1986-03-31 | 1988-01-05 | Tandem Computers Incorporated | In-line scan control apparatus for data processor testing |
JPH0627776B2 (ja) * | 1986-08-04 | 1994-04-13 | 三菱電機株式会社 | 半導体集積回路装置 |
-
1987
- 1987-06-11 DE DE19873719497 patent/DE3719497A1/de not_active Ceased
-
1988
- 1988-06-09 US US07/204,622 patent/US4926425A/en not_active Expired - Fee Related
- 1988-06-10 JP JP63141894A patent/JPS63317787A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3719497A1 (de) | 1988-12-29 |
US4926425A (en) | 1990-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63317787A (ja) | デイジタル回路の検査装置 | |
JPH10116258A (ja) | フォルトトレラント・コンピュータ・システムにおける障害モジュール位置 | |
US3851161A (en) | Continuity network testing and fault isolating | |
JPH0257676B2 (ja) | ||
JP5573638B2 (ja) | 情報処理装置及びその作動方法 | |
US6642733B1 (en) | Apparatus for indentifying defects in electronic assemblies | |
JP2009069036A (ja) | プリント基板の不良解析システム | |
JP2870001B2 (ja) | 論理回路パッケージ | |
JP3215600B2 (ja) | Ic試験装置 | |
JPH05150019A (ja) | Ic試験装置 | |
JPH02173852A (ja) | バス診断装置 | |
SU1109683A1 (ru) | Устройство дл автоматического контрол электрических цепей | |
SU1010576A1 (ru) | Устройство дл автоматической проверки монтажа печатных плат | |
JPH0546487A (ja) | フアイル盤誤実装検出装置 | |
JPH0546498A (ja) | 伝送データ分析装置 | |
JPH01311332A (ja) | エラーチェック方式 | |
JP2976621B2 (ja) | 半導体集積回路 | |
JPH11338594A (ja) | 接触不良検出回路 | |
JPH0555336A (ja) | 論理回路パツケージ | |
JPH0776781B2 (ja) | 回路基板検査装置 | |
JPS636471A (ja) | 論理集積回路 | |
JPH10293156A (ja) | テストバーンインテスタ | |
JPH11304879A (ja) | プリント配線基板テスト装置 | |
JPH05307900A (ja) | 半導体メモリ素子 | |
JPH01209555A (ja) | バスチェック装置 |