JPS63311567A - アクセス制御方式 - Google Patents
アクセス制御方式Info
- Publication number
- JPS63311567A JPS63311567A JP62148226A JP14822687A JPS63311567A JP S63311567 A JPS63311567 A JP S63311567A JP 62148226 A JP62148226 A JP 62148226A JP 14822687 A JP14822687 A JP 14822687A JP S63311567 A JPS63311567 A JP S63311567A
- Authority
- JP
- Japan
- Prior art keywords
- data
- mask
- access
- register
- mask data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 abstract 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 1
- 210000000323 shoulder joint Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要]
本発明はベクトル処理装置におけるアクセス命令の制御
に関し、マスク付きアクセスにおいて従来マスクレジス
タからマスクデータを読み出した後1記憶装置へのアド
レス発生を行っており、アクセスの立上がり時間が長か
った点を解決することを目的とし、マスクデータを一時
保持するマスクデータバッファとマスクレジスタからマ
スクデータを読み出しマスクデータバッファに書き込む
手段を備えて、マスク付きアクセス命令の実行にあたり
、アドレス発生と独立にマスクレジスタを読み出してマ
スクデータバッファに書き込み、主記憶装置からの読出
しデータのベクトルレジスタヘの書込みの際マスクデー
タバッファからマスクデータを読み出しその値により書
込みの可否を制御するよう構成したものである。
に関し、マスク付きアクセスにおいて従来マスクレジス
タからマスクデータを読み出した後1記憶装置へのアド
レス発生を行っており、アクセスの立上がり時間が長か
った点を解決することを目的とし、マスクデータを一時
保持するマスクデータバッファとマスクレジスタからマ
スクデータを読み出しマスクデータバッファに書き込む
手段を備えて、マスク付きアクセス命令の実行にあたり
、アドレス発生と独立にマスクレジスタを読み出してマ
スクデータバッファに書き込み、主記憶装置からの読出
しデータのベクトルレジスタヘの書込みの際マスクデー
タバッファからマスクデータを読み出しその値により書
込みの可否を制御するよう構成したものである。
[産業上の利用分野]
本発明はベクトル処理装置における主記憶装置へのアク
セス制御に係わり、特にマスク付きアクセスの制御方式
に関する。
セス制御に係わり、特にマスク付きアクセスの制御方式
に関する。
[従来の技術]
ベクトル処理装置は、中央処理装置からのアクセス命令
に応じて、主記憶装置にアクセスしてデータを読み出し
て整列し、高速バッファメモリであるベクトルレジスタ
に格納する。
に応じて、主記憶装置にアクセスしてデータを読み出し
て整列し、高速バッファメモリであるベクトルレジスタ
に格納する。
繰り返し計算に使用するデータ列の読出しの際に、条件
の成立、不成立によってベクトルレジスタに格納すべき
ものと格納しないものに分ける処理を行うことがあり、
そのため条件の結果を示すマスクデータによってアクセ
スを制御することが行われる。これがマスク付きのアク
セスである。
の成立、不成立によってベクトルレジスタに格納すべき
ものと格納しないものに分ける処理を行うことがあり、
そのため条件の結果を示すマスクデータによってアクセ
スを制御することが行われる。これがマスク付きのアク
セスである。
第4図は、ベクトル処理装置における従来のマスク付き
アクセスの制御方式を示す図である。
アクセスの制御方式を示す図である。
図において、1はベクトル処理装置(以下、VUと略記
する)である。
する)である。
2は主記憶装置(MSU)であり、3は主記憶制御装置
(MCU)である。図では、VUI内にはメモリアクセ
ス関連部分だけを示している。
(MCU)である。図では、VUI内にはメモリアクセ
ス関連部分だけを示している。
31はMSU2へのアクセス要求の優先順位を制御する
優先順位制御部でり、32は制御パイプラインであり、
33はMSU2からの読出しデータの誤り検出訂正を行
うECC部である。
優先順位制御部でり、32は制御パイプラインであり、
33はMSU2からの読出しデータの誤り検出訂正を行
うECC部である。
11はCPUからの命令を解釈し各部を制御する命令制
御部である。12は高速データバッファであるベクトル
レジスタである。13はMSU2へのアクセスアドレス
を発生するアドレス発生部である。
御部である。12は高速データバッファであるベクトル
レジスタである。13はMSU2へのアクセスアドレス
を発生するアドレス発生部である。
14はマスクデータを格納するマスクレジスタである。
15はアクセスデータを制御するアクセスデータ制御
部である。16はMSU2からの読出しデータを整列さ
せるデータ整列回路である。
部である。16はMSU2からの読出しデータを整列さ
せるデータ整列回路である。
アドレス発生部13、アクセスデータ制御部15および
データ整列回路16をもってアクセスパイプラインを構
成する。
データ整列回路16をもってアクセスパイプラインを構
成する。
従来は、命令制御部11よりマスク付きアクセス命令が
発信されると、マスクレジスタ14に読出しの起動が行
われ、マスクレジスタ14からマスクデータが読み出さ
れた段階で、アドレス発生部13においてアドレスの発
生が行われた。
発信されると、マスクレジスタ14に読出しの起動が行
われ、マスクレジスタ14からマスクデータが読み出さ
れた段階で、アドレス発生部13においてアドレスの発
生が行われた。
アドレス発生後、要求アドレスと共にマスクデータを付
加して主記憶制御装置3の優先順位制御部31へ転送し
、マスクデータのオンの要求だけを主記憶装置2へ要求
を出していた。
加して主記憶制御装置3の優先順位制御部31へ転送し
、マスクデータのオンの要求だけを主記憶装置2へ要求
を出していた。
マスクオンの要求は、MSU2へ要求を出した信号に同
期して、またマスクオフの要求はMSUへ要求を出さな
いで、あたかも優先順位制御部31で優先順位が取られ
たように見せかけて制御パイプライン32にセットする
。マスクデータは制御パイプライン32と同一構造のマ
スクデータパイプライン34に入れられる。MSU2か
らの読出しが行われるタイミングに合わせて、制御パイ
プライン32およびマスクデータパイプライン34より
アクセスデータ制御部15に、マスクデータと共にデー
タ転送信号を送出し、データ整列回路16によりデータ
整列を行って、マスクデータによりベクトルレ[発明が
解決しようとする問題点] 上記のような従来のマスク付きアクセスの制御方式によ
れば、マスクオフの要求に対して、MSUのバンクビジ
ィ等を軽減することはできるが、データ転送の順番を保
証するための制御(マスクオフの要求はあたかも優先順
位が取られたように見せかけるが先行する要求が受けつ
けられないと受けつけることができない)が複雑になる
だけではなく、マスクを読み出してからアドレス発生を
行うため、立上がり時間(特に短い転送量を指示された
場合)が長くなるという問題点があった。
期して、またマスクオフの要求はMSUへ要求を出さな
いで、あたかも優先順位制御部31で優先順位が取られ
たように見せかけて制御パイプライン32にセットする
。マスクデータは制御パイプライン32と同一構造のマ
スクデータパイプライン34に入れられる。MSU2か
らの読出しが行われるタイミングに合わせて、制御パイ
プライン32およびマスクデータパイプライン34より
アクセスデータ制御部15に、マスクデータと共にデー
タ転送信号を送出し、データ整列回路16によりデータ
整列を行って、マスクデータによりベクトルレ[発明が
解決しようとする問題点] 上記のような従来のマスク付きアクセスの制御方式によ
れば、マスクオフの要求に対して、MSUのバンクビジ
ィ等を軽減することはできるが、データ転送の順番を保
証するための制御(マスクオフの要求はあたかも優先順
位が取られたように見せかけるが先行する要求が受けつ
けられないと受けつけることができない)が複雑になる
だけではなく、マスクを読み出してからアドレス発生を
行うため、立上がり時間(特に短い転送量を指示された
場合)が長くなるという問題点があった。
本発明は、このような従来の問題点を改称した新規なア
クセス制御方式を提供しようとするものである。
クセス制御方式を提供しようとするものである。
[問題点を解決するための手段]
第1図は本発明のアクセス制御方式の原理ブロック図を
示す、全図を通じて同一の符号は同一の対象物を示す。
示す、全図を通じて同一の符号は同一の対象物を示す。
第1図において、151はデータ整列回路16における
データの整列を制御するデータ整列制御回路である。
データの整列を制御するデータ整列制御回路である。
152はマスクデータを一時保持するマスクデータバッ
ファ手段である。
ファ手段である。
153はマスクレジスタ14からのマスクデータからの
読出しおよびマスクデータバッファ手段152への書込
みを制御するマスクデータ転送手段である。
読出しおよびマスクデータバッファ手段152への書込
みを制御するマスクデータ転送手段である。
[作用]
本発明の構成によれば、マスク付きのアクセスでもアド
レス発生部13によるアドレスの発生は通常どおり行い
、アクセスしている間に、マスクレジスタ14から読み
出し、マスクデータバッファ15iにマスクデータを一
時保持させておく。
レス発生部13によるアドレスの発生は通常どおり行い
、アクセスしている間に、マスクレジスタ14から読み
出し、マスクデータバッファ15iにマスクデータを一
時保持させておく。
MCU3の制御パイプライン32からのデータ転送信号
により、MSU2からの読出しデータが転送されるのに
合わせて、マスクデータバッファ152からマスクデー
タを読み出し、そのマスクデータに従って、ベクトルレ
ジスタ12への書込みの可否を制御する。
により、MSU2からの読出しデータが転送されるのに
合わせて、マスクデータバッファ152からマスクデー
タを読み出し、そのマスクデータに従って、ベクトルレ
ジスタ12への書込みの可否を制御する。
このような構成とすることにより、マスクデータを読み
出す動作とは独立にアドレス発生を行うことができ、従
来のようにマスクレジスタの読出しおよびマスクデータ
の転送を待つ必要がなく、従ってアクセス時間を短縮す
ることが可能となって、命令処理速度を向上することが
可能となる。
出す動作とは独立にアドレス発生を行うことができ、従
来のようにマスクレジスタの読出しおよびマスクデータ
の転送を待つ必要がなく、従ってアクセス時間を短縮す
ることが可能となって、命令処理速度を向上することが
可能となる。
[実施例]
以下第2図および第3図に示す実施例により、本発明を
さらに具体的に説明する。
さらに具体的に説明する。
第2図は本発明の一実施例の構成を示すブロック図であ
る。
る。
第3図は本発明の一実施例による命令実行時間を示すタ
イムチャートである。
イムチャートである。
以下、第2図と第3図を参照して本実施例の動作を説明
する。
する。
(1) CP Uからのメモリアクセス命令により、命
令制御部11はアクセス命令をアドレス発生部13およ
びアクセスデータ制御部15へ発信する。アクセス命令
には、先頭アドレス、ディスタンス(各データのアドレ
ス間隔)、およびレングス(データ数)が指定される。
令制御部11はアクセス命令をアドレス発生部13およ
びアクセスデータ制御部15へ発信する。アクセス命令
には、先頭アドレス、ディスタンス(各データのアドレ
ス間隔)、およびレングス(データ数)が指定される。
(2)アドレス発生部13では、アクセス命令に従って
各エレメントデータごとのアドレスを発生して、優先順
位制御部31ヘアクセス要求を送出する。
各エレメントデータごとのアドレスを発生して、優先順
位制御部31ヘアクセス要求を送出する。
このアクセス要求を行っている間に、これとは独立にア
クセスデータ制御部15では、マスクデータ転送回路1
53がこの先頭アドレスに該当するマスクレジスタ14
の続出し制御を行う。
クセスデータ制御部15では、マスクデータ転送回路1
53がこの先頭アドレスに該当するマスクレジスタ14
の続出し制御を行う。
(3)優先順位制御部31では、優先順位制御を行い、
MSU2へアドレスを送出すると共に制御パイプライン
32へ入れる。マスクレジスタ14のデータが読み出さ
れる。
MSU2へアドレスを送出すると共に制御パイプライン
32へ入れる。マスクレジスタ14のデータが読み出さ
れる。
(4)優先順位制御部31では、次々と優先順位制御を
行い、MSU2へアドレスを送出すると共に制御パイプ
ライン32へ入れる。マスクデータ転送回路153はマ
スクレジスタ14から読み出されたマスクデータをマス
クデータバッファ152に転送し、マスクデータバッフ
ァ152に書き込む。
行い、MSU2へアドレスを送出すると共に制御パイプ
ライン32へ入れる。マスクデータ転送回路153はマ
スクレジスタ14から読み出されたマスクデータをマス
クデータバッファ152に転送し、マスクデータバッフ
ァ152に書き込む。
マスクデータバッファ152は制御パイプライン32と
同一の段数骨のマスクデータをバッファする。
同一の段数骨のマスクデータをバッファする。
(5)゛制御パイプライン32からデータ転送信号が発
せれられ、MSU2からの最初の読出しデータが転送さ
れる。データ整列制御回路151はデータ転送信号に基
づいてデータ整列回路16を制御し、各バンクからのデ
ータを順序に従い整列させる。
せれられ、MSU2からの最初の読出しデータが転送さ
れる。データ整列制御回路151はデータ転送信号に基
づいてデータ整列回路16を制御し、各バンクからのデ
ータを順序に従い整列させる。
(6)データ整列回路16で整列された各データについ
て、マスクデータバッファ152から読み出したマスク
データに従って書込みの可否が制御されてベクトルレジ
スタ12へ書き込まれる。
て、マスクデータバッファ152から読み出したマスク
データに従って書込みの可否が制御されてベクトルレジ
スタ12へ書き込まれる。
以上、主としてベクトルレジスタ12へのロード動作に
ついて説明したが、ベクトルレジスタ12からMSU2
へのストア動作も同様にして行われる。
ついて説明したが、ベクトルレジスタ12からMSU2
へのストア動作も同様にして行われる。
MSU2からマスクレジスタ14へのロードも同様に行
うことができる。データ整列回路!6からマスクレジス
タ14へ向う矢印はこの経路を示す。
うことができる。データ整列回路!6からマスクレジス
タ14へ向う矢印はこの経路を示す。
第3図は、上記の動作により、第5図に示した従来例に
比べて、ベクトルレジスタへの書込みまでに、3動作サ
イクル分の時間が短縮されていることを示している。
比べて、ベクトルレジスタへの書込みまでに、3動作サ
イクル分の時間が短縮されていることを示している。
[発明の効果]
以上説明のように本発明によれば、マスク付アクセス命
令の実行時間を短縮することができ、命令処理速度の向
上に寄与する効果は極めて大である。
令の実行時間を短縮することができ、命令処理速度の向
上に寄与する効果は極めて大である。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例の構成を示すブロック図、
第3図は本発明の一実施例による命令実行時間を示すタ
イムチャート、 第4図は従来のマスク付きアクセスの制御方式第5図は
従来例による命令実行時間を示すタイムチャートである
。 図面において、 1はベクトル処理装置(VU)、 2は主記憶装置(MSU)、 3は主記憶制御装置(MCU)、 11は命令制御部、 12はベクトルレジスタ、
13はアドレス発生部、14はマスクレジスタ、15は
アクセスデータ制御部、 16はデータ整列回路、 151はデータ整列制御回路、 152はマスクデータバッファ(手段)、153はマス
クデータ転送回路(手段)、31は優先順位制御部、
32は制御パイプライン、33はECC部、 34はマスクデータパイプライン、 をそれぞれ示す。 ネ肩ツ製開腹!ブロック図 第1図 亭2 閾 弔 4 回
イムチャート、 第4図は従来のマスク付きアクセスの制御方式第5図は
従来例による命令実行時間を示すタイムチャートである
。 図面において、 1はベクトル処理装置(VU)、 2は主記憶装置(MSU)、 3は主記憶制御装置(MCU)、 11は命令制御部、 12はベクトルレジスタ、
13はアドレス発生部、14はマスクレジスタ、15は
アクセスデータ制御部、 16はデータ整列回路、 151はデータ整列制御回路、 152はマスクデータバッファ(手段)、153はマス
クデータ転送回路(手段)、31は優先順位制御部、
32は制御パイプライン、33はECC部、 34はマスクデータパイプライン、 をそれぞれ示す。 ネ肩ツ製開腹!ブロック図 第1図 亭2 閾 弔 4 回
Claims (1)
- 【特許請求の範囲】 主記憶装置(2)の複数個のバンクにインタリーフされ
たベクトルレジスタ(12)およびマスクレジスタ(1
4)を有し、ベクトルレジスタ(12)と主記憶装置(
2)との間のデータ転送を行うアクセスパイプラインを
有するベクトル処理装置(1)において、マスクデータ
を一時保持する複数段のマスクデータバッファ手段(1
52)と、 マスクレジスタ(14)からマスクデータを読み出しマ
スクデータバッファ手段(152)へ書き込むマスクデ
ータ転送手段(153)を備え、 マスク付きアクセス命令の実行にあたり、主記憶制御装
置(3)経由の主記憶装置(2)へのアクセスのための
アドレス発生と独立に、該当するマスクレジスタ(14
)を読み出しマスクデータバッファ手段(152)へ一
時保持させ、主記憶制御装置(3)からのデータ転送信
号に応じてマスクデータバッファ手段(152)からマ
スクデータを読み出しその内容によりベクトルレジスタ
(12)への書込みの可否を制御するよう構成したこと
を特徴とするアクセス制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62148226A JPS63311567A (ja) | 1987-06-15 | 1987-06-15 | アクセス制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62148226A JPS63311567A (ja) | 1987-06-15 | 1987-06-15 | アクセス制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63311567A true JPS63311567A (ja) | 1988-12-20 |
Family
ID=15448098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62148226A Pending JPS63311567A (ja) | 1987-06-15 | 1987-06-15 | アクセス制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63311567A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4425327Y1 (ja) * | 1965-04-19 | 1969-10-24 | ||
JPS5014933Y2 (ja) * | 1972-03-22 | 1975-05-09 | ||
JPS57163418A (en) * | 1981-03-31 | 1982-10-07 | Kiyomichi Yamane | Nursing device |
JPS60153730A (ja) * | 1984-01-23 | 1985-08-13 | 株式会社大宮製作所 | 定量給水装置 |
JPS6128593A (ja) * | 1983-03-09 | 1986-02-08 | ユニロイヤル,インコ−ポレ−テツド | 水素化ポリイソプレン潤滑組成物 |
-
1987
- 1987-06-15 JP JP62148226A patent/JPS63311567A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4425327Y1 (ja) * | 1965-04-19 | 1969-10-24 | ||
JPS5014933Y2 (ja) * | 1972-03-22 | 1975-05-09 | ||
JPS57163418A (en) * | 1981-03-31 | 1982-10-07 | Kiyomichi Yamane | Nursing device |
JPS6128593A (ja) * | 1983-03-09 | 1986-02-08 | ユニロイヤル,インコ−ポレ−テツド | 水素化ポリイソプレン潤滑組成物 |
JPS60153730A (ja) * | 1984-01-23 | 1985-08-13 | 株式会社大宮製作所 | 定量給水装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63311567A (ja) | アクセス制御方式 | |
JPH0283736A (ja) | バッファ記憶制御装置のosc検出方式 | |
JPH0298754A (ja) | 主記憶制御方式 | |
JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
JP2580587B2 (ja) | アドレス変換バッファ | |
JP2581144B2 (ja) | バス制御装置 | |
JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
JPS60159958A (ja) | デ−タ転送制御回路 | |
JPH0634203B2 (ja) | ベクトル処理装置 | |
JPS60123944A (ja) | 情報処理装置におけるバツフアメモリ制御方式 | |
JPS6135583B2 (ja) | ||
JPS61237145A (ja) | ストアバツフアの制御方式 | |
JPH0364903B2 (ja) | ||
JPS5836434B2 (ja) | バツフアメモリソウチ | |
JPH02259945A (ja) | ストア処理方式 | |
JPS63103342A (ja) | 主記憶制御装置 | |
JPH0322073A (ja) | データ転送制御装置 | |
JPS6343782B2 (ja) | ||
JPS6343783B2 (ja) | ||
JPS635432A (ja) | マイクロプロセツサ | |
JPS6349257B2 (ja) | ||
JPH01307849A (ja) | データアクセス装置 | |
JPS635460A (ja) | 並列計算機 | |
JPS61127025A (ja) | 光デイスク制御装置 |