JPS63305532A - バンプの形成方法 - Google Patents

バンプの形成方法

Info

Publication number
JPS63305532A
JPS63305532A JP62140996A JP14099687A JPS63305532A JP S63305532 A JPS63305532 A JP S63305532A JP 62140996 A JP62140996 A JP 62140996A JP 14099687 A JP14099687 A JP 14099687A JP S63305532 A JPS63305532 A JP S63305532A
Authority
JP
Japan
Prior art keywords
electrode
bump
semiconductor element
electroless
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62140996A
Other languages
English (en)
Inventor
Koji Yamakawa
晃司 山川
Nobuo Iwase
岩瀬 暢男
Michihiko Inaba
道彦 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62140996A priority Critical patent/JPS63305532A/ja
Publication of JPS63305532A publication Critical patent/JPS63305532A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Chemically Coating (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、バンプの形成方法の改良に関するものである
(従来の技術) 現在、電子機器の小形化に伴い、IC1LSI等の半導
体チップは高密度、高集積化が進められている。また、
半導体素子の実装の面からみでも電極ピッチ間の縮小化
、■/○数の増大といった傾向にある。更に、電卓やI
Cカードにみられるカード化に対応する薄型化が要求さ
れている。
ところで、半導体素子のAR電極から外部端子へ電極リ
ードを取出す方法としてはワイヤボンディング方式が知
られている。ワイヤボンディング方式は、25〜30μ
mφのAIJ  (又はA2、CLIの極tilA線を
1本づつ熱圧着又は超音波により順次接続する方法であ
る。現在、自動ワイヤホンダの普及により省力化、信頼
性、量産性が達成されているものの、半導体素子の高集
積化に伴う多ピン化、狭ピン化、更に薄型実装化に対応
できない問題があった。
これに対し、TAB方式やフリップチップ方式などのワ
イヤレスボンディング方式は一括接合、位置合せ精度か
らくる信頼性、実装の薄型化、自動化の面からも今後の
半導体素子の実装技術の主流となることが予想される。
ワイヤレスボンディング方式では、一般に半導体素子の
アルミニウム電極上にバンプと呼ばれる金属突起物が形
成される。かかるバンプは、従来、以下に説明する第3
図(A)〜(D)の工程により形成されている。
まず、半導体ウェハ1上にA2電極2を形成した後、全
面に5i02や3i 3 N4などのパッシベーション
膜3を形成し、更に該パッシベーション膜3を選択的に
エツチング除去して前記へ2電極2の大部分を露出させ
る(第3図(A>図示)。
次いで、同図(B)に示すようにパッシベーション膜3
を含むウェハ1全面に蒸着又はスパッタリングにより下
地金属膜4を形成する。つづいて、写真蝕剣法により前
記Aff電極2に対応する前記下地金属膜4を露出させ
るための開口部を有するレジストパターン5を形成した
後、下地金属膜4を陰極として電気メッキを施し、露出
する下地金属膜4部分を含む周囲に金属突起物6を選択
的に形成する(同図(C)図示)。この後、レジストパ
ターン5を除去し、更に金属突起物6をマスクとして露
出する下地金属r!4を除去してバンプを形成する(同
図(D)図示)。
しかしながら、上述した従来のバンプの形成方法にあっ
ては次のような問題があった。即ち、バンプの形成に際
しては下地金属膜の形成、写真蝕剣法によるレジストパ
ターンの形成、電気メツキ後のレジストパターンの除去
、下地金属膜のエツチングという極めた多くの工程を必
要とするため、コストの点で問題がある。しかも、これ
らの工程は通常の半導体素子の製造工程で取り扱う物質
と異なるものを多く使用するため、半導体素子への汚染
の問題が生じる。また、上記方法はウェハ状態でのバン
プ形成であるため、ウェハからダイシングした半導体素
子を対象としてバンプを形成することができない。この
ため、ウェハに形成された不良半導体素子上にもバンプ
を形成してしまう問題や、ダイシング等により分離され
た半導体素子状態で出荷されたものをアセンブリの時に
バンプを形成して最終の半導体装置として作り上げるこ
とができず、汎用性が悪いという問題があった。
このようなことから、ダイシング後の半導体素子に対し
て無電解ニッケルメッキ法によりバンプを形成すること
が試みられている。かかる無電解ニッケルメッキの航処
理としては、従来、亜鉛置換法が採用されている。しか
しながら、亜鉛置換法では置換液が強アルカリ性である
ため、半導体素子への悪影響(例えばシリコン基板への
エツチング等)を及ぼす心配があり、更に亜鉛置換に際
して素子のA℃電極の八2がエツチングされて良好な無
電解ニッケルメッキが困難となる問題があった。
(発明が解決しようとする問題点) 本発明は、上記従来の問題点を解決するためになされた
もので、半導体素子の基板やA2電極への悪影響を及ぼ
すことなく、信頼性の高いバンプを半導体素子毎に形成
し得る方法を提供しようとするものである。
[発明の構成] (問題点を解決するための千没) 本発明は、アルミニウム雪掻が形成された半導体素子を
パラジウム溶液に浸漬して該電極表面を活性化した後、
該電極上に無電解ニッケルメッキによりニッケルを析出
させることを特徴とするバンプの形成方法である。
上記半導体素子は、ウェハから通常の素子形成工程を経
てダイシング等により割断されたもので、AJ2電極以
外の領域は3i02.513N4又はPSG (リンシ
リケートガラス)等にのパッシベーション族で覆われた
ものである。
上記アルミニウム(A℃)電極表面を活性化するための
パラジウム溶液としては、例えば塩化パラジウム溶液(
Pd C/12)等を用いることができる。このパラジ
ウム溶液での活性化処理に先立って硝酸やリン酸等でA
2電極表面を酸処理してもよい。また、活性化処理後に
パラジウムの電極表面への密着性を良好にするために熱
処理を施してもよい。
上記無電解ニッケルメッキ処理でのメッキ液としては、
例えば無電解N1−Pメッキ液、無電解Ni −8メツ
キ液を用いることができる。
上記無電解ニッケルメッキ処理にあたっCは、使用する
実装形態によって析出したニッケルそのものをバンプ本
体としてもよいし、バンプの一部を形成してもよい。即
ち、電極リードをバンプに対して異方性導電ゴムや導電
性接着剤により接合させる場合にはニッケルメッキのみ
でバンプを形成すればよい。一方、3nメツキされた電
極リードとAl1−3n共晶を形成して接合する場合に
は析出させたニッケルメッキ表面に所望厚さの無電解A
Uメッキ膜を形成してバンプを形成すればよい。また、
電極リードと半田接合する場合には析出させたニッケル
メッキ表面に所望厚さの無電解3uメツキ膜を形成して
バンプを形成すればよい。
更に、析出させたニッケルメッキ表面に所望厚さの無電
解Cuメッキ膜を形成してバンプを形成してもよい。そ
の他、析出されたニッケルメッキ上に浸漬法により半田
バンプを形成してもよい。
(作用) しかして、本発明によればアルミニウム電極が形成され
た半導体素子をパラジウム溶液に浸漬して該ミル表面を
活性化した後、導電(喧上に無電解ニッケルメッキを施
してバンプ又はバンプの一部となるニッケルを析出させ
ることによって、従来の亜鉛置換法で前処理する方法の
ようにシリコン基板のエツチングやAff電極のエツチ
ング等を招くことなく、AR電極に対して良好に密着さ
れたバンプを形成できる。また、半導体素子の状態でバ
ンプを形成できるので、アセンブリの時にバンプ形成、
ワンヤレスボンディングという一連の工程を行なうこと
が可能となり、半導体装置の製造のための汎用性が著し
く改善される。
(光間の実施例) 以下、本発明の実施例を第1図(A)〜(C)を参照し
て説明する。
まず、常法に従って各種のトランジスタ、配線等が形成
されたシリコン基板11上にAR%fli12を形成し
た後、全面に3i 3 N4からなるパッシベーション
膜13を形成し、更に該パッシベーシヨン膜13を選択
的にエツチング除去して前記Affi電極12の大部分
が露出された半導体素子を用意した(第3図(A)図示
)。
次いで、前記半導体素子のAg電極12表面を硝酸〈又
はリン酸)の希釈液により前処理した後洗浄した。つづ
いて、塩化パラジウム1SF、mMloCC及び水9.
54ffiからなるパラジウム活性化剤に前記半導体素
子を30秒間〜1分間浸漬して露出するAQ電極12表
面にpdの析出物14を付着させた(同図(B)図示)
次いで、半導体素子のA2電極12表面のPd析出物が
除去されない程度に洗浄した後、半導体素子を下記組成
からなりpHが4〜6、温度が80〜90℃の無電解ニ
ッケルメッキ浴中に浸漬して約1時間の無電解ニッケル
メッキを施して露出するA/!、電極12を含む周辺に
厚さ20μmのニッケルバンプ15を形成した。つづい
て、半導体素子を洗浄した後、該半導体素子を下記組成
からなる無電解金メツキ浴中に浸漬して無電解金メッキ
を施し、ニッケルバンプ15の表面に厚さ1μmのAL
I層16を形成した(同図(C)図示)。
〔無電解ニッケルメッキ浴の組成〕
塩化ニッケル      30g/R ヒドロキシ酢酸ソーダ  50g/ Q次亜リン酸ソー
ダ    10cj/ Q〔無電解金メッキ浴の組成〕 シアン化金カリウム   28g/ffクエン酸   
     60!?/Rフタレイン酸1カリウム 25
g/J2タングステン酸     45g/M 半導体素子のA℃電極12に形成されたN1バンプ15
は、該A/!、電極12に対して極めて強固に密着され
ていた。また、AIJ層16が形成されたNiバンプ1
5にSOメッキされたCuリードを熱圧着法により接合
したところ1.A、u−3n共晶による良好な接合がな
された。
なお、上記実施例ではNiのみからなるバンプ形成につ
いて説明したが、第2図に示すように前記実施例と同様
な無電解ニッケルメッキ処理を施して厚さ10μm程度
のNiメッキ躾11を形成し、更に無電解銅メッキによ
りCLIメッキ膜18を形成してバンプ15−を作製し
た後、実施例と同様な無電解金メッキ処理を施してバン
プ15−表面に厚さ1μm程度のAuJilW16を形
成してもよい。この場合、Au1Wの代わりに半田メッ
キにより3n層を形成してもよい。
上記実施例では、パラジウム溶液を用いて活性化処理を
行なったが、ALI 、 A!]の活性化剤、例えば酸
性塩化金溶液の活性化剤を用いて活性化処理を施しても
よい。
[発明の効果コ 以上詳述した如く、本発明によればウェハから割断、分
離された半導体素子のAλ電極に簡単な工程で、かつ該
素子の基板やAaN極への悪影響を及ぼすことなく密着
性の良好なバンプを形成でき、ひいてはアセンブリの時
にバンプ形成、ワンヤレスボンディングという一連の工
程を行なうことが可能で、半導体装置の製造のための汎
用性が著しく向上できる等顕著な効果を有する。
【図面の簡単な説明】
第1図(A)〜(C)は本発明の実施例におけるバンプ
の形成工程を示す断面図、第2図は本発明の弛の実施例
により形成されたバンプを示す断面図、第3図(A)〜
(D)は従来のバンプの形成工程を示す断面図である。 11・・・シリコン基板、12・・・ARlfli、1
3・・・パッシベーション膜、14・・・pd析出物、
15.15=・・・バンプ、16・・・Au層、17・
・・Niメッキ膜、18・・・CLIメッキ膜。 出願人代理人 弁理士  鈴江武彦 (A) (B) (C) 纂2膀 (A) (B) 只 (C) (D) 捕3図

Claims (2)

    【特許請求の範囲】
  1. (1)、アルミニウム電極が形成された半導体素子をパ
    ラジウム溶液に浸漬して該電極表面を活性化した後、該
    電極上に無電解ニッケルメッキによりニッケルを析出さ
    せることを特徴とするバンプの形成方法。
  2. (2)、アルミニウム電極上に析出したニッケルをバン
    プ本体又はバンプの一部として用いることを特徴とする
    特許請求の範囲1項記載のバンプの形成方法。
JP62140996A 1987-06-05 1987-06-05 バンプの形成方法 Pending JPS63305532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62140996A JPS63305532A (ja) 1987-06-05 1987-06-05 バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62140996A JPS63305532A (ja) 1987-06-05 1987-06-05 バンプの形成方法

Publications (1)

Publication Number Publication Date
JPS63305532A true JPS63305532A (ja) 1988-12-13

Family

ID=15281731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62140996A Pending JPS63305532A (ja) 1987-06-05 1987-06-05 バンプの形成方法

Country Status (1)

Country Link
JP (1) JPS63305532A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166542A (ja) * 1987-12-22 1989-06-30 Fujitsu Ltd 半導体装置の製造方法
JPH06140409A (ja) * 1992-10-29 1994-05-20 Rohm Co Ltd 半導体装置の製法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
US6908311B2 (en) 2002-04-26 2005-06-21 Sharp Kabushiki Kaisha Connection terminal and a semiconductor device including at least one connection terminal
US7030496B2 (en) 2003-07-11 2006-04-18 Denso Corporation Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
US7211504B2 (en) 2002-09-02 2007-05-01 Infineon Technologies Ag Process and arrangement for the selective metallization of 3D structures
US10950566B2 (en) 2018-07-04 2021-03-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456764A (en) * 1977-09-21 1979-05-08 Texas Instruments Inc Method of metallizing semiconductor circuit and semiconductor circuit
JPS54100931A (en) * 1978-01-27 1979-08-09 Hitachi Ltd Electroless nickel plating
JPS59123789A (ja) * 1982-12-27 1984-07-17 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 陽極酸化膜を有するアルミニウム被処理体をめつきのために処理する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456764A (en) * 1977-09-21 1979-05-08 Texas Instruments Inc Method of metallizing semiconductor circuit and semiconductor circuit
JPS54100931A (en) * 1978-01-27 1979-08-09 Hitachi Ltd Electroless nickel plating
JPS59123789A (ja) * 1982-12-27 1984-07-17 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 陽極酸化膜を有するアルミニウム被処理体をめつきのために処理する方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166542A (ja) * 1987-12-22 1989-06-30 Fujitsu Ltd 半導体装置の製造方法
JPH06140409A (ja) * 1992-10-29 1994-05-20 Rohm Co Ltd 半導体装置の製法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
US6908311B2 (en) 2002-04-26 2005-06-21 Sharp Kabushiki Kaisha Connection terminal and a semiconductor device including at least one connection terminal
US7211504B2 (en) 2002-09-02 2007-05-01 Infineon Technologies Ag Process and arrangement for the selective metallization of 3D structures
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
US7030496B2 (en) 2003-07-11 2006-04-18 Denso Corporation Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
US10950566B2 (en) 2018-07-04 2021-03-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the semiconductor device

Similar Documents

Publication Publication Date Title
US4970571A (en) Bump and method of manufacturing the same
US6028011A (en) Method of forming electric pad of semiconductor device and method of forming solder bump
US5508229A (en) Method for forming solder bumps in semiconductor devices
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2001267356A (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
US5527734A (en) Method of manufacturing a semiconductor device by forming pyramid shaped bumps using a stabilizer
JPH11214421A (ja) 半導体素子の電極形成方法
JP3156417B2 (ja) 半導体素子の電極形成方法
JPS63305532A (ja) バンプの形成方法
JP2784122B2 (ja) 半導体装置の製法
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
KR100534219B1 (ko) 반도체 장치 및 그 제조 방법
JPH08139097A (ja) フリップチップ用接続ボール及び半導体チップの接合方法
JP2000038682A (ja) ニッケルめっき方法及び半導体装置
JP2001244289A (ja) 半導体装置およびその製造方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JP2839513B2 (ja) バンプの形成方法
JPH07183304A (ja) 半導体装置の製造方法
JPH08130227A (ja) 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
JPH0969524A (ja) アルミニウム電極上へのニッケルめっき法
JPH03177048A (ja) 半導体装置及びその製造方法
JPH05335315A (ja) 電極の製造方法
JPH0732170B2 (ja) 半導体装置
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
KR20020070584A (ko) 언더 범프 메탈의 제조방법 및 그 구조