JPH06140409A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH06140409A JPH06140409A JP4291679A JP29167992A JPH06140409A JP H06140409 A JPH06140409 A JP H06140409A JP 4291679 A JP4291679 A JP 4291679A JP 29167992 A JP29167992 A JP 29167992A JP H06140409 A JPH06140409 A JP H06140409A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- bonding pad
- bump
- metal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 少ない工程で、しかも簡単にバリアメタルを
形成し、電気伝導度のよいバンプを有する半導体装置の
製法を提供する。 【構成】 半導体基板1の表面のボンディングパッド3
上に、無電解メッキ法によりバリアメタル5を形成し、
前記バリアメタル5上にスクリーン印刷法などでバンプ
9を形成する。前記バリアメタルはZn膜6、Ni膜
7、およびAu膜8などの積層体として形成されること
が好ましい。
形成し、電気伝導度のよいバンプを有する半導体装置の
製法を提供する。 【構成】 半導体基板1の表面のボンディングパッド3
上に、無電解メッキ法によりバリアメタル5を形成し、
前記バリアメタル5上にスクリーン印刷法などでバンプ
9を形成する。前記バリアメタルはZn膜6、Ni膜
7、およびAu膜8などの積層体として形成されること
が好ましい。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製法に関す
る。さらに詳しくは、半導体チップのボンディングパッ
ド上に簡単にバンプを形成できる半導体装置の製法に関
する。
る。さらに詳しくは、半導体チップのボンディングパッ
ド上に簡単にバンプを形成できる半導体装置の製法に関
する。
【0002】
【従来の技術】最近、電子機器の小型化に伴ない、集積
回路(IC)などを組み込んだ半導体装置も、樹脂でモ
ールドしてリード線を導出したものではなく、半導体チ
ップのボンディングパッドにバンプが形成された半導体
装置(いわゆるベアチップ)の状態で、直接プリント基
板などの配線リードに接続して使用するものが増えつつ
ある。このような半導体装置は、図2に半導体装置のバ
ンプ部の断面図が示されるように、半導体基板21に形成
された半導体回路の外部接続用電極端子はアルミニウム
配線などで半導体チップの周縁部に導出されてボンディ
ングパッド23が形成され、前記ボンディングパッド23以
外の半導体基板21の表面には保護膜としてパッシベーシ
ョン膜24が形成され、前記ボンディングパッド23上にバ
リアメタル26を介して金属バンプ25が電解メッキ法など
により形成されている。そののち、バンプ25以外のとこ
ろのバリアメタルがエッチングされる。バリアメタル26
はたとえば、ボンディングパッドを構成する材料との密
着性がよく、バンプ金属がボンディングパッド23に、ま
たその反対にボンディングパッド金属がバンプ25に熱拡
散するのを防止する役目をもち、かつ表面が変質しにく
くバンプ金属とのなじみがよい金属が選ばれ、通常複数
層で形成されている。
回路(IC)などを組み込んだ半導体装置も、樹脂でモ
ールドしてリード線を導出したものではなく、半導体チ
ップのボンディングパッドにバンプが形成された半導体
装置(いわゆるベアチップ)の状態で、直接プリント基
板などの配線リードに接続して使用するものが増えつつ
ある。このような半導体装置は、図2に半導体装置のバ
ンプ部の断面図が示されるように、半導体基板21に形成
された半導体回路の外部接続用電極端子はアルミニウム
配線などで半導体チップの周縁部に導出されてボンディ
ングパッド23が形成され、前記ボンディングパッド23以
外の半導体基板21の表面には保護膜としてパッシベーシ
ョン膜24が形成され、前記ボンディングパッド23上にバ
リアメタル26を介して金属バンプ25が電解メッキ法など
により形成されている。そののち、バンプ25以外のとこ
ろのバリアメタルがエッチングされる。バリアメタル26
はたとえば、ボンディングパッドを構成する材料との密
着性がよく、バンプ金属がボンディングパッド23に、ま
たその反対にボンディングパッド金属がバンプ25に熱拡
散するのを防止する役目をもち、かつ表面が変質しにく
くバンプ金属とのなじみがよい金属が選ばれ、通常複数
層で形成されている。
【0003】このボンディングパッド23上にバンプ25を
形成する方法として、図2に示されるように、全面に
蒸着法またはスパッタ法によりバリアメタル26を形成し
たのち、バンプを形成しない部分にレジスト膜27を設
け、電解メッキ法によりバンプ25を形成したり、バリ
アメタルをフォトリソグラフィ工程でパターンニングし
てボンディングパッド上にのみ残し、メタルマスクでマ
スキングしたのち、表面全体に蒸着法またはスパッタ法
によりバンプ25を積層し、メタルマスクとともに不要な
金属材料を除去したり、また前述のパターンニングさ
れたバリアメタル26上にスクリーン印刷法などにより、
バンプ用のペースト状の金属を付着してバンプ25を形成
したりする方法がとられている。
形成する方法として、図2に示されるように、全面に
蒸着法またはスパッタ法によりバリアメタル26を形成し
たのち、バンプを形成しない部分にレジスト膜27を設
け、電解メッキ法によりバンプ25を形成したり、バリ
アメタルをフォトリソグラフィ工程でパターンニングし
てボンディングパッド上にのみ残し、メタルマスクでマ
スキングしたのち、表面全体に蒸着法またはスパッタ法
によりバンプ25を積層し、メタルマスクとともに不要な
金属材料を除去したり、また前述のパターンニングさ
れたバリアメタル26上にスクリーン印刷法などにより、
バンプ用のペースト状の金属を付着してバンプ25を形成
したりする方法がとられている。
【0004】
【発明が解決しようとする課題】従来のバンプの形成法
としては、主として前述ののメッキ法が用いられてい
るが、メッキ法ではバンプ金属をハンダで形成するばあ
いにハンダを溶かさずにバリアメタルのみエッチングす
ることが困難であるため、前述の、の方法が検討さ
れている。しかし、これらの方法では、前述のようにバ
リアメタルをフォトリソグラフィ工程によりバンプ形成
場所にのみ残存するように、パターニングをしなければ
ならない。そのため、バリアメタルの蒸着、レジスト塗
布、露光、レジスト現像、レジストベーキング、バリア
メタルエッチング、レジスト除去という工程を経なけれ
ばならない。そのため、製造に時間がかり、コストが高
くなる。
としては、主として前述ののメッキ法が用いられてい
るが、メッキ法ではバンプ金属をハンダで形成するばあ
いにハンダを溶かさずにバリアメタルのみエッチングす
ることが困難であるため、前述の、の方法が検討さ
れている。しかし、これらの方法では、前述のようにバ
リアメタルをフォトリソグラフィ工程によりバンプ形成
場所にのみ残存するように、パターニングをしなければ
ならない。そのため、バリアメタルの蒸着、レジスト塗
布、露光、レジスト現像、レジストベーキング、バリア
メタルエッチング、レジスト除去という工程を経なけれ
ばならない。そのため、製造に時間がかり、コストが高
くなる。
【0005】さらに、バリアメタル26に使用される金な
どの材料が半導体基板21内部に侵入すると半導体基板の
シリコンにとって不純物となるため、従来の工程の装置
で蒸着するのが難かしく、別途蒸着装置などの設備が必
要になるという問題がある。
どの材料が半導体基板21内部に侵入すると半導体基板の
シリコンにとって不純物となるため、従来の工程の装置
で蒸着するのが難かしく、別途蒸着装置などの設備が必
要になるという問題がある。
【0006】本発明では、かかる問題を解消し、少ない
工程でバリアメタルを形成でき、簡単にバンプを形成で
きる半導体装置の製法を提供すること目的とする。
工程でバリアメタルを形成でき、簡単にバンプを形成で
きる半導体装置の製法を提供すること目的とする。
【0007】
【課題を解決するための手段】本発明の半導体装置の製
法は、半導体基板に半導体回路が形成され、該半導体回
路から外部導出用の電極膜が半導体チップの周縁部に導
出されてボンディングパッドが形成され、該ボンディン
グパッド上に外部リードとの接続用のバンプが設けられ
てなる半導体装置の製法であって、前記ボンディングパ
ッド上に無電解メッキ法によりバリアメタルを設け、該
バリアメタル上にバンプを形成することを特徴とするも
のである。
法は、半導体基板に半導体回路が形成され、該半導体回
路から外部導出用の電極膜が半導体チップの周縁部に導
出されてボンディングパッドが形成され、該ボンディン
グパッド上に外部リードとの接続用のバンプが設けられ
てなる半導体装置の製法であって、前記ボンディングパ
ッド上に無電解メッキ法によりバリアメタルを設け、該
バリアメタル上にバンプを形成することを特徴とするも
のである。
【0008】また、前記製法においては、前記ボンディ
ングパッドを1μm以上の厚さのアルミニウムを主成分
とする金属膜から形成し、前記バリアメタルを設ける前
に前記ボンディングパッド表面をエッチングしてアルミ
ニウムを活性化することが好ましい。
ングパッドを1μm以上の厚さのアルミニウムを主成分
とする金属膜から形成し、前記バリアメタルを設ける前
に前記ボンディングパッド表面をエッチングしてアルミ
ニウムを活性化することが好ましい。
【0009】
【作用】本発明によれば、バリアメタルを無電解メッキ
法によって形成しているため、ボンディングパッド表面
のみに選択的に付着させることができ、エッチングのた
めのフォトレジスト工程を必要としない。しかも、ボン
ディングパッド上のみに付着するため、材料のムダもな
く、また無電解メッキ液に浸漬するだけで済むため、一
度に大量のバッチ処理ができる。さらにそののちのバン
プ形成もスクリーン印刷法などにより形成することによ
り、短時間でバンプを形成できる。
法によって形成しているため、ボンディングパッド表面
のみに選択的に付着させることができ、エッチングのた
めのフォトレジスト工程を必要としない。しかも、ボン
ディングパッド上のみに付着するため、材料のムダもな
く、また無電解メッキ液に浸漬するだけで済むため、一
度に大量のバッチ処理ができる。さらにそののちのバン
プ形成もスクリーン印刷法などにより形成することによ
り、短時間でバンプを形成できる。
【0010】
【実施例】つぎに図面を参照しながら本発明について説
明する。図1は本発明の半導体装置の製法の一実施例を
説明するためのバンプ部分の断面図である。
明する。図1は本発明の半導体装置の製法の一実施例を
説明するためのバンプ部分の断面図である。
【0011】半導体基板1に半導体回路2が形成されて
おり、該半導体回路の外部リードとの接続用の電極端子
がアルミニウムなどの金属薄膜により半導体チップの周
縁部に導出され、ボンディングパッド3が形成されてい
る。前記ボンディングパッド3以外の半導体基板1表面
には保護膜としてパッシベーション膜4が形成されてい
る。前記ボンディングパッド3上には、バリアメタル5
が形成され、その上にバンプ9が形成されている。バリ
アメタル5の形成においては、まず第1層6として、ボ
ンディングパッドの材料であるアルミニウムなどと相互
に拡散する量が小さく、密着性のよい材料、たとえば、
亜鉛、チタン、クロム、パラジウムなどの金属が付着さ
れる。また、バリアメタルの最外層8としては、表面の
酸化などの変質防止の点から金、白金などが好ましい。
このばあい、たとえばバンプ金属が第1層6またはボン
ディングパッド3に拡散するのを防止するため、バンプ
9や第1層6と相互に拡散する量が小さい、ニッケルま
たは銅などの金属からなる第2層7を第1層6と最外層
8とのあいだに介在させた三層構造で形成することが好
ましい。しかし、一層でこれらの機能を果す材料を使用
できれば一層でもよい。
おり、該半導体回路の外部リードとの接続用の電極端子
がアルミニウムなどの金属薄膜により半導体チップの周
縁部に導出され、ボンディングパッド3が形成されてい
る。前記ボンディングパッド3以外の半導体基板1表面
には保護膜としてパッシベーション膜4が形成されてい
る。前記ボンディングパッド3上には、バリアメタル5
が形成され、その上にバンプ9が形成されている。バリ
アメタル5の形成においては、まず第1層6として、ボ
ンディングパッドの材料であるアルミニウムなどと相互
に拡散する量が小さく、密着性のよい材料、たとえば、
亜鉛、チタン、クロム、パラジウムなどの金属が付着さ
れる。また、バリアメタルの最外層8としては、表面の
酸化などの変質防止の点から金、白金などが好ましい。
このばあい、たとえばバンプ金属が第1層6またはボン
ディングパッド3に拡散するのを防止するため、バンプ
9や第1層6と相互に拡散する量が小さい、ニッケルま
たは銅などの金属からなる第2層7を第1層6と最外層
8とのあいだに介在させた三層構造で形成することが好
ましい。しかし、一層でこれらの機能を果す材料を使用
できれば一層でもよい。
【0012】この半導体装置を製造するには、まず半導
体回路、ボンディングパッド3およびたとえば約1μm
のチッ化シリコン膜からなるパッシベーション膜4など
を半導体ウエハの状態で通常の半導体装置の製造プロセ
スにより形成する。ここでは、ボンディングパッド3上
にバリアメタル5とバンプ9を形成する方法について説
明する。なお後述する理由によりボンディングパッド3
はアルミニウムを主成分とする金属(若干のシリコンや
銅を含んでいてもよい)を使用し、厚さが1μm以上に
形成されることが好ましい。
体回路、ボンディングパッド3およびたとえば約1μm
のチッ化シリコン膜からなるパッシベーション膜4など
を半導体ウエハの状態で通常の半導体装置の製造プロセ
スにより形成する。ここでは、ボンディングパッド3上
にバリアメタル5とバンプ9を形成する方法について説
明する。なお後述する理由によりボンディングパッド3
はアルミニウムを主成分とする金属(若干のシリコンや
銅を含んでいてもよい)を使用し、厚さが1μm以上に
形成されることが好ましい。
【0013】まず、ボンディングパッド上に無電解メッ
キ法によりバリアメタル5を堆積する。具体例として
は、Al−Siで100 μm×100 μmの大きさに1μm
以上の厚さでボンディングパッドが形成された半導体チ
ップを、水酸化ナトリウムを5重量%含むアルカリ性の
脱脂剤に25℃で約5分間浸漬して、脱脂を行った。つい
で25℃で10重量%のリン酸に約5分間浸漬し、ボンディ
ングパッドの表面をエッチング処理し、活性化させた。
この際、ボンディングパッドのアルミニウム表面が 0.5
μm程度エッチングされた。このエッチングによる損失
を考慮してボンディングパッドの厚さは前述のように1
μm以上の厚さで形成しておくことが好ましい。つぎに
25℃でジンケート処理することによりボンディングパッ
ド表面に亜鉛膜を 0.1μm程度形成した。さらに、80〜
90℃のNi−P系メッキ液で無電解ニッケルメッキを行
い、第2層7としてニッケル層を1〜1.2 μm程度形成
し、引き続き80〜90℃で無電解メッキにより0.05μm程
度の金膜を最外層として形成した。そののち、室温で約
10分間純水洗浄を行ってバリアメタル5の形成を行っ
た。
キ法によりバリアメタル5を堆積する。具体例として
は、Al−Siで100 μm×100 μmの大きさに1μm
以上の厚さでボンディングパッドが形成された半導体チ
ップを、水酸化ナトリウムを5重量%含むアルカリ性の
脱脂剤に25℃で約5分間浸漬して、脱脂を行った。つい
で25℃で10重量%のリン酸に約5分間浸漬し、ボンディ
ングパッドの表面をエッチング処理し、活性化させた。
この際、ボンディングパッドのアルミニウム表面が 0.5
μm程度エッチングされた。このエッチングによる損失
を考慮してボンディングパッドの厚さは前述のように1
μm以上の厚さで形成しておくことが好ましい。つぎに
25℃でジンケート処理することによりボンディングパッ
ド表面に亜鉛膜を 0.1μm程度形成した。さらに、80〜
90℃のNi−P系メッキ液で無電解ニッケルメッキを行
い、第2層7としてニッケル層を1〜1.2 μm程度形成
し、引き続き80〜90℃で無電解メッキにより0.05μm程
度の金膜を最外層として形成した。そののち、室温で約
10分間純水洗浄を行ってバリアメタル5の形成を行っ
た。
【0014】つぎに、バリアメタル5上にバンプを形成
する。具体例としては、半導体ウエハにバリアメタルの
部分のみが露出するような、厚さ0.05mm程度の金属マス
クを被せ、ハンダペーストを印刷法によって開口部に埋
め込むように塗布した。そののち、200 〜 240℃で約5
分間ハンダペーストを溶融させることにより、厚さが50
〜70μm程度のバンプを形成した。
する。具体例としては、半導体ウエハにバリアメタルの
部分のみが露出するような、厚さ0.05mm程度の金属マス
クを被せ、ハンダペーストを印刷法によって開口部に埋
め込むように塗布した。そののち、200 〜 240℃で約5
分間ハンダペーストを溶融させることにより、厚さが50
〜70μm程度のバンプを形成した。
【0015】叙上の製法によれば、無電解メッキによっ
てバリアメタルの各層をボンディングパッド上にのみ密
着性がよく、しかも均一に成膜できるため、信頼性の高
いバリアメタル5を簡単にうることができる。このえら
れた半導体装置に対し、 175℃、 100時間の加熱試験を
実施したが機械特性、電気特性ともに問題なく、バリア
メタルの効果が確認された。
てバリアメタルの各層をボンディングパッド上にのみ密
着性がよく、しかも均一に成膜できるため、信頼性の高
いバリアメタル5を簡単にうることができる。このえら
れた半導体装置に対し、 175℃、 100時間の加熱試験を
実施したが機械特性、電気特性ともに問題なく、バリア
メタルの効果が確認された。
【0016】また、本発明によれば金膜8の形成も他の
金属膜と同様の手順でできるため、専用の蒸着装置を必
要としない。
金属膜と同様の手順でできるため、専用の蒸着装置を必
要としない。
【0017】なお、前記実施例では、ボンディングパッ
ド3の材料としてAl−Siを用いたが、本発明はこれ
に限定されるものではなく、アルミニウムなど電極膜と
して好ましい金属材料であれば、自由に選択することが
できる。
ド3の材料としてAl−Siを用いたが、本発明はこれ
に限定されるものではなく、アルミニウムなど電極膜と
して好ましい金属材料であれば、自由に選択することが
できる。
【0018】
【発明の効果】本発明によれば、無電解メッキによって
バリアメタルを形成するため、各ボンディングパッドに
のみバリアメタルを形成でき、フォトレジスト工程の必
要がなく、簡単にバリアメタルを形成することができ
る。さらに、大量の半導体装置を半導体ウエハのままで
一括して無電解メッキを行うことができ、しかも、短時
間でバリアメタルを形成することができる。また、バン
プはスクリーン印刷などで形成できるため、短時間で行
え、大幅な製造コストの低減を達成することができる。
バリアメタルを形成するため、各ボンディングパッドに
のみバリアメタルを形成でき、フォトレジスト工程の必
要がなく、簡単にバリアメタルを形成することができ
る。さらに、大量の半導体装置を半導体ウエハのままで
一括して無電解メッキを行うことができ、しかも、短時
間でバリアメタルを形成することができる。また、バン
プはスクリーン印刷などで形成できるため、短時間で行
え、大幅な製造コストの低減を達成することができる。
【図1】本発明の半導体装置の製法の一実施例を説明す
るためのバンプ部分の断面説明図である。
るためのバンプ部分の断面説明図である。
【図2】従来の半導体装置のバンプ部の断面説明図であ
る。
る。
1 半導体基板 3 ボンディングパッド 4 パッシベーション膜 5 バリアメタル 6 第1層 7 第2層 8 最外層 9 バンプ
Claims (2)
- 【請求項1】 半導体基板に半導体回路が形成され、該
半導体回路から外部導出用の電極膜が半導体チップの周
縁部に導出されてボンディングパッドが形成され、該ボ
ンディングパッド上に外部リードとの接続用のバンプが
設けられてなる半導体装置の製法であって、 前記ボンディングパッド上に無電解メッキ法によりバリ
アメタルを設け、該バリアメタル上にバンプを形成する
ことを特徴とする半導体装置の製法。 - 【請求項2】 前記ボンディングパッドを1μm以上の
厚さのアルミニウムを主成分とする金属膜から形成し、
前記バリアメタルを設ける前に前記ボンディングパッド
表面をエッチングしてアルミニウムを活性化させること
を特徴とする請求項1記載の半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4291679A JP2784122B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体装置の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4291679A JP2784122B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体装置の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06140409A true JPH06140409A (ja) | 1994-05-20 |
JP2784122B2 JP2784122B2 (ja) | 1998-08-06 |
Family
ID=17772021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4291679A Expired - Fee Related JP2784122B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体装置の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2784122B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
DE19616373A1 (de) * | 1996-04-24 | 1997-08-14 | Fraunhofer Ges Forschung | Herstellung galvanisch abgeformter Kontakthöcker |
US5989993A (en) * | 1996-02-09 | 1999-11-23 | Elke Zakel | Method for galvanic forming of bonding pads |
KR20010061775A (ko) * | 1999-12-29 | 2001-07-07 | 이수남 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
US6689639B2 (en) | 2001-11-15 | 2004-02-10 | Fujitsu Limited | Method of making semiconductor device |
US6809020B2 (en) | 2000-05-01 | 2004-10-26 | Seiko Epson Corporation | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device |
JP2007506284A (ja) * | 2003-09-22 | 2007-03-15 | インテル コーポレイション | 導電性バンプの構造およびその製作方法 |
US7378296B2 (en) | 2003-02-25 | 2008-05-27 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
US7579692B2 (en) | 2000-09-04 | 2009-08-25 | Seiko Epson Corporation | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument |
JP2020188095A (ja) * | 2019-05-13 | 2020-11-19 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305532A (ja) * | 1987-06-05 | 1988-12-13 | Toshiba Corp | バンプの形成方法 |
JPH02224336A (ja) * | 1989-02-27 | 1990-09-06 | Nec Corp | 半導体装置の製造方法 |
JPH03225923A (ja) * | 1990-01-31 | 1991-10-04 | Toshiba Corp | バンプの形成方法 |
-
1992
- 1992-10-29 JP JP4291679A patent/JP2784122B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305532A (ja) * | 1987-06-05 | 1988-12-13 | Toshiba Corp | バンプの形成方法 |
JPH02224336A (ja) * | 1989-02-27 | 1990-09-06 | Nec Corp | 半導体装置の製造方法 |
JPH03225923A (ja) * | 1990-01-31 | 1991-10-04 | Toshiba Corp | バンプの形成方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
US5989993A (en) * | 1996-02-09 | 1999-11-23 | Elke Zakel | Method for galvanic forming of bonding pads |
DE19616373A1 (de) * | 1996-04-24 | 1997-08-14 | Fraunhofer Ges Forschung | Herstellung galvanisch abgeformter Kontakthöcker |
KR20010061775A (ko) * | 1999-12-29 | 2001-07-07 | 이수남 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
US6809020B2 (en) | 2000-05-01 | 2004-10-26 | Seiko Epson Corporation | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device |
US7579692B2 (en) | 2000-09-04 | 2009-08-25 | Seiko Epson Corporation | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument |
US6689639B2 (en) | 2001-11-15 | 2004-02-10 | Fujitsu Limited | Method of making semiconductor device |
US7638420B2 (en) | 2003-02-25 | 2009-12-29 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
US7378296B2 (en) | 2003-02-25 | 2008-05-27 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
JP2007506284A (ja) * | 2003-09-22 | 2007-03-15 | インテル コーポレイション | 導電性バンプの構造およびその製作方法 |
JP2015167257A (ja) * | 2003-09-22 | 2015-09-24 | インテル コーポレイション | 小型電子機器、その形成方法、およびシステム |
JP2020188095A (ja) * | 2019-05-13 | 2020-11-19 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
US11824024B2 (en) | 2019-05-13 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor module and method of manufacturing semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
JP2784122B2 (ja) | 1998-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375460B1 (ko) | 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드 | |
JP4068293B2 (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
US8230591B2 (en) | Method for fabricating an electronic device substrate | |
EP0382080A2 (en) | Bump structure for reflow bonding of IC devices | |
US5171711A (en) | Method of manufacturing integrated circuit devices | |
JP3949505B2 (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
US20020014705A1 (en) | Semiconductor device and manufacturing method of same | |
JP2004517498A (ja) | 自己不動態化Cu合金を用いて接着されたCuパッド/Cuワイヤ | |
JPH09199506A (ja) | 半導体素子のバンプ形成方法 | |
JP2784122B2 (ja) | 半導体装置の製法 | |
JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
US20010013651A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2000150518A (ja) | 半導体装置の製造方法 | |
JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
JP2005109427A (ja) | 半導体装置及びその製造方法 | |
TW200304176A (en) | Semiconductor device and manufacturing method thereof | |
JP2000299339A (ja) | 半導体装置の製造方法 | |
JP2005268442A (ja) | 半導体装置およびその製造方法 | |
JP3506686B2 (ja) | 半導体装置の製造方法 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2633580B2 (ja) | バンプ、バンプの形成方法および半導体素子 | |
JP2839513B2 (ja) | バンプの形成方法 | |
JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
JPH03177048A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |