JPS63289863A - バイポ−ラトランジスタおよびその製造方法 - Google Patents
バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JPS63289863A JPS63289863A JP12466487A JP12466487A JPS63289863A JP S63289863 A JPS63289863 A JP S63289863A JP 12466487 A JP12466487 A JP 12466487A JP 12466487 A JP12466487 A JP 12466487A JP S63289863 A JPS63289863 A JP S63289863A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- layer
- base region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 238000000605 extraction Methods 0.000 claims description 36
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 123
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 15
- 229910052796 boron Inorganic materials 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 210000003899 penis Anatomy 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ベース領域の中にエミッタ領域がセルファラ
インにより形成されているパイボーラド′ ランジスタ
およびその製造方法に関し、特に寄生抵抗、寄生容量を
低減し、かつベース幅を狭くすることにより動作の直達
化を可能とするバイポーラトランジスタおよびその製造
方法に関する。
インにより形成されているパイボーラド′ ランジスタ
およびその製造方法に関し、特に寄生抵抗、寄生容量を
低減し、かつベース幅を狭くすることにより動作の直達
化を可能とするバイポーラトランジスタおよびその製造
方法に関する。
本発明は、ベース取出し電極層が低抵抗半導体層で形成
され、ベース領域および該ベース領域内部のエミッタ領
域がそれぞれセルファラインにより形成されてなるバイ
ポーラトランジスタにおいて、上記ベース領域を単結晶
半導体層で形成し、それと同時に上記ベース取出し電極
層と該ベース領域の接続手段を上記単結晶半導体層とほ
ぼ同じ膜厚の多結晶半導体層で形成し、上記多結晶半導
体層には上記ベース取出し電極層から不純物を拡散させ
て高濃度領域とすることにより、寄生抵抗および寄生容
量を低減するとともに、ベース幅を狭くして、バイポー
ラトランジスタの動作速度を高めることを可能とするも
のである。
され、ベース領域および該ベース領域内部のエミッタ領
域がそれぞれセルファラインにより形成されてなるバイ
ポーラトランジスタにおいて、上記ベース領域を単結晶
半導体層で形成し、それと同時に上記ベース取出し電極
層と該ベース領域の接続手段を上記単結晶半導体層とほ
ぼ同じ膜厚の多結晶半導体層で形成し、上記多結晶半導
体層には上記ベース取出し電極層から不純物を拡散させ
て高濃度領域とすることにより、寄生抵抗および寄生容
量を低減するとともに、ベース幅を狭くして、バイポー
ラトランジスタの動作速度を高めることを可能とするも
のである。
バイポーラトランジスタの動作速度を向上させるために
は、寄生抵抗および寄生容量の低減、ならびにベース幅
を狭くすることが不可欠である。
は、寄生抵抗および寄生容量の低減、ならびにベース幅
を狭くすることが不可欠である。
このような要請にある程度応えたバイポーラトランジス
タの一例として、第４図に示すような、いわゆるグラフ
トベース型のバイポーラトランジスタが知られている。
タの一例として、第４図に示すような、いわゆるグラフ
トベース型のバイポーラトランジスタが知られている。
この第を図において、たとえばｐ型の半導体基板（１０
１）内に形成されたｎ゛型埋込み層（１０２）の上に、
エピタキシャル成長等によりｎ型エピタキシャル層が設
けられ、このｎ型エピタキシャル層は酸化シリコン等の
素子分離領域（１０３）より島状領域（１０４）、 （
１０５）に分離されている。この島状領域（１０４）の
ｎ型半導体】の表面に臨んで、ｐ゛型のベース領域（１
０６）が形成され、このベース領域（１０６）内にｎ゛
型の呈ミッタ領域（１０７）が形成されている。このベ
ース領域（１０６）は、中央部にあって本来のベースの
機能を果たすペース活性領域（１０６ｉ）と、ベース取
出し用の高濃度に不純物を含有するグラフトベース領域
（１０６ｇ）から成っている。
１）内に形成されたｎ゛型埋込み層（１０２）の上に、
エピタキシャル成長等によりｎ型エピタキシャル層が設
けられ、このｎ型エピタキシャル層は酸化シリコン等の
素子分離領域（１０３）より島状領域（１０４）、 （
１０５）に分離されている。この島状領域（１０４）の
ｎ型半導体】の表面に臨んで、ｐ゛型のベース領域（１
０６）が形成され、このベース領域（１０６）内にｎ゛
型の呈ミッタ領域（１０７）が形成されている。このベ
ース領域（１０６）は、中央部にあって本来のベースの
機能を果たすペース活性領域（１０６ｉ）と、ベース取
出し用の高濃度に不純物を含有するグラフトベース領域
（１０６ｇ）から成っている。
上記グラフトベース領域（１０６ｇ）は、ｐ゛型多結晶
シリコン層からなるベース取出し電極層（１０８）から
のｐ型不純物の拡散により形成され、またベース活性領
域（１０６ｉ）は、上記ベース取出し電極層（１０８）
をマスクとしてｐ型不純物を注入することにより形成さ
れる。また、エミッタ領域（１０７）は、上記ベース取
出し電極層（１０８）の少なくとも側壁に形成された絶
縁ＦＪ （１０９）をマスクとし、この絶縁層（９）上
に形成されたエミッタ電極し用のｎ゛型多結晶シリコン
層（１１０）からの不純物の拡散により形成される。上
記絶縁層（１０９）にはベース取出し電ｆｆ１ｉ （１
０８）の上部において開口部（１１１）が設けられ、こ
こにアルミニウム等の金属が被着されてベース電ｌ１（
１１２）となっている、ｎ゛型多結晶シリコンｊＷ （
１１０）には同様に金属が被着され、エミッタ電極（１
１３）が形成されている。さらに、上記客色縁層（１０
９）には島状領域（１０５）の直上にも開口部（１１４
）が設けられ、ここに同様に金属が被着されてコレクタ
電極（１１５） となっている。
シリコン層からなるベース取出し電極層（１０８）から
のｐ型不純物の拡散により形成され、またベース活性領
域（１０６ｉ）は、上記ベース取出し電極層（１０８）
をマスクとしてｐ型不純物を注入することにより形成さ
れる。また、エミッタ領域（１０７）は、上記ベース取
出し電極層（１０８）の少なくとも側壁に形成された絶
縁ＦＪ （１０９）をマスクとし、この絶縁層（９）上
に形成されたエミッタ電極し用のｎ゛型多結晶シリコン
層（１１０）からの不純物の拡散により形成される。上
記絶縁層（１０９）にはベース取出し電ｆｆ１ｉ （１
０８）の上部において開口部（１１１）が設けられ、こ
こにアルミニウム等の金属が被着されてベース電ｌ１（
１１２）となっている、ｎ゛型多結晶シリコンｊＷ （
１１０）には同様に金属が被着され、エミッタ電極（１
１３）が形成されている。さらに、上記客色縁層（１０
９）には島状領域（１０５）の直上にも開口部（１１４
）が設けられ、ここに同様に金属が被着されてコレクタ
電極（１１５） となっている。
このような構造のいわゆるグラフトベース型のバイポー
ラトランジスタによれば、セルファラインによる工、ミ
ッタおよびベースの製造工程の簡略化、および寄生抵抗
、寄生容量の低減化を図ることができ、ベース幅の微細
化が達成される。
ラトランジスタによれば、セルファラインによる工、ミ
ッタおよびベースの製造工程の簡略化、および寄生抵抗
、寄生容量の低減化を図ることができ、ベース幅の微細
化が達成される。
ところで、バイポーラトランジスタをより高速化、高集
積化し、かつ消費電力を低減させるためには、さらに縦
方向（基板の厚み方向）の縮小が望まれており、特に、
ベース幅をより狭（することが求められている。しかし
、ベース幅を狭くすると、コレクタに印加される電圧が
高くなるにつれてエミッタの空乏層とコレクタの空乏層
が広がって遂には接し、ペニス幅がゼロとなってエミッ
タとコレクタの短絡状態を招く、いわゆるパンチスルー
現象が現れや°すくなる。このパンチスルー現象を防に
゛ためには、上述のペース活性領域（１０６ｉ）のＰ型
不純物の濃度を窩くすることが有効であるが、ベース幅
を狭く保ちつつ不純物濃度を高めることとは、相反する
要請である。この不純物の導入は、通常イオン注入によ
り行われている。しかし、イオン注入を行うとイオンの
濃度は距離に関して一定の分布幅を持つので、イオンの
濃度を高めようとすると必然的にイオンの分布領域が拡
大し、結果的にベース幅が広がるのである。
積化し、かつ消費電力を低減させるためには、さらに縦
方向（基板の厚み方向）の縮小が望まれており、特に、
ベース幅をより狭（することが求められている。しかし
、ベース幅を狭くすると、コレクタに印加される電圧が
高くなるにつれてエミッタの空乏層とコレクタの空乏層
が広がって遂には接し、ペニス幅がゼロとなってエミッ
タとコレクタの短絡状態を招く、いわゆるパンチスルー
現象が現れや°すくなる。このパンチスルー現象を防に
゛ためには、上述のペース活性領域（１０６ｉ）のＰ型
不純物の濃度を窩くすることが有効であるが、ベース幅
を狭く保ちつつ不純物濃度を高めることとは、相反する
要請である。この不純物の導入は、通常イオン注入によ
り行われている。しかし、イオン注入を行うとイオンの
濃度は距離に関して一定の分布幅を持つので、イオンの
濃度を高めようとすると必然的にイオンの分布領域が拡
大し、結果的にベース幅が広がるのである。
そこで、本発明は、ベース幅を狭く保ちつつ、ベースに
導入される不純物の濃度を高くすることにより、高速動
作が可能なバイポーラトランジスタおよびその製造方法
を提供することを目的とする。
導入される不純物の濃度を高くすることにより、高速動
作が可能なバイポーラトランジスタおよびその製造方法
を提供することを目的とする。
すなわち、本発明にかかるバイポーラトランジスタは、
ベース取出し電極層が低抵抗半導体層で形成され、ベー
ス領域および該ベース領域内部のエミッタ領域がそれぞ
れセルファラインにより形成されてなるバイポーラトラ
ンジスタであって、上記ベース取出し電極と上記ベース
領域との接続手段と、該ベース領域とがほぼ同じ膜厚の
半導体層であることを特徴とするものである。このとき
、上記半導体層は、ベース領域となる単結晶半導体層と
、上記ベース取出し電極層から拡散された不純物を高濃
度に含有し、上記ベース取出し電極層と上記ベース領域
との接続手段となる多結晶半導体層から成るものであっ
ても良い。
ベース取出し電極層が低抵抗半導体層で形成され、ベー
ス領域および該ベース領域内部のエミッタ領域がそれぞ
れセルファラインにより形成されてなるバイポーラトラ
ンジスタであって、上記ベース取出し電極と上記ベース
領域との接続手段と、該ベース領域とがほぼ同じ膜厚の
半導体層であることを特徴とするものである。このとき
、上記半導体層は、ベース領域となる単結晶半導体層と
、上記ベース取出し電極層から拡散された不純物を高濃
度に含有し、上記ベース取出し電極層と上記ベース領域
との接続手段となる多結晶半導体層から成るものであっ
ても良い。
また、本発明にかかるバイポーラトランジスタの製造方
法は、上記ベース領域となる単結晶半導体層と、上記ベ
ース取出し電極層と該ベース領域との接続手段となる多
結晶半導体層とが同一の半導体層の少なくとも一部とし
て形成されることを特徴とするものである。ここで、上
記半導体層は、ベース領域となる単結晶半導体層と、上
記ベース取出し電極層から拡散された不純物を高濃度に
含有し、上記ベース取出し電極層と上記ベース領域との
接続手段となる多結晶半導体層とを残して除去されても
良い。
法は、上記ベース領域となる単結晶半導体層と、上記ベ
ース取出し電極層と該ベース領域との接続手段となる多
結晶半導体層とが同一の半導体層の少なくとも一部とし
て形成されることを特徴とするものである。ここで、上
記半導体層は、ベース領域となる単結晶半導体層と、上
記ベース取出し電極層から拡散された不純物を高濃度に
含有し、上記ベース取出し電極層と上記ベース領域との
接続手段となる多結晶半導体層とを残して除去されても
良い。
本発明にかかるバイポーラトランジスタにおいては、ベ
ース領域となる単結晶半導体層と、上記ベース取出し１
ｉ極層と該ベース領域との接続手段となる多結晶半導体
層とがほぼ同じ膜厚の半導体層で形成されることから、
ベース幅を極めて狭く形成することが可能となる。しか
もこの単結晶のベース領域は、イオン注入によらずに形
成されたものであるので、ベース幅が狭いながらも高濃
度に不純物を含有しており、バンチスルーの発生を効果
的に防止することができる。
ース領域となる単結晶半導体層と、上記ベース取出し１
ｉ極層と該ベース領域との接続手段となる多結晶半導体
層とがほぼ同じ膜厚の半導体層で形成されることから、
ベース幅を極めて狭く形成することが可能となる。しか
もこの単結晶のベース領域は、イオン注入によらずに形
成されたものであるので、ベース幅が狭いながらも高濃
度に不純物を含有しており、バンチスルーの発生を効果
的に防止することができる。
〔実施例〕
以下、本発明の好適な実施例について説明する。
本実施例は、ベース取出し電極層が低抵抗半導体層で形
成され、ベース領域および該ベース領域内部のエミッタ
領域がそれぞれセルファラインにより形成されてなるバ
イポーラトランジスタであって、上記ベース取出し電極
と該ベース領域の接続手段が上記ベース取出し電極から
拡散された不純物を高濃度に含有する多結晶半導体層で
形成され、また該ベース領域が単結晶半導体層で形成さ
れ、上記多結晶半導体層と単結晶半導体層とが同時に、
かつほぼ同じ膜厚に形成されることにより、寄生抵抗、
寄生容量を低減し、パンチスルーを防止することを可能
としたバイポーラトランジスタの例である。これを、第
１図を参照しながら説明する。
成され、ベース領域および該ベース領域内部のエミッタ
領域がそれぞれセルファラインにより形成されてなるバ
イポーラトランジスタであって、上記ベース取出し電極
と該ベース領域の接続手段が上記ベース取出し電極から
拡散された不純物を高濃度に含有する多結晶半導体層で
形成され、また該ベース領域が単結晶半導体層で形成さ
れ、上記多結晶半導体層と単結晶半導体層とが同時に、
かつほぼ同じ膜厚に形成されることにより、寄生抵抗、
寄生容量を低減し、パンチスルーを防止することを可能
としたバイポーラトランジスタの例である。これを、第
１図を参照しながら説明する。
第１図は、本発明にかかるバイポーラトランジスタの要
部を示す、この図において、たとえば（，１１１）面を
表面とするｐ型の半導体基板（１）内に形成されたｎ゛
゛埋込み層（２）の上に、エピタキシャル成長等により
ｎ型エピタキシャルＮ（３）が設けられ、このｎ型エピ
タキャル層（３）は酸化シリコン等の素子分ｊ！ｆ ８
Ｎ域（４）により、素子形成領域となる幾つかの島状領
域に分離されている。
部を示す、この図において、たとえば（，１１１）面を
表面とするｐ型の半導体基板（１）内に形成されたｎ゛
゛埋込み層（２）の上に、エピタキシャル成長等により
ｎ型エピタキシャルＮ（３）が設けられ、このｎ型エピ
タキャル層（３）は酸化シリコン等の素子分ｊ！ｆ ８
Ｎ域（４）により、素子形成領域となる幾つかの島状領
域に分離されている。
このような基体の上に、酸化シリコンあるいは窒化シリ
コン等による眉間絶縁膜（６）を介してｐ゛型型詰結晶
シリコンらなる低抵抗半導体層であるゲート取出し電極
層（７）、および酸化シリコン等による絶縁Ｎ（８）が
順次形成され、さらにｎ型エピタキシャル層（３）の直
上においてバターニングにより開口部（９）を設けられ
ている。さらに、上記開口部（９）に臨んで、高濃度に
ｐ型不純物を含有する半導体層であるｐ型シリコンｌ’
Ｊ （１０）が形成されている。このｐ型シリコンＦ！
（１０）は、開口部（９）の底部にある単結晶シリコン
層であってベースの形成部分となるベース領域（１０ｂ
）と、ベース取出し電極層（７）との電気的接続を図る
ために高濃度にｐ型不純物を含有する多結晶シリコンか
らなるベース接続領域（１０ｃ）から成っている。上記
ベース接ａ領域（ＩＱｃ）は、ｐ゛型型詰結晶シリコン
らなるベース取出し電極層（７）からのｐ型不純物の拡
散により形成され、上記開口部（９）にはさらにサイド
ウオール（１１）を介してｎ９型多結晶シリコンからな
るエミッタ取出し電極層（１２）が被着形成されている
。この基体にアニール処理を施すと、上記エミッタ取出
し電極１ｉ（１２）からは、上記サイドウオール（１１
）をマスクとしたセルファラインによりｎ型不純物がベ
ース領域（１０ｂ）の内部へ向かって拡散し、エミッタ
領域（１３）が形成される。
コン等による眉間絶縁膜（６）を介してｐ゛型型詰結晶
シリコンらなる低抵抗半導体層であるゲート取出し電極
層（７）、および酸化シリコン等による絶縁Ｎ（８）が
順次形成され、さらにｎ型エピタキシャル層（３）の直
上においてバターニングにより開口部（９）を設けられ
ている。さらに、上記開口部（９）に臨んで、高濃度に
ｐ型不純物を含有する半導体層であるｐ型シリコンｌ’
Ｊ （１０）が形成されている。このｐ型シリコンＦ！
（１０）は、開口部（９）の底部にある単結晶シリコン
層であってベースの形成部分となるベース領域（１０ｂ
）と、ベース取出し電極層（７）との電気的接続を図る
ために高濃度にｐ型不純物を含有する多結晶シリコンか
らなるベース接続領域（１０ｃ）から成っている。上記
ベース接ａ領域（ＩＱｃ）は、ｐ゛型型詰結晶シリコン
らなるベース取出し電極層（７）からのｐ型不純物の拡
散により形成され、上記開口部（９）にはさらにサイド
ウオール（１１）を介してｎ９型多結晶シリコンからな
るエミッタ取出し電極層（１２）が被着形成されている
。この基体にアニール処理を施すと、上記エミッタ取出
し電極１ｉ（１２）からは、上記サイドウオール（１１
）をマスクとしたセルファラインによりｎ型不純物がベ
ース領域（１０ｂ）の内部へ向かって拡散し、エミッタ
領域（１３）が形成される。
またこのとき、ベース接続領域（１０ｃ）からはｐ型不
純物がｎ型エビタキンヤル層（３）中へ拡散し、グラフ
トベース領域（１４）が形成される。さらに、上記エミ
ッタ取出しｔ極］’！（１２）の上にはアルミニウム等
の金属を被着してエミック電極（１５）が形成されてい
る。また、ベース取出し電極層（７）の上の絶縁層（８
）に設けられた開口部（１６）にはベース電極（１７）
が、また他の島状領域（第２図（Ｆ）の（５）を参照）
の上の眉間絶縁膜（６）および絶縁層（８）に設けられ
た開口部（第２図（Ｆ）の（１８）を参照）にはコレク
タ電極（第２図（Ｆ）の（１９）を参照）がそれぞれ被
着形成されている。
純物がｎ型エビタキンヤル層（３）中へ拡散し、グラフ
トベース領域（１４）が形成される。さらに、上記エミ
ッタ取出しｔ極］’！（１２）の上にはアルミニウム等
の金属を被着してエミック電極（１５）が形成されてい
る。また、ベース取出し電極層（７）の上の絶縁層（８
）に設けられた開口部（１６）にはベース電極（１７）
が、また他の島状領域（第２図（Ｆ）の（５）を参照）
の上の眉間絶縁膜（６）および絶縁層（８）に設けられ
た開口部（第２図（Ｆ）の（１８）を参照）にはコレク
タ電極（第２図（Ｆ）の（１９）を参照）がそれぞれ被
着形成されている。
上述のようなバイポーラトランジスタの最大の構造上の
特徴は、ベース領ｙＸ（１０ｂ）とベース取出し電極層
（７）との電気的接続を行うベース接続領域（１０ｃ）
が、ベース領域（１０ｂ）と同じｐ型シリコンＩ’！
（１０）の一部となっており、はぼ同じ膜厚を有してい
る点である。このｐ型シリコン層（ｌＯ）はエピタキシ
ャル成長によって形成される薄膜であるため、ベース幅
Ｂ−を非常に狭くすることが可能となり、バイポーラト
ランジスタの高速化が実現できる。しかもこのベース領
域（１０ｂ）は不純物濃度が高いため、ベース幅が非常
に狭いながらもパンチスルーを効果的に防止し、寄生抵
抗を低減させることができる。
特徴は、ベース領ｙＸ（１０ｂ）とベース取出し電極層
（７）との電気的接続を行うベース接続領域（１０ｃ）
が、ベース領域（１０ｂ）と同じｐ型シリコンＩ’！
（１０）の一部となっており、はぼ同じ膜厚を有してい
る点である。このｐ型シリコン層（ｌＯ）はエピタキシ
ャル成長によって形成される薄膜であるため、ベース幅
Ｂ−を非常に狭くすることが可能となり、バイポーラト
ランジスタの高速化が実現できる。しかもこのベース領
域（１０ｂ）は不純物濃度が高いため、ベース幅が非常
に狭いながらもパンチスルーを効果的に防止し、寄生抵
抗を低減させることができる。
このようなバイポーラトランジスタの構造上の特徴は、
製造方法の特徴にも通ずる６すなわち、本製造方法は、
下地の結晶性を受継いで結晶を成長させるエピタキシャ
ル成長法、および結晶面異方性ならびに不純物であるホ
ウ素に対する濃度依存性を有するＫＯＨエツチングの特
性を巧みに利用するものである。以下、本発明にかかる
バイポーラトランジスタの製造方法を第２図（Ａ）ない
し第２図（Ｆ）を参照しながら説明する。
製造方法の特徴にも通ずる６すなわち、本製造方法は、
下地の結晶性を受継いで結晶を成長させるエピタキシャ
ル成長法、および結晶面異方性ならびに不純物であるホ
ウ素に対する濃度依存性を有するＫＯＨエツチングの特
性を巧みに利用するものである。以下、本発明にかかる
バイポーラトランジスタの製造方法を第２図（Ａ）ない
し第２図（Ｆ）を参照しながら説明する。
まず第２図（Ａ）において、（１１１）面を有するｐ型
の半導体基板（１）にｎ゛゛埋込み層（２）およびｐ゛
゛チャネル・カントＦｉ（２０）を形成し、全面にｎ型
半導体層をエピタキシャル成長させた後、酸化シリコン
の素子分離領域（４）を選択酸化分離等により形成し、
基体を素子を形成するためのいくつかの島状領域、たと
えばｎ型エピタキシャル層（３）および島状領域（５）
に分割する。
の半導体基板（１）にｎ゛゛埋込み層（２）およびｐ゛
゛チャネル・カントＦｉ（２０）を形成し、全面にｎ型
半導体層をエピタキシャル成長させた後、酸化シリコン
の素子分離領域（４）を選択酸化分離等により形成し、
基体を素子を形成するためのいくつかの島状領域、たと
えばｎ型エピタキシャル層（３）および島状領域（５）
に分割する。
次に、第２図（Ｂ）に示すように、このような基体の全
面に、熱酸化あるいはＣＶＤ等により薄い酸化シリコン
膜を形成して眉間絶縁膜（６）とする。このとき、酸化
シリコン膜の代わりに窒化シリコン膜を使用しても良い
。
面に、熱酸化あるいはＣＶＤ等により薄い酸化シリコン
膜を形成して眉間絶縁膜（６）とする。このとき、酸化
シリコン膜の代わりに窒化シリコン膜を使用しても良い
。
この眉間絶縁膜（６）の上に、さらにｎ型エピタキシャ
ルＮ（３）の上部に臨んでｐ゛型型詰結晶シリコンらな
るベース取出し電極Ｎ（７）を堆積する。
ルＮ（３）の上部に臨んでｐ゛型型詰結晶シリコンらな
るベース取出し電極Ｎ（７）を堆積する。
このとき、ベース取出し電極層（７）中のｐ型不純物で
あるホウ素の濃度は、後述のベース接続領域＜１０ｃ）
におけるホウ素の濃度を該ベース取出し電極層（７）か
らの拡散により１０！０ｃ１１−”程度とし得るように
十分に高く選ぶ。
あるホウ素の濃度は、後述のベース接続領域＜１０ｃ）
におけるホウ素の濃度を該ベース取出し電極層（７）か
らの拡散により１０！０ｃ１１−”程度とし得るように
十分に高く選ぶ。
この基体の全面に、・さらに酸化シリコンの絶縁層（８
）をＣＶＤ等により堆積する。なお、上記絶縁Ｎ（８）
は、窒化シリコンで形成しても良い。
）をＣＶＤ等により堆積する。なお、上記絶縁Ｎ（８）
は、窒化シリコンで形成しても良い。
次に、第２図（Ｃ）に示すように、ＲＩＥ等により上記
絶縁層（８）、ベース取出し電極層（７）および層間絶
縁膜（６）のパターニングを行い、ｎ型エピタキシャル
Ｎ（３）の直上にベースおよびエミッタを形成するため
の開口部（９）を設ける。このとき、ｎ型エピタキシャ
ルＮ（３）の表面に損傷を与えないようにするため、眉
間絶縁膜（６）だけは液相エツチングにより除去しても
良い。
絶縁層（８）、ベース取出し電極層（７）および層間絶
縁膜（６）のパターニングを行い、ｎ型エピタキシャル
Ｎ（３）の直上にベースおよびエミッタを形成するため
の開口部（９）を設ける。このとき、ｎ型エピタキシャ
ルＮ（３）の表面に損傷を与えないようにするため、眉
間絶縁膜（６）だけは液相エツチングにより除去しても
良い。
次に、ベース領域およびベース接続領域となる半導体層
を形成するため、第２図（Ｄ）に示すように、基体の全
面にＭＢＨによりｐ型シリコン層（１０）をエピタキシ
ャル成長させる。このとき、上記ｐ型シリコン１ｍ （
１０）は下地の結晶性を受継ぎながら成長するため、絶
縁層（８）が露出した部分には多結晶シリコン層（１０
ｐ）が成長し、開口部（９）に露出したベース取出し電
極Ｎ（７）の側壁には同様に多結晶シリコン層が成長し
てベース接続領域（１０ｃ）となり、一方間口部（９）
の底部の（１１１）面を表面とするｎ型エピタキシャル
Ｎ（３）の上面においては（１１１）面を表面とする単
結晶シリコン層が成長し、ベース領域（１０ｂ）となる
、このときのｐ型シリコンＮ （１０）の厚さは１ 、
０００Å以下とし、またｐ型不純物であるホウ素の濃度
は１０１３〜１０” ａｍ″３とする。したがって、開
口部（９）の側壁においては、ホウ素濃度が太き（異な
るベース取出し電極層（７）とｐ型シリコン層（１０）
とが相接して形成されることになる。
を形成するため、第２図（Ｄ）に示すように、基体の全
面にＭＢＨによりｐ型シリコン層（１０）をエピタキシ
ャル成長させる。このとき、上記ｐ型シリコン１ｍ （
１０）は下地の結晶性を受継ぎながら成長するため、絶
縁層（８）が露出した部分には多結晶シリコン層（１０
ｐ）が成長し、開口部（９）に露出したベース取出し電
極Ｎ（７）の側壁には同様に多結晶シリコン層が成長し
てベース接続領域（１０ｃ）となり、一方間口部（９）
の底部の（１１１）面を表面とするｎ型エピタキシャル
Ｎ（３）の上面においては（１１１）面を表面とする単
結晶シリコン層が成長し、ベース領域（１０ｂ）となる
、このときのｐ型シリコンＮ （１０）の厚さは１ 、
０００Å以下とし、またｐ型不純物であるホウ素の濃度
は１０１３〜１０” ａｍ″３とする。したがって、開
口部（９）の側壁においては、ホウ素濃度が太き（異な
るベース取出し電極層（７）とｐ型シリコン層（１０）
とが相接して形成されることになる。
次に、開口部（９）の側壁部に形成されたｐ型シリコン
ＦＪ（１０）をベース領域（１０ｂ）とベース取出し電
極Ｎ（７）との電気的接続手段とするために、適当゛な
アニール処理を行う、すると、ホウ素の濃度差により、
開口部（９）の側壁においてベース取出し電極層（７）
からｐ型シリコンＮ（１０）へホウ素が拡散し、ベース
接続領域（１０ｃ）が形成される。このアニール処理は
、ベース接続領域（１０ｃ）中におけるホウ素の濃度が
１０”ｃ＋ａ−”以上となるように行う。また、このア
ニール処理により、ベース接続領域（１０ｃ）の直下の
６型工ピタキシヤル層（３）において小さいｐゝ型領領
域生じてグラフトベース領域（１４）となり、ベース領
域（１０ｂ）とベース取出し電極層−（７）との電気的
接続を助ける役割を果たす。
ＦＪ（１０）をベース領域（１０ｂ）とベース取出し電
極Ｎ（７）との電気的接続手段とするために、適当゛な
アニール処理を行う、すると、ホウ素の濃度差により、
開口部（９）の側壁においてベース取出し電極層（７）
からｐ型シリコンＮ（１０）へホウ素が拡散し、ベース
接続領域（１０ｃ）が形成される。このアニール処理は
、ベース接続領域（１０ｃ）中におけるホウ素の濃度が
１０”ｃ＋ａ−”以上となるように行う。また、このア
ニール処理により、ベース接続領域（１０ｃ）の直下の
６型工ピタキシヤル層（３）において小さいｐゝ型領領
域生じてグラフトベース領域（１４）となり、ベース領
域（１０ｂ）とベース取出し電極層−（７）との電気的
接続を助ける役割を果たす。
なお、上述のｐ型シリコン層（１０）は、ＭＢＥの代わ
りにエピタキシャル成長法により形成することも可能で
あるが、上記ベース領域（１０ｂ）からｎ型エピタキシ
ャル層（３）へのｐ型不純物の再拡散を防止する意味で
は、低温で実施することができるＭＢＥの方がより好ま
しいといえる。さらに、基体全面にＬＰ（ｉｄ圧）ＣＶ
Ｄ法により多結晶シリコンを被着形成した後、開口部（
９）底部のｎ型エピタキシャル層（３）に接した部分に
おいて固相成長により単結晶を成長させ、ベース領域（
１０ｂ）を形成しても良い。
りにエピタキシャル成長法により形成することも可能で
あるが、上記ベース領域（１０ｂ）からｎ型エピタキシ
ャル層（３）へのｐ型不純物の再拡散を防止する意味で
は、低温で実施することができるＭＢＥの方がより好ま
しいといえる。さらに、基体全面にＬＰ（ｉｄ圧）ＣＶ
Ｄ法により多結晶シリコンを被着形成した後、開口部（
９）底部のｎ型エピタキシャル層（３）に接した部分に
おいて固相成長により単結晶を成長させ、ベース領域（
１０ｂ）を形成しても良い。
次に、ｐ型シリコン！（１０）のうち、ベース接続領域
（１０ｃ） とベース領域（１０ｂ）とを残して多結晶
シリコン１（Ｌｏｐ）を除去するため、ＫＯＨを用いて
エツチングを行う。この工程は、ＫＯＨによるシリコン
のエツチングの面異方性、およびホウ素濃度依存性を利
用するものである。
（１０ｃ） とベース領域（１０ｂ）とを残して多結晶
シリコン１（Ｌｏｐ）を除去するため、ＫＯＨを用いて
エツチングを行う。この工程は、ＫＯＨによるシリコン
のエツチングの面異方性、およびホウ素濃度依存性を利
用するものである。
まず、ＫＯＨはシリコンの（１１１）面をエツチングし
ないという面異方性を有している。したかって、開口部
（９）の底部に成長した単結晶シリコン層からなるベー
ス領域（１０ｂ）はエツチングされない。
ないという面異方性を有している。したかって、開口部
（９）の底部に成長した単結晶シリコン層からなるベー
ス領域（１０ｂ）はエツチングされない。
また、ＫＯＨはホウ素を１０ｔｏｃｍ−’以上の濃度で
含むシリコン層をエツチングしないというホウ素濃度依
存性を有している。この特性を第３図に示す。この図に
おいて、縦軸はエツチング速度（Ａ／分）、横軸はシリ
コン層中のホウ素濃度を示す。
含むシリコン層をエツチングしないというホウ素濃度依
存性を有している。この特性を第３図に示す。この図に
おいて、縦軸はエツチング速度（Ａ／分）、横軸はシリ
コン層中のホウ素濃度を示す。
これをみると、エツチング速度は１０” ｃＩｌｌ−”
付近のホウ素濃度を境として、高濃度側で急激に減少し
ていることがわかる。したがって、第２図（Ｅ）に示す
ように、ホウ素濃度が１０１′０１３以下の領域、すな
わち絶縁Ｎ（８）の上面、および開口部（９）の入口付
近に形成された多結晶シリコンＦＪ（１０ｐ）のみが選
択的に除去される。
付近のホウ素濃度を境として、高濃度側で急激に減少し
ていることがわかる。したがって、第２図（Ｅ）に示す
ように、ホウ素濃度が１０１′０１３以下の領域、すな
わち絶縁Ｎ（８）の上面、および開口部（９）の入口付
近に形成された多結晶シリコンＦＪ（１０ｐ）のみが選
択的に除去される。
次に、エミッタを形成する。まず第２図（Ｆ）に示すよ
うに、開口部（９）の側壁にサイドウオール（１１）を
形成し、続いてＣＶＤ等により多結晶シリコン層を被着
し、ここにＡｓ等のｎ型不純物を注入してエミッタ取出
し電極Ｊ！Ｊ （１２）を形成する。
うに、開口部（９）の側壁にサイドウオール（１１）を
形成し、続いてＣＶＤ等により多結晶シリコン層を被着
し、ここにＡｓ等のｎ型不純物を注入してエミッタ取出
し電極Ｊ！Ｊ （１２）を形成する。
なお、上記エミッタ取出し電極Ｊ！Ｊ （１２）は、Ｍ
ＢＥ等により形成しても良い。
ＢＥ等により形成しても良い。
次に、この基体についてアニール処理を行うと、開口部
（９）の底部において上記サイドウオール（１１）をマ
スクとしたセルファラインにより、上記エミッタ取出し
電極！ （１２）から上記ベース領域＜１０ｂ）へｎ型
不純物が拡散し、エミッタ領域（１３）が形成される。
（９）の底部において上記サイドウオール（１１）をマ
スクとしたセルファラインにより、上記エミッタ取出し
電極！ （１２）から上記ベース領域＜１０ｂ）へｎ型
不純物が拡散し、エミッタ領域（１３）が形成される。
したがって、上記単結晶シリコン領域のうち、上記エミ
ッタ領域（１３）の形成によって狭められた部分が本来
のベースとして機能することになり、ベース幅はＢ８と
なる。なお、このアニール処理は、ベース領域（１０ｂ
）からｎ型エピタキシャルｉ！ （３）へｐ型不純物の
拡散によりベース幅Ｂユが広がることのないよう、でき
るだけ低温にて行うことが望ましい。
ッタ領域（１３）の形成によって狭められた部分が本来
のベースとして機能することになり、ベース幅はＢ８と
なる。なお、このアニール処理は、ベース領域（１０ｂ
）からｎ型エピタキシャルｉ！ （３）へｐ型不純物の
拡散によりベース幅Ｂユが広がることのないよう、でき
るだけ低温にて行うことが望ましい。
次に、ベース・コンタクトを形成するためにベース取出
し電極層（７）の上の絶縁Ｎ（８）に開口部（１６）を
設け、一方、ｎ゛型埋込み層（２）につながる島状領域
（５）の直上においてコレクタ・コンタクトを形成する
ために開口部（１８）を設ける０以上の開口部（１６）
および（１８）、さらにエミッタ取出し電極１ｉ＄ （
１２）にアルミニウム等の金属配線を被着すると、ベー
ス電極（１７）、コレクタ電極（１９）およびエミッタ
電極（１５）がそれぞれ形成される。
し電極層（７）の上の絶縁Ｎ（８）に開口部（１６）を
設け、一方、ｎ゛型埋込み層（２）につながる島状領域
（５）の直上においてコレクタ・コンタクトを形成する
ために開口部（１８）を設ける０以上の開口部（１６）
および（１８）、さらにエミッタ取出し電極１ｉ＄ （
１２）にアルミニウム等の金属配線を被着すると、ベー
ス電極（１７）、コレクタ電極（１９）およびエミッタ
電極（１５）がそれぞれ形成される。
なお、本実施例においては第２図ＣＤ）に示すように全
面的にｐ型シリコンＪｉ （１０）を成長させる工程を
経たが、この代わりに第２図（Ｃ）に示す状態の基体に
対して選択エピタキシャル成長を行っても良い、この場
合、酸化シリコンの絶縁層（８）の上には単結晶シリコ
ン層も多結晶シリコン層も成長しないので、直接に第２
図（Ｅ）に示す状態の基体が得られる。
面的にｐ型シリコンＪｉ （１０）を成長させる工程を
経たが、この代わりに第２図（Ｃ）に示す状態の基体に
対して選択エピタキシャル成長を行っても良い、この場
合、酸化シリコンの絶縁層（８）の上には単結晶シリコ
ン層も多結晶シリコン層も成長しないので、直接に第２
図（Ｅ）に示す状態の基体が得られる。
また、本発明は上述の実施例に限定されるものではなく
、導電型のｐ型、ｎ型は互いに交換しても良い。
、導電型のｐ型、ｎ型は互いに交換しても良い。
上述の製造方法にて作成されたバイポーラトランジスタ
においては″、ベース領域がエピタキシャル成長により
形成され、高濃度の不純物を含有する半導体層に設けら
れているため、ベース幅を極めて狭くすることができ、
かつ、パンチスルーの防止が可能となっている。また、
ベース領域とベース取出し電極層との電気的接続は、上
記半導体層のうちベースおよびエミッタを形成するため
の開口部の側壁面上の部分、すなわち上記半導体層の垂
直部をベース接続領域として利用することにより実現さ
れる。この半導体層は、膜厚の制御性に優れるエピタキ
シャル成長法により形成されるので、膜厚を非常に薄く
することができ、したがってベースの形成に必要な基板
の面積を縮小することが可能となる。
においては″、ベース領域がエピタキシャル成長により
形成され、高濃度の不純物を含有する半導体層に設けら
れているため、ベース幅を極めて狭くすることができ、
かつ、パンチスルーの防止が可能となっている。また、
ベース領域とベース取出し電極層との電気的接続は、上
記半導体層のうちベースおよびエミッタを形成するため
の開口部の側壁面上の部分、すなわち上記半導体層の垂
直部をベース接続領域として利用することにより実現さ
れる。この半導体層は、膜厚の制御性に優れるエピタキ
シャル成長法により形成されるので、膜厚を非常に薄く
することができ、したがってベースの形成に必要な基板
の面積を縮小することが可能となる。
もし、上述のような半導体層の垂直部を利用した構造の
ベース接続領域を、従来主流となっているＲＩＥを用い
たいわゆるサイドウオール形成技術により作成しようと
すると、まず３．０００人程度の多結晶シリコンを基体
の全面に被着形成した後エンチバックを行わねばならず
、工程が複雑となる。そのうえ、形成されるベース領域
の幅も１，５００〜２．０００Å以下には薄くできず、
またベース領域に損傷を与える虞れもある。したがって
、本発明にかかる製造方法はバイポーラトランジスタの
小型化に−極めて有効である。
ベース接続領域を、従来主流となっているＲＩＥを用い
たいわゆるサイドウオール形成技術により作成しようと
すると、まず３．０００人程度の多結晶シリコンを基体
の全面に被着形成した後エンチバックを行わねばならず
、工程が複雑となる。そのうえ、形成されるベース領域
の幅も１，５００〜２．０００Å以下には薄くできず、
またベース領域に損傷を与える虞れもある。したがって
、本発明にかかる製造方法はバイポーラトランジスタの
小型化に−極めて有効である。
さらに、本発明にかかるバイポーラトランジスタにおい
ては、エミッタおよびベースの面積を小さくすることが
できるので、ベース−エミッタ間の寄生容量Ｃ□、およ
びコレクターヘース間の寄生容ＩＣｃｍが低減されてい
る。また、ベース領域、ベース接ａ領域、およびベース
取出し電極層の不純物濃度が高いために、寄生抵抗も効
果的に低減されている。
ては、エミッタおよびベースの面積を小さくすることが
できるので、ベース−エミッタ間の寄生容量Ｃ□、およ
びコレクターヘース間の寄生容ＩＣｃｍが低減されてい
る。また、ベース領域、ベース接ａ領域、およびベース
取出し電極層の不純物濃度が高いために、寄生抵抗も効
果的に低減されている。
以上のように、本発明はバイポーラトランジスタの微細
化、高速化、および信転性の向上に極めて有効である。
化、高速化、および信転性の向上に極めて有効である。
第１図は本発明にがかるバイポーラトランジスタの要部
概略断面図である。第２図（Ａ）ないし１（２１１（Ｆ
）は本発明にかかるバイポーラトランジスタの製造方法
をその工程順にしたがって説明する概略断面図であり、
第２図（Ａ）は酸化分離工程、第２図（Ｂ）はゲート取
出し電極層および絶縁層の形成工程、第２図（Ｃ）はバ
ターニング工程、第２図（Ｄ）はｐ型シリコン層の形成
工程、第２図（Ｅ）はｐ型シリコン層の選択除去工程、
第２図（Ｆ）はエミッタ領域、各電極の形成工程をそれ
ぞれ示すものである。第３図はＫＯＨによるシリコン層
のエツチングのホウ素濃度依存性を示す特性図である。 第４図は従来のグラフトベース型バイポーラトランジス
タの構成を示す概略断面図である。 １ ・・・半導体基板 ７ ・・・ベース取出し電極層 ８ ・・・絶縁層 １０ ・・・ ｐ型シリコン層 １０ｃ・・・ベース接続領域 １０ｂ・・・ベース領域 Ｌｏｐ・・・多結晶シリコン層 １２ ・・・エミッタ取出し電極層 １３ ・・・エミッタ領域 １５ ・・・エミック電極 １７ ・・・ベース電極 １９ ・・・コレクタ電極 特許出願人 ソニー株式会社 代理人 弁理士 小 池 見間 田村
榮− 同 住込 勝 Ｐ型−りっ）層の遇り択召１六工程 第２ ！”４（Ｅ） ｎ Ｂ：１度 に０Ｈ１２，る巴ノノコ〕Ｊ艷ｈカニ′ンーデ〉γ第３
図
概略断面図である。第２図（Ａ）ないし１（２１１（Ｆ
）は本発明にかかるバイポーラトランジスタの製造方法
をその工程順にしたがって説明する概略断面図であり、
第２図（Ａ）は酸化分離工程、第２図（Ｂ）はゲート取
出し電極層および絶縁層の形成工程、第２図（Ｃ）はバ
ターニング工程、第２図（Ｄ）はｐ型シリコン層の形成
工程、第２図（Ｅ）はｐ型シリコン層の選択除去工程、
第２図（Ｆ）はエミッタ領域、各電極の形成工程をそれ
ぞれ示すものである。第３図はＫＯＨによるシリコン層
のエツチングのホウ素濃度依存性を示す特性図である。 第４図は従来のグラフトベース型バイポーラトランジス
タの構成を示す概略断面図である。 １ ・・・半導体基板 ７ ・・・ベース取出し電極層 ８ ・・・絶縁層 １０ ・・・ ｐ型シリコン層 １０ｃ・・・ベース接続領域 １０ｂ・・・ベース領域 Ｌｏｐ・・・多結晶シリコン層 １２ ・・・エミッタ取出し電極層 １３ ・・・エミッタ領域 １５ ・・・エミック電極 １７ ・・・ベース電極 １９ ・・・コレクタ電極 特許出願人 ソニー株式会社 代理人 弁理士 小 池 見間 田村
榮− 同 住込 勝 Ｐ型−りっ）層の遇り択召１六工程 第２ ！”４（Ｅ） ｎ Ｂ：１度 に０Ｈ１２，る巴ノノコ〕Ｊ艷ｈカニ′ンーデ〉γ第３
図
Claims (4)
- （１）ベース取出し電極層が低抵抗半導体層で形成され
、ベース領域および該ベース領域内部のエミッタ領域が
それぞれセルフアラインにより形成されてなるバイポー
ラトランジスタにおいて、上記ベース取出し電極層と上
記ベース領域との接続手段と、該ベース領域とがほぼ同
じ膜厚の半導体層であることを特徴とするバイポーラト
ランジスタ。 - （２）上記半導体層が、上記ベース領域となる単結晶半
導体層と、上記ベース取出し電極層から拡散された不純
物を高濃度に含有し、上記ベース取出し電極層と上記ベ
ース領域との接続手段となる多結晶半導体層から成る、
特許請求の範囲第１項に記載のバイポーラトランジスタ
。 - （３）ベース取出し電極層が低抵抗半導体層で形成され
、ベース領域および該ベース領域内部のエミッタ領域が
それぞれセルフアラインにより形成されてなるバイポー
ラトランジスタの製造方法において、 上記ベース領域となる単結晶半導体層と、上記ベース取
出し電極層と該ベース領域との接続手段となる多結晶半
導体層とが同一の半導体層の少なくとも一部として形成
されることを特徴とするバイポーラトランジスタの製造
方法。 - （４）上記半導体層は、上記ベース領域となる単結晶半
導体層と、上記ベース取出し電極層から拡散された不純
物を高濃度に含有し、上記ベース取出し電極層と上記ベ
ース領域との接続手段となる多結晶半導体層とを残して
除去されることを特徴とする、特許請求の範囲第３項に
記載のバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124664A JP2565162B2 (ja) | 1987-05-21 | 1987-05-21 | バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124664A JP2565162B2 (ja) | 1987-05-21 | 1987-05-21 | バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289863A true JPS63289863A (ja) | 1988-11-28 |
| JP2565162B2 JP2565162B2 (ja) | 1996-12-18 |
Family
ID=14890998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124664A Expired - Fee Related JP2565162B2 (ja) | 1987-05-21 | 1987-05-21 | バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565162B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02234435A (ja) * | 1989-01-18 | 1990-09-17 | Internatl Business Mach Corp <Ibm> | バイポーラトランジスタの製造方法 |
| JPH02291136A (ja) * | 1989-02-13 | 1990-11-30 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタ及びその製造方法 |
| US5065210A (en) * | 1989-07-07 | 1991-11-12 | Kabushiki Kaisha Toshiba | Lateral transistor structure for bipolar semiconductor integrated circuits |
| US5340753A (en) * | 1990-10-31 | 1994-08-23 | International Business Machines Corp. | Method for fabricating self-aligned epitaxial base transistor |
| WO1997011496A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe et systeme utilisant ledit dispositif |
| US5643806A (en) * | 1993-02-28 | 1997-07-01 | Sony Corporation | Manufacturing method for making bipolar device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381855A (ja) * | 1986-09-25 | 1988-04-12 | Mitsubishi Electric Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
-
1987
- 1987-05-21 JP JP62124664A patent/JP2565162B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381855A (ja) * | 1986-09-25 | 1988-04-12 | Mitsubishi Electric Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02234435A (ja) * | 1989-01-18 | 1990-09-17 | Internatl Business Mach Corp <Ibm> | バイポーラトランジスタの製造方法 |
| JPH02291136A (ja) * | 1989-02-13 | 1990-11-30 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタ及びその製造方法 |
| US5065210A (en) * | 1989-07-07 | 1991-11-12 | Kabushiki Kaisha Toshiba | Lateral transistor structure for bipolar semiconductor integrated circuits |
| US5340753A (en) * | 1990-10-31 | 1994-08-23 | International Business Machines Corp. | Method for fabricating self-aligned epitaxial base transistor |
| US5643806A (en) * | 1993-02-28 | 1997-07-01 | Sony Corporation | Manufacturing method for making bipolar device |
| US5856228A (en) * | 1993-02-28 | 1999-01-05 | Sony Corporation | Manufacturing method for making bipolar device having double polysilicon structure |
| WO1997011496A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe et systeme utilisant ledit dispositif |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2565162B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| US5101256A (en) | Bipolar transistor with ultra-thin epitaxial base and method of fabricating same | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| GB1360130A (en) | Semiconductor devices | |
| JPH0548936B2 (ja) | ||
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPS63289863A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS61231761A (ja) | 半導体装置 | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| JPH04314350A (ja) | 半導体集積回路装置の製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0897225A (ja) | 半導体装置及びその製造方法 | |
| JPH02280340A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| JPH0425028A (ja) | 半導体装置の製造方法 | |
| JPH04105325A (ja) | 半導体集積回路装置 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPH04263470A (ja) | トランジスタ基板構造 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPH04137733A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH02203535A (ja) | 半導体装置の製造方法 | |
| JPS63266877A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |