JPS63279344A - メモリユニット接続検出装置 - Google Patents
メモリユニット接続検出装置Info
- Publication number
- JPS63279344A JPS63279344A JP62115658A JP11565887A JPS63279344A JP S63279344 A JPS63279344 A JP S63279344A JP 62115658 A JP62115658 A JP 62115658A JP 11565887 A JP11565887 A JP 11565887A JP S63279344 A JPS63279344 A JP S63279344A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- cpu
- initial state
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 12
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリユニット接続装置に関し、特に、端末装
置に挿抜自在に接続され、読み出し又は書き込みを行う
データファイル用カードの接続状態を定期的に検出し、
必要に応じてシステム全体を保全するメモリユニット接
続検出装置に係る。
置に挿抜自在に接続され、読み出し又は書き込みを行う
データファイル用カードの接続状態を定期的に検出し、
必要に応じてシステム全体を保全するメモリユニット接
続検出装置に係る。
メモリカードは従来からデータファイルとして使用され
ることが多いが、このメモリカードは端末装置に接続さ
れてデータの読み出し及び書き込みが行われる。ところ
で、このメモリカードは端末装置に挿抜自在に接続され
ており、読み出しゃ、書き込みが行われている最中にも
挿し入れ、抜き出しができる。
ることが多いが、このメモリカードは端末装置に接続さ
れてデータの読み出し及び書き込みが行われる。ところ
で、このメモリカードは端末装置に挿抜自在に接続され
ており、読み出しゃ、書き込みが行われている最中にも
挿し入れ、抜き出しができる。
このようにメモリカードは端末装置に対して、挿抜自在
であるため、メモリカードの読み出し又は書き込み中に
、誤って端末装置から抜かれると、メモリカード内のデ
ータ操作が途中で終了してしまうこととなる。このため
、このような状態でその後のプログラムが実行されてし
まうと、データが破壊されたり、プログラムの暴走が起
こるという問題点があった。
であるため、メモリカードの読み出し又は書き込み中に
、誤って端末装置から抜かれると、メモリカード内のデ
ータ操作が途中で終了してしまうこととなる。このため
、このような状態でその後のプログラムが実行されてし
まうと、データが破壊されたり、プログラムの暴走が起
こるという問題点があった。
本発明は上記実情に鑑み、その問題点を一掃すべく創案
されたものであって、メモリカードの読み出し、あるい
は書き込みが行われている最中に誤ってメモリカードが
挿し入れ、又は抜き出しされても、データの破壊や、プ
ログラムの暴走を防止することができる接続検出装置を
提供しようとするものである。
されたものであって、メモリカードの読み出し、あるい
は書き込みが行われている最中に誤ってメモリカードが
挿し入れ、又は抜き出しされても、データの破壊や、プ
ログラムの暴走を防止することができる接続検出装置を
提供しようとするものである。
本発明は上記目的を達成するために、データファイル用
カードが端末装置に挿抜自在に接続され、データの読み
出し又は書き込みを行うメモリユニット接続装置におい
て、前記カードの特定番地にカードの有無を確認するた
めのデータを書き込むとともに、このデータを定期的に
調べ初期状態と変化があったときには初期状態と一致す
るまで他の処理を中止する制御手段を設けて構成した。
カードが端末装置に挿抜自在に接続され、データの読み
出し又は書き込みを行うメモリユニット接続装置におい
て、前記カードの特定番地にカードの有無を確認するた
めのデータを書き込むとともに、このデータを定期的に
調べ初期状態と変化があったときには初期状態と一致す
るまで他の処理を中止する制御手段を設けて構成した。
本発明の構成によれば、カードに書き込まれたカードの
有無を確認するためのデータは、制御手段が定期的に調
べ、初期状態と変化があったときには初期状態と一致す
るまで、他の処理を中止する。
有無を確認するためのデータは、制御手段が定期的に調
べ、初期状態と変化があったときには初期状態と一致す
るまで、他の処理を中止する。
〔実施例〕
本発明の構成を図面に示された一実施例に基づいて説明
する。
する。
第１図はメモリユニット接続検出装置の全体構成を示す
回路図、第２図はメモリカードとカードコネクタとの接
続関係を示す説明図、第３図はメモリカードの挿抜状態
を検出する手順を示すフローチャートである。
回路図、第２図はメモリカードとカードコネクタとの接
続関係を示す説明図、第３図はメモリカードの挿抜状態
を検出する手順を示すフローチャートである。
メモリカード１は縁部に複数の接続ピン１ａを１列状に
備えている。このメモリカード１は後述する端末装置２
のカードコネクタ３に挿入されて接続される。すなわち
、カードコネクタ３は縁部に複数の接続ピン３ａを１列
状に備えており、カードコネクタ３にメモリカード１が
挿入された状態で、接続ピン１ａ、３ａ同士が対応して
接続される。接続ピンｌａと接続ピン４ａには、それぞ
れ両端に電源用ピン（ＶＣＣ） 、接地用ピン（ＧＮＤ
）が備えられる。また、上記メモリカード１の特定の番
地１ｂには「カード有り」のデータＩＣが書き込まれて
いる。このため、メモリカード１の番地１ｂの「カード
有り」のデータ１ｃをチ慕−７りすれば、メモリカード
１が端末装置２に接続されているか否かを確認すること
ができる。
備えている。このメモリカード１は後述する端末装置２
のカードコネクタ３に挿入されて接続される。すなわち
、カードコネクタ３は縁部に複数の接続ピン３ａを１列
状に備えており、カードコネクタ３にメモリカード１が
挿入された状態で、接続ピン１ａ、３ａ同士が対応して
接続される。接続ピンｌａと接続ピン４ａには、それぞ
れ両端に電源用ピン（ＶＣＣ） 、接地用ピン（ＧＮＤ
）が備えられる。また、上記メモリカード１の特定の番
地１ｂには「カード有り」のデータＩＣが書き込まれて
いる。このため、メモリカード１の番地１ｂの「カード
有り」のデータ１ｃをチ慕−７りすれば、メモリカード
１が端末装置２に接続されているか否かを確認すること
ができる。
上記メモリカード１が接続される端末装置２はメモリカ
ード１からデータを読み出したり、メモリカード１から
データを書き込む等種々の機能を備えている。この端末
装置２は、メモリカード１を挿抜自在に接続するカード
コネクタ３と、端末装置２全体の動作を制御するＣＰＵ
４と、カードコネクタ３とＣＰＵ４との間に介設され、
メモリカード１がカードコネクタ３に接続されているか
否か、すなわち、挿抜状態を確認するための信号を一時
的に保持するラッチ回路５と、データをストアするため
のＲＡＭ６と、所要のプログラムがストアされたＲＯＭ
７と、入出力装置８とから構成される。また、９はタイ
マーであり、このタイマー９は一定の周期でメモリカー
ド１がカードコネクタ３に接続されているか否かを検出
することを指示する信号をＣＰＵ４に出力するようにな
っている。
ード１からデータを読み出したり、メモリカード１から
データを書き込む等種々の機能を備えている。この端末
装置２は、メモリカード１を挿抜自在に接続するカード
コネクタ３と、端末装置２全体の動作を制御するＣＰＵ
４と、カードコネクタ３とＣＰＵ４との間に介設され、
メモリカード１がカードコネクタ３に接続されているか
否か、すなわち、挿抜状態を確認するための信号を一時
的に保持するラッチ回路５と、データをストアするため
のＲＡＭ６と、所要のプログラムがストアされたＲＯＭ
７と、入出力装置８とから構成される。また、９はタイ
マーであり、このタイマー９は一定の周期でメモリカー
ド１がカードコネクタ３に接続されているか否かを検出
することを指示する信号をＣＰＵ４に出力するようにな
っている。
上記ＣＰＵ４とカードコネクタ３との間には、ＣＰＵ４
とカードコネクタ３との間でデータを授受するためのデ
ータバス等が配設されている。また、カードコネクタ３
にメモリカード１が挿抜されたときに出力される信号は
ラッチ回路５に保持されると同時にＣＰＵ４に対して伝
送される。
とカードコネクタ３との間でデータを授受するためのデ
ータバス等が配設されている。また、カードコネクタ３
にメモリカード１が挿抜されたときに出力される信号は
ラッチ回路５に保持されると同時にＣＰＵ４に対して伝
送される。
次に上記構成からなる接続検出装置の作用を説明する。
ＣＰＵ４はタイマー９からパルスが入力されると、これ
に対してＣＰＵ４はメモリカード１のデータＩＣを読み
出すとともに、ラッチ回路５にメモリカードｌのデータ
ＩＣがラッチされる。次いで、ＣＰＵ４にタイマー９か
ら定期的にパルスガ入力されると、これに対してＣＰＵ
４はメモリカード１から読み出したデータと、ラッチ回
路５のラッチ内容とを入力し、両者を比較する。この比
較の際には、メモリカード１が挿入されていない状態で
は両内容はともに「カード無し」であり、逆に、メモリ
カード１が挿入されている状態では両内容はともに「カ
ード有り」である。そして、カードコネクタ３に挿入さ
れていたメモリカード１が何らかの事情で抜き出される
と、ラッチ回路５の内容は「カード有りＪ、ＣＰＵ４で
読み出した内容は「データ無し」であり、逆に、カード
コネクタ３にメモリカードｌを挿入すると、ラッチ回路
５の内容は「データ無しＪ、ＣＰＵ４で読みだしたデー
タはｉカード有り」である。そして、この比較によって
、メモリカードｌからの信号状−態が「カード有り」か
ら「データ無し」に変化した場合、又は、「データ無し
」から「カード有り」に変化した場合には、ＣＰＵ４は
タイマー９からの定期的をパルスの入力により、再び読
み出したメモリカードｌからのデータと、ランチ回路５
のラッチ内容とを入力して、両者を比較し、データの内
容が初期状態と一致するまでＣＰＵ４は他の処理を中止
した状態になる。
に対してＣＰＵ４はメモリカード１のデータＩＣを読み
出すとともに、ラッチ回路５にメモリカードｌのデータ
ＩＣがラッチされる。次いで、ＣＰＵ４にタイマー９か
ら定期的にパルスガ入力されると、これに対してＣＰＵ
４はメモリカード１から読み出したデータと、ラッチ回
路５のラッチ内容とを入力し、両者を比較する。この比
較の際には、メモリカード１が挿入されていない状態で
は両内容はともに「カード無し」であり、逆に、メモリ
カード１が挿入されている状態では両内容はともに「カ
ード有り」である。そして、カードコネクタ３に挿入さ
れていたメモリカード１が何らかの事情で抜き出される
と、ラッチ回路５の内容は「カード有りＪ、ＣＰＵ４で
読み出した内容は「データ無し」であり、逆に、カード
コネクタ３にメモリカードｌを挿入すると、ラッチ回路
５の内容は「データ無しＪ、ＣＰＵ４で読みだしたデー
タはｉカード有り」である。そして、この比較によって
、メモリカードｌからの信号状−態が「カード有り」か
ら「データ無し」に変化した場合、又は、「データ無し
」から「カード有り」に変化した場合には、ＣＰＵ４は
タイマー９からの定期的をパルスの入力により、再び読
み出したメモリカードｌからのデータと、ランチ回路５
のラッチ内容とを入力して、両者を比較し、データの内
容が初期状態と一致するまでＣＰＵ４は他の処理を中止
した状態になる。
このようにして、端末装置２におけるメモリカード１の
挿抜状態を検出することができ、メモリカード１からの
データに変化があったときには、ＣＰＵ４は初期状態と
一致するまで他の処理を中止するので、データ破壊やプ
ログラムの暴走というような事故を防止することができ
る。
挿抜状態を検出することができ、メモリカード１からの
データに変化があったときには、ＣＰＵ４は初期状態と
一致するまで他の処理を中止するので、データ破壊やプ
ログラムの暴走というような事故を防止することができ
る。
前記したメモリカードｌの挿抜検出の手順を第３図（Ａ
）、（Ｂ）のフローチャートを基にして説明する。第３
図（Ａ）はＣＰＵ４におけるメインルーチンを示すが、
まず、メモリカード１の挿。
）、（Ｂ）のフローチャートを基にして説明する。第３
図（Ａ）はＣＰＵ４におけるメインルーチンを示すが、
まず、メモリカード１の挿。
接状態を検出しく５ＴＥＰ■）、その後割り込みを受け
（ＳＴＥＰ■）、端末装置２において必要な処理を行い
（ＳＴＥＰ■）、適当な周期で５ＴＥＰ■に戻りメモリ
カード１の挿抜状態を再び確認する（Ｓ Ｔ Ｅ Ｐ■
）。５ＴＥＰ■では、第３図（Ｂ）で示すサブルーチン
が実行される。サブルーチンでは、まず、メモリカード
ｌからのデータの内容（「カード有り」又は「データ無
し」）をチェックしく５ＴＥＰ■）、その結果と前回チ
ェックしたデータの初期状態とを比較する（ＳＴＥＰ■
）。５ＴＥＰ■でデータに変化がなかった場合には、再
び、第３図（Ａ）のメインルーチンに戻り、その後の所
要の処理が継続され、以上の手順が反復される。
（ＳＴＥＰ■）、端末装置２において必要な処理を行い
（ＳＴＥＰ■）、適当な周期で５ＴＥＰ■に戻りメモリ
カード１の挿抜状態を再び確認する（Ｓ Ｔ Ｅ Ｐ■
）。５ＴＥＰ■では、第３図（Ｂ）で示すサブルーチン
が実行される。サブルーチンでは、まず、メモリカード
ｌからのデータの内容（「カード有り」又は「データ無
し」）をチェックしく５ＴＥＰ■）、その結果と前回チ
ェックしたデータの初期状態とを比較する（ＳＴＥＰ■
）。５ＴＥＰ■でデータに変化がなかった場合には、再
び、第３図（Ａ）のメインルーチンに戻り、その後の所
要の処理が継続され、以上の手順が反復される。
そして、５ＴＥ）’■でデータの内容が初期状態と変化
があったと判断された場合には、５ＴＥＰ■に移って再
びデータＩＣをチェックし、５ＴＥＰ■で初期状態と比
較する。５ＴＥＰ■の比較の結果、５ＴＥＰ［相］でデ
ータの内容が初期状態と変化があったと判断されると、
５ＴＥＰ■に戻って、初期状態と一致するまで、５ＴＥ
Ｐ■から［相］までの手順が繰り返され、一致したとき
に５ＴＥＰ■に移る。５ＴＥＰ（ｉｌｌでは前回書き込
み、読み出しができなかったデータの処理が行われるこ
とになり、再び、第３図（Ａ）のメインルーチンに戻り
、その後の所要の処理が継続され、以上の手順が反復さ
れる。
があったと判断された場合には、５ＴＥＰ■に移って再
びデータＩＣをチェックし、５ＴＥＰ■で初期状態と比
較する。５ＴＥＰ■の比較の結果、５ＴＥＰ［相］でデ
ータの内容が初期状態と変化があったと判断されると、
５ＴＥＰ■に戻って、初期状態と一致するまで、５ＴＥ
Ｐ■から［相］までの手順が繰り返され、一致したとき
に５ＴＥＰ■に移る。５ＴＥＰ（ｉｌｌでは前回書き込
み、読み出しができなかったデータの処理が行われるこ
とになり、再び、第３図（Ａ）のメインルーチンに戻り
、その後の所要の処理が継続され、以上の手順が反復さ
れる。
なお、本発明のメモリユニット接続検出装置は、ハード
構成によっても、あるいはソフト的にも実現できること
は勿論である。
構成によっても、あるいはソフト的にも実現できること
は勿論である。
以上の説明から明らかなように、本発明によれば、カー
ドの特定番地に書き込んだデータのチェックによりカー
ドの挿抜状態が確認でき、これにより初期状態と変化が
あった場合には、初期状態と一致するまで他の処理が中
止されるので、カードの読み出し又は書き込み中に誤っ
てカードが挿抜されてもデータの破壊やプログラムの暴
走を未然に防止できシステム全体を保全することができ
る。
ドの特定番地に書き込んだデータのチェックによりカー
ドの挿抜状態が確認でき、これにより初期状態と変化が
あった場合には、初期状態と一致するまで他の処理が中
止されるので、カードの読み出し又は書き込み中に誤っ
てカードが挿抜されてもデータの破壊やプログラムの暴
走を未然に防止できシステム全体を保全することができ
る。
図面は本発明に関するメモリユニット接続検出装置の一
実施例を示し、第１図は全体構成を示す回路図、第２図
はメモリカードとカードコネクタとの接続関係を示す説
明図、第３図はメモリカードの挿抜状態を検出する手順
を示すフローチャートである。 （主要部分を示す図面の簡単な説明） １・・メモリカード １ａ・・接続ピンｌｂ・・特
定番地
実施例を示し、第１図は全体構成を示す回路図、第２図
はメモリカードとカードコネクタとの接続関係を示す説
明図、第３図はメモリカードの挿抜状態を検出する手順
を示すフローチャートである。 （主要部分を示す図面の簡単な説明） １・・メモリカード １ａ・・接続ピンｌｂ・・特
定番地
Claims (1)
- データファイル用カードが端末装置に挿抜自在に接続さ
れ、データの読み出し又は書き込みを行うメモリユニッ
ト接続装置において、前記カードの特定番地にカードの
有無を確認するためのデータを書き込むとともに、この
データを定期的に調べ初期状態と変化があったときには
初期状態と一致するまで他の処理を中止する制御手段を
設けたことを特徴とするメモリユニット接続検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62115658A JPS63279344A (ja) | 1987-05-12 | 1987-05-12 | メモリユニット接続検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62115658A JPS63279344A (ja) | 1987-05-12 | 1987-05-12 | メモリユニット接続検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63279344A true JPS63279344A (ja) | 1988-11-16 |
Family
ID=14668095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62115658A Pending JPS63279344A (ja) | 1987-05-12 | 1987-05-12 | メモリユニット接続検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63279344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448369A2 (en) * | 1990-03-22 | 1991-09-25 | Nokia Mobile Phones Ltd. | Control of a card interface for access to an apparatus such as a telephone |
-
1987
- 1987-05-12 JP JP62115658A patent/JPS63279344A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448369A2 (en) * | 1990-03-22 | 1991-09-25 | Nokia Mobile Phones Ltd. | Control of a card interface for access to an apparatus such as a telephone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481932A (ja) | 割込みコントローラ | |
| JPH0259937A (ja) | Ｉｃカード | |
| US5218525A (en) | Method and apparatus for partially running a sequence program for debugging thereof | |
| US5159183A (en) | Ic card | |
| EP1615164A2 (en) | IC card with self-diagnostic function | |
| KR100377608B1 (ko) | 데이터 처리장치 및 데이터 처리방법 | |
| US5293384A (en) | Microprocessor bus interface protocol analyzer | |
| JPH01108653A (ja) | メモリ内容保護回路 | |
| JPS63279344A (ja) | メモリユニット接続検出装置 | |
| US5261083A (en) | Floppy disk controller interface for suppressing false verify cycle errors | |
| JPS63279390A (ja) | 接続検出装置 | |
| JPS63279343A (ja) | メモリユニット接続検出装置 | |
| JPS63279389A (ja) | 接続検出装置 | |
| JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
| CN1328635C (zh) | 数据处理装置 | |
| JPS61213910A (ja) | ノツトレデイ状態表示方式 | |
| JPS6461847A (en) | Dma control circuit | |
| JPH0125095B2 (ja) | ||
| JPH01223586A (ja) | Ｉｃカードテスト方式 | |
| JPH05224999A (ja) | 暴走処理装置 | |
| JPS61226866A (ja) | 基板の自動識別方式 | |
| JPH01250162A (ja) | メモリライト方式 | |
| JPH0410091A (ja) | メモリカートリッジの挿抜検知装置 | |
| JPH01142852A (ja) | 簡易型データ照合装置 | |
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 |