JPH01108653A - メモリ内容保護回路 - Google Patents
メモリ内容保護回路Info
- Publication number
- JPH01108653A JPH01108653A JP62265649A JP26564987A JPH01108653A JP H01108653 A JPH01108653 A JP H01108653A JP 62265649 A JP62265649 A JP 62265649A JP 26564987 A JP26564987 A JP 26564987A JP H01108653 A JPH01108653 A JP H01108653A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- terminal
- latch
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 80
- 238000001514 detection method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 101000941450 Lasioglossum laticeps Lasioglossin-1 Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ内容保護回路に関し、特に書替え可能な
メモリの記憶内容が書込み側の暴走などの異状によって
破壊されるのを防止するメモリ内容保護回路に関する。
メモリの記憶内容が書込み側の暴走などの異状によって
破壊されるのを防止するメモリ内容保護回路に関する。
電子装置のどにRAMや書替え可能なROM(EEFR
OM)のような書替え可能なメモリが広く使われている
。
OM)のような書替え可能なメモリが広く使われている
。
書替え可能なメモリにデータを書込むCPUなどが暴走
するとメモリの記憶内容が破壊される恐れがある。
するとメモリの記憶内容が破壊される恐れがある。
このような書込み側の暴走に対し、従来、書替え可能な
メモリは同等保護されていなかった。
メモリは同等保護されていなかった。
本発明の目的は、書替え可能なメモリの記憶内容が書込
み側の暴走により破壊されるのを防止するメモリ内容保
護回路を提供することにある。
み側の暴走により破壊されるのを防止するメモリ内容保
護回路を提供することにある。
本発明のメモリ内容保護回路は、書込みデータの中のあ
らかじめ定めた第1のデータを検出する第1のデコーダ
と、前記書込みデータのアドレスデータの中のあらかじ
め定めた第2のデータを検出する第2のデコーダと、こ
の第2のデコーダの検出出力および書込み指示信号が共
にあるとき前記第1のデコーダの検出出力をラッチし、
ラッチ内容により前記書込みデータを書込むメモリの書
込みの可・不可を制御するラッチとを備えて構成される
。
らかじめ定めた第1のデータを検出する第1のデコーダ
と、前記書込みデータのアドレスデータの中のあらかじ
め定めた第2のデータを検出する第2のデコーダと、こ
の第2のデコーダの検出出力および書込み指示信号が共
にあるとき前記第1のデコーダの検出出力をラッチし、
ラッチ内容により前記書込みデータを書込むメモリの書
込みの可・不可を制御するラッチとを備えて構成される
。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第1図は、本発明のメモリ内容保護回路の第1の実施例
を示すブロック図である。
を示すブロック図である。
この第1の実施例は、デコーダ1.デコーダ2、NOR
回路3.ラッチ4およびOR回路5を備えて構成されて
いる。
回路3.ラッチ4およびOR回路5を備えて構成されて
いる。
11は第1の実施例によって保護されるメモリである。
端子りはデータバス13に接続され、端子Aはアドレス
14に接続されている。端子で百が0″のとき動作し、
端子Wπが“0 ++であればデータバス13から入力
するデータをアドレスバス14から入力するデータのア
ドレスに書込み、端子π罫が“0″であればアドレスバ
ス14から入力するデータのアドレスの記憶内容をデー
タバス13に読出す。
14に接続されている。端子で百が0″のとき動作し、
端子Wπが“0 ++であればデータバス13から入力
するデータをアドレスバス14から入力するデータのア
ドレスに書込み、端子π罫が“0″であればアドレスバ
ス14から入力するデータのアドレスの記憶内容をデー
タバス13に読出す。
12はメモリ11にデータを書込んだり読出したりする
CPUである。端子りはデータバス13に、端子Aはア
ドレスバス14に、それぞれ接続されている。書込み時
には端子Wπを“′O”にし、読出し時には端子百■を
O”にする。
CPUである。端子りはデータバス13に、端子Aはア
ドレスバス14に、それぞれ接続されている。書込み時
には端子Wπを“′O”にし、読出し時には端子百■を
O”にする。
デコーダ1は、データバス13からデータDA工が入力
すると出力端子OUTを“0″にする。
すると出力端子OUTを“0″にする。
デコーダ2は、アドレスバス14から入力するデータが
メモリ11のアドレスデータであると端子C81を“0
″にし、更に、このデータがAD工であると端子C82
を0′′にする。NOR回路3の2入力端子は、デコー
ダ2の端子C82およびCPU12の端子Hに接続され
ている。
メモリ11のアドレスデータであると端子C81を“0
″にし、更に、このデータがAD工であると端子C82
を0′′にする。NOR回路3の2入力端子は、デコー
ダ2の端子C82およびCPU12の端子Hに接続され
ている。
ラッチ4のクロック端子CはNOR回路3の出力端子に
接続され、入力端子りはデコーダ1の出力端子OUTに
接続されている。OR回路5の一方の入力端子はラッチ
4の出力端子Qに接続され、他方の入力端子はCPU1
2の端子Wπに接続される。メモリ11の端子酉はデコ
ーダ2の端子C8Iに接続され、端子WπはOR回路5
の出力端子に接続され、端子■はC!PU12の端子π
lに接続される。
接続され、入力端子りはデコーダ1の出力端子OUTに
接続されている。OR回路5の一方の入力端子はラッチ
4の出力端子Qに接続され、他方の入力端子はCPU1
2の端子Wπに接続される。メモリ11の端子酉はデコ
ーダ2の端子C8Iに接続され、端子WπはOR回路5
の出力端子に接続され、端子■はC!PU12の端子π
lに接続される。
CPU12がメモリ11に書込むべき一連のデータの先
頭データをデータDAIにし、この先頭データのアドレ
スデータをデータADIにしておく。また、末尾データ
をデータDAIとは異るデータにし、この末尾データの
アドレスデータをデータADIにしておく。
頭データをデータDAIにし、この先頭データのアドレ
スデータをデータADIにしておく。また、末尾データ
をデータDAIとは異るデータにし、この末尾データの
アドレスデータをデータADIにしておく。
CPU12のメモリ11への書込みの先頭で、データバ
ス13からデコーダlにデータDAIが入力してデコー
ダ1の出力端子OUTが“0′″になり、アドレスバス
14からデコーダ2にデータADIが入力してデコーダ
2の端子C82が“O“になる。このときCPU12の
端子WπはIf 011であるので、NOR回路3が“
′l″を出力し、ラッチ4は“0″をラッチして出力端
子Qを“0′”にし、OR回路5は“0°”を出力する
。また、書込み完了までデコーダ2の端子C81はII
011になっている。以上のようにしてメモリ11の
端子■、Wπが“0″になるので、メモリ11は書込み
可能となる。
ス13からデコーダlにデータDAIが入力してデコー
ダ1の出力端子OUTが“0′″になり、アドレスバス
14からデコーダ2にデータADIが入力してデコーダ
2の端子C82が“O“になる。このときCPU12の
端子WπはIf 011であるので、NOR回路3が“
′l″を出力し、ラッチ4は“0″をラッチして出力端
子Qを“0′”にし、OR回路5は“0°”を出力する
。また、書込み完了までデコーダ2の端子C81はII
011になっている。以上のようにしてメモリ11の
端子■、Wπが“0″になるので、メモリ11は書込み
可能となる。
書込みの末尾では、デコーダ1の入力はデータDAIと
異り、デコーダ2への入力はデータAD■となるので、
ラッチ4はLL I nをラッチし、OR回路5が1′
″を出力してメモリ11は書込み不可になる。
異り、デコーダ2への入力はデータAD■となるので、
ラッチ4はLL I nをラッチし、OR回路5が1′
″を出力してメモリ11は書込み不可になる。
以上説明したように第1図に示す実施例は、CPU12
が出力する書込み指示信号(端子Wπの状態)をOR回
路5でゲートしてからメモリ11の端子Wπに入力する
ことにより、メモリ11の書込みの可・不可をラッチ4
のラッチ内容で制御−6−\・ している。
が出力する書込み指示信号(端子Wπの状態)をOR回
路5でゲートしてからメモリ11の端子Wπに入力する
ことにより、メモリ11の書込みの可・不可をラッチ4
のラッチ内容で制御−6−\・ している。
CPU12が暴走してもデータバス13のデータがDA
Iになり、同時にアドレスバス14のデータがADIに
なる可能性は少ないので、CPU12が暴走してもラッ
チ4の出力端子Qが°O′”になる可能性は少なく、こ
の暴走によりメモリ11に誤って書込みが行われる可能
性は少く、メモリ11の記憶内容をCPU12の暴走か
ら保護できる。
Iになり、同時にアドレスバス14のデータがADIに
なる可能性は少ないので、CPU12が暴走してもラッ
チ4の出力端子Qが°O′”になる可能性は少なく、こ
の暴走によりメモリ11に誤って書込みが行われる可能
性は少く、メモリ11の記憶内容をCPU12の暴走か
ら保護できる。
第2図は、本発明のメモリ内容保護回路の第2の実施例
を示すブロック図である。
を示すブロック図である。
この第2の実施例は、第1図に示す実施例からOR回路
5を取除き、ラッチ4の出力端子QおよびCPU12の
端子π■に2入力端子が接続されたAND回路6と、A
ND回路6の出力端子およびデコーダ2の端子C8Iに
2入力端子が接続されメモリ11の端子■に出力端子が
接続されたOR回路7とを付加して構成されている。メ
モリ11の端子WπはCPU12の端子Wπに接続する
。
5を取除き、ラッチ4の出力端子QおよびCPU12の
端子π■に2入力端子が接続されたAND回路6と、A
ND回路6の出力端子およびデコーダ2の端子C8Iに
2入力端子が接続されメモリ11の端子■に出力端子が
接続されたOR回路7とを付加して構成されている。メ
モリ11の端子WπはCPU12の端子Wπに接続する
。
ラッチ4が書込みの先頭で“O″をラッチし、末尾で1
°”をラッチすることは、第1図に示す実施例における
と同様である。書込み中、AND回路6の出力が“0”
になり、OR回路7の出力も“0パになるので、メモリ
11は書込み可となる。書込みの末尾では、C!PU1
2の端子π■は“1°であるから、AND回路6が“1
°”を出力し、OR回路7が“1”を出力するので、メ
モリ11は書込み不可になる。読出し時には、CPU1
2の端子π■がII OIIになるので、AND回路6
はラッチ4のラッチ内容に無関係に“0″を出力し、O
R回路7はデコーダ2の端子cs1の状態をそのままメ
モリ11の端子で百へ出力し、メモリ11は読出し可に
なる。
°”をラッチすることは、第1図に示す実施例における
と同様である。書込み中、AND回路6の出力が“0”
になり、OR回路7の出力も“0パになるので、メモリ
11は書込み可となる。書込みの末尾では、C!PU1
2の端子π■は“1°であるから、AND回路6が“1
°”を出力し、OR回路7が“1”を出力するので、メ
モリ11は書込み不可になる。読出し時には、CPU1
2の端子π■がII OIIになるので、AND回路6
はラッチ4のラッチ内容に無関係に“0″を出力し、O
R回路7はデコーダ2の端子cs1の状態をそのままメ
モリ11の端子で百へ出力し、メモリ11は読出し可に
なる。
以上説明したように第2図に示す実施例は、デコーダ2
が出力するチップセレクト信号(端子C8Iの状態)を
OR回路7でゲートしてからメモリ11の端子■に入力
することにより、メモリ11の書込み可・不可をラッチ
4のラッチ内容で制御している。
が出力するチップセレクト信号(端子C8Iの状態)を
OR回路7でゲートしてからメモリ11の端子■に入力
することにより、メモリ11の書込み可・不可をラッチ
4のラッチ内容で制御している。
CPU12の暴走によりラッチ4の出力端子Qが0゛に
なる可能性が少いのは第1図に示す実施例におけると同
じであり、この暴走によってもCPU12の端子Wπ、
π下が共に“0″′になることはないと考えてよいから
、メモリ11の端子σに、Wπが共にII OIIにな
る可能性は少く、メモリ11の記憶内容をCPU12の
暴走から保護できる。
なる可能性が少いのは第1図に示す実施例におけると同
じであり、この暴走によってもCPU12の端子Wπ、
π下が共に“0″′になることはないと考えてよいから
、メモリ11の端子σに、Wπが共にII OIIにな
る可能性は少く、メモリ11の記憶内容をCPU12の
暴走から保護できる。
第3図は、本発明のメモリ内容保護回路の第3の実施例
を示すブロック図である。
を示すブロック図である。
15はこの第3の実施例によって保護されるシリアル入
出力型のメモリであり、端子で瓦が0′″のとき動作し
、書込み指示信号、読出し指示信号、アドレスデータ、
書込みデータをシリアルデータとしてシリアル端子Sか
ら入力し、読出しデータをシリアルデータとしてシリア
ル端子Sから出力し、シリアルクロック端子SCから入
力するシリアルクロックで動作する。
出力型のメモリであり、端子で瓦が0′″のとき動作し
、書込み指示信号、読出し指示信号、アドレスデータ、
書込みデータをシリアルデータとしてシリアル端子Sか
ら入力し、読出しデータをシリアルデータとしてシリア
ル端子Sから出力し、シリアルクロック端子SCから入
力するシリアルクロックで動作する。
CPU16はメモリ15にデータを書込んだり読出した
りするCPUであり、第1図におけるCPU12と同様
な端子Wπ、RD、D、Aのほかに、メモリ15ヘシリ
アルクロツクを出力するシリアルクロック端子SCと、
メモリ15とシリアルデータをやりとりするシリアル端
子Sとをもっている。
りするCPUであり、第1図におけるCPU12と同様
な端子Wπ、RD、D、Aのほかに、メモリ15ヘシリ
アルクロツクを出力するシリアルクロック端子SCと、
メモリ15とシリアルデータをやりとりするシリアル端
子Sとをもっている。
第3図に示す実施例は、第」図に示す実施例におけるデ
コーダ2を端子C81のないデコーダ17に置換え、O
R回路5を除去し、ラッチ4の出力端子Qをメモリ15
の端子−03−に接続して構成されている。
コーダ2を端子C81のないデコーダ17に置換え、O
R回路5を除去し、ラッチ4の出力端子Qをメモリ15
の端子−03−に接続して構成されている。
ラッチ4のラッチ内容によってメモリ15の端子で不”
の状態を制御することによりメモリ15の書込みの可・
不可を制御すること、および、この制御によりメモリ1
5の記憶内容をCPU16の暴走から保護できることは
第2図に示す実施例におけると同じである。
の状態を制御することによりメモリ15の書込みの可・
不可を制御すること、および、この制御によりメモリ1
5の記憶内容をCPU16の暴走から保護できることは
第2図に示す実施例におけると同じである。
第4図は、本発明のメモリ内容保護回路の第4の実施例
を示すブロック図である。
を示すブロック図である。
この第4の実施例もCPU16により書込み。
読出しが行なわれるシリアル入出力型のメモリー1\p
− 18を保護するものであり、第3図に示す実施例に、ラ
ッチ4の出力端干すおよびCPU16のシリアルクロッ
ク端子SCに2入力端子が接続されメモリ18のシリア
ルクロック端子SCに出力端子が接続されたAND回路
8を付加して構成されている。なお、メモリ18は端子
■のない型のものである。
− 18を保護するものであり、第3図に示す実施例に、ラ
ッチ4の出力端干すおよびCPU16のシリアルクロッ
ク端子SCに2入力端子が接続されメモリ18のシリア
ルクロック端子SCに出力端子が接続されたAND回路
8を付加して構成されている。なお、メモリ18は端子
■のない型のものである。
第1図に示す実施例の説明で既に述べたように、書込み
の先頭でラッチ4の出力端子Qが“OIIになるので、
出力端干すが“1″になり、その結果、AND[18が
メモリ18ヘシリアルクロツクを出力し、メモリ18は
入出力可となる。書込みの末尾ではラッチ4の出力端子
寛がパ0°′になるので、AND回路8はシリアルクロ
ックを出力せず、メモリ18は入出力不可になる。
の先頭でラッチ4の出力端子Qが“OIIになるので、
出力端干すが“1″になり、その結果、AND[18が
メモリ18ヘシリアルクロツクを出力し、メモリ18は
入出力可となる。書込みの末尾ではラッチ4の出力端子
寛がパ0°′になるので、AND回路8はシリアルクロ
ックを出力せず、メモリ18は入出力不可になる。
以上説明したように第4図に示す実施例は、CPU16
が出力するシリアルクロックをAND回路8でゲートし
てからメモリ18に入力することにより、メモリ18の
入出力の可・不可をラッチ4のラッチ内容で制御してい
る。この制御によりメモリ18の記憶内容をCPU16
の暴走から保護できることは第1図に示す実施例におけ
ると同じである。
が出力するシリアルクロックをAND回路8でゲートし
てからメモリ18に入力することにより、メモリ18の
入出力の可・不可をラッチ4のラッチ内容で制御してい
る。この制御によりメモリ18の記憶内容をCPU16
の暴走から保護できることは第1図に示す実施例におけ
ると同じである。
第5図は、本発明のメモリ内容保護回路の第5の実施例
を示すブロック図である。
を示すブロック図である。
この第5の実施例は、第1図に示す実施例にタイマ9を
付加して構成されている。タイマ9は、NOR回路3が
1″を出力するとスタートし、一定時間経過するとラッ
チ4をセットしてラッチ4の出力端子Qを“1°′にす
る。この経過時間は、CPU12がメモリ11に書込む
一連のデータの最長継続時間よりやや長くなるように設
定する。
付加して構成されている。タイマ9は、NOR回路3が
1″を出力するとスタートし、一定時間経過するとラッ
チ4をセットしてラッチ4の出力端子Qを“1°′にす
る。この経過時間は、CPU12がメモリ11に書込む
一連のデータの最長継続時間よりやや長くなるように設
定する。
CPU12がメモリ11に書込みを始めたとき、NOR
回路3が“l″を出力するのでタイマ9がスタートする
。書込みが完了するとラッチ4の出力端子Qが“1″に
なり、その後にタイマ9がメモリ4をセットするが、こ
のときラッチ4は既にセットされている。したがって、
CPU12が正常に動作していれば、第5図に示す実施
例は第1図に示す実施例と同様に動作する。
回路3が“l″を出力するのでタイマ9がスタートする
。書込みが完了するとラッチ4の出力端子Qが“1″に
なり、その後にタイマ9がメモリ4をセットするが、こ
のときラッチ4は既にセットされている。したがって、
CPU12が正常に動作していれば、第5図に示す実施
例は第1図に示す実施例と同様に動作する。
メモリ11への書込みが正常に開始され、一連の書込み
が完了する前にCPU12が暴走すると、それ以降誤っ
た書込が行われる可能性がある。しかし、書込み開始後
一定時間経過するとタイマ9カラツチ4をセットするの
で、それ以降メモリ11の書込は不可になり、メモリ1
1の記憶内容のそれ以上の破壊は防止される。
が完了する前にCPU12が暴走すると、それ以降誤っ
た書込が行われる可能性がある。しかし、書込み開始後
一定時間経過するとタイマ9カラツチ4をセットするの
で、それ以降メモリ11の書込は不可になり、メモリ1
1の記憶内容のそれ以上の破壊は防止される。
以上説明したように第5図に示す実施例は、正常に書込
みが開始され、書込みの継続中にCPU12が暴走して
も、この暴走によるメモリ11の記憶内容の破壊を少く
できる効果がある。
みが開始され、書込みの継続中にCPU12が暴走して
も、この暴走によるメモリ11の記憶内容の破壊を少く
できる効果がある。
第2図に示す実施例、第3図に示す実施例、あるいは第
4図に示す実施も、第5図に示す実施例におけると同様
にタイマ9を付加すれば、同じ効果が得られる。
4図に示す実施も、第5図に示す実施例におけると同様
にタイマ9を付加すれば、同じ効果が得られる。
以上詳細に説明したように本発明のメモリ内容保護回路
は、特定のアドレスデータADIをもった特定の書込み
データDAIを検出すると以降メモリの書込を可にし、
アドレスデータADIをもちデータDAIとは異なるデ
ータを検出すると以降メモリの書込みを不可するように
構成されているので、メモリに書込む一連のデータの先
頭データをデータDAI、そのアドレスデータをデータ
ADIにし、末尾データをデータDAIと異なったデー
タにし、そのアドレスデータをデータAD工にすること
により、メモリの記憶内容が書込み側の暴走などの異状
によって破壊されるのを防止できる効果がある。
は、特定のアドレスデータADIをもった特定の書込み
データDAIを検出すると以降メモリの書込を可にし、
アドレスデータADIをもちデータDAIとは異なるデ
ータを検出すると以降メモリの書込みを不可するように
構成されているので、メモリに書込む一連のデータの先
頭データをデータDAI、そのアドレスデータをデータ
ADIにし、末尾データをデータDAIと異なったデー
タにし、そのアドレスデータをデータAD工にすること
により、メモリの記憶内容が書込み側の暴走などの異状
によって破壊されるのを防止できる効果がある。
第1図は、本発明のメモリ内容保護回路の第1の実施例
を示すブロック図、 第2図〜第5図は同じく第2〜第5の実施例をそれぞれ
示すブロック図である。 1.2.17・・・・・・デコーダ、3・・・・・・N
OR回路、4・・・・・・ラッチ、5,7・・・・・・
OR回路、6,8・・・・・・AND回路、9・・・・
・・タイマ、11,15.18・・・・・・メモリ、1
2.1’6・・・・・・CPU、13・・・・・・デー
タバス、14・・・・・・アドレスバス。 代理人 弁理士 内 原 音 第3図 第4図
を示すブロック図、 第2図〜第5図は同じく第2〜第5の実施例をそれぞれ
示すブロック図である。 1.2.17・・・・・・デコーダ、3・・・・・・N
OR回路、4・・・・・・ラッチ、5,7・・・・・・
OR回路、6,8・・・・・・AND回路、9・・・・
・・タイマ、11,15.18・・・・・・メモリ、1
2.1’6・・・・・・CPU、13・・・・・・デー
タバス、14・・・・・・アドレスバス。 代理人 弁理士 内 原 音 第3図 第4図
Claims (2)
- (1)書込みデータの中のあらかじめ定めた第1のデー
タを検出する第1のデコーダと、 前記書込みデータのアドレスデータの中のあらかじめ定
めた第2のデータを検出する第2のデコーダと、 この第2のデコーダの検出出力および書込み指示信号が
共にあるとき前記第1のデコーダの検出出力をラッチし
、ラッチ内容により前記書込みデータを書込むメモリの
書込みの可・不可を制御するラッチと、 を備えたことを特徴とするメモリ内容保護回路。 - (2)ラッチが第1のデコーダの検出出力をラッチして
からあらかじめ定めた時間経過後に前記ラッチをラッチ
前の状態に戻すタイマを含む特許請求の範囲第1項記載
のメモリ内容保護回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62265649A JPH01108653A (ja) | 1987-10-20 | 1987-10-20 | メモリ内容保護回路 |
US07/260,108 US4897819A (en) | 1987-10-20 | 1988-10-20 | Memory protection circuit |
GB8824598A GB2211327B (en) | 1987-10-20 | 1988-10-20 | Memory protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62265649A JPH01108653A (ja) | 1987-10-20 | 1987-10-20 | メモリ内容保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01108653A true JPH01108653A (ja) | 1989-04-25 |
Family
ID=17420070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62265649A Pending JPH01108653A (ja) | 1987-10-20 | 1987-10-20 | メモリ内容保護回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4897819A (ja) |
JP (1) | JPH01108653A (ja) |
GB (1) | GB2211327B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0335382A (ja) * | 1989-06-30 | 1991-02-15 | Toshiba Corp | 携帯可能電子装置 |
JPH08101798A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | バックアップデータ保護回路 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2222899B (en) * | 1988-08-31 | 1993-04-14 | Anthony Morris Rose | Securing a computer against undesired write operations or from a mass storage device |
KR0146067B1 (ko) * | 1990-03-09 | 1998-09-15 | 문정환 | 롬 데이타 보호방법 및 장치 |
JPH04205043A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5305277A (en) * | 1991-04-24 | 1994-04-19 | International Business Machines Corporation | Data processing apparatus having address decoder supporting wide range of operational frequencies |
US5406516A (en) * | 1992-01-17 | 1995-04-11 | Sharp Kabushiki Kaisha | Semiconductor memory device |
US5889698A (en) * | 1995-01-31 | 1999-03-30 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US5973968A (en) * | 1998-04-30 | 1999-10-26 | Medtronic, Inc. | Apparatus and method for write protecting a programmable memory |
JP3076309B2 (ja) * | 1998-09-17 | 2000-08-14 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
US7788438B2 (en) | 2006-10-13 | 2010-08-31 | Macronix International Co., Ltd. | Multi-input/output serial peripheral interface and method for data transmission |
KR20150078857A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 메모리 보호회로 및 이를 포함하는 액정표시장치 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4388695A (en) * | 1980-02-21 | 1983-06-14 | Timeplex, Inc. | Hardware memory write lock circuit |
US4739497A (en) * | 1981-05-29 | 1988-04-19 | Hitachi, Ltd. | Semiconductor memory |
-
1987
- 1987-10-20 JP JP62265649A patent/JPH01108653A/ja active Pending
-
1988
- 1988-10-20 GB GB8824598A patent/GB2211327B/en not_active Expired - Fee Related
- 1988-10-20 US US07/260,108 patent/US4897819A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0335382A (ja) * | 1989-06-30 | 1991-02-15 | Toshiba Corp | 携帯可能電子装置 |
JPH08101798A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | バックアップデータ保護回路 |
Also Published As
Publication number | Publication date |
---|---|
GB2211327A (en) | 1989-06-28 |
GB8824598D0 (en) | 1988-11-23 |
GB2211327B (en) | 1992-04-29 |
US4897819A (en) | 1990-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01108653A (ja) | メモリ内容保護回路 | |
JPS63221446A (ja) | 不揮発性メモリ保護装置及び方法 | |
EP1271326A2 (en) | Write protect method | |
JPH0778231A (ja) | メモリカード | |
JP2751822B2 (ja) | Fifoメモリ装置のメモリ制御方法 | |
JPS623520B2 (ja) | ||
JP2600376B2 (ja) | メモリ制御装置 | |
JPS6341962A (ja) | プログラム制御装置 | |
JPS62286143A (ja) | 半導体記憶装置 | |
JP3518012B2 (ja) | 外部固体記憶装置 | |
JPH02224138A (ja) | 情報処理装置の再開方式 | |
JPS6041148A (ja) | 記憶保護方式 | |
JPH06149682A (ja) | メモリデータ保護回路 | |
JPS60549A (ja) | メモリ試験方式 | |
JP2000207235A (ja) | 情報処理装置 | |
JPH05241900A (ja) | コンピュータのプログラム動作確認方式 | |
JPH04167157A (ja) | メモリカード制御方式 | |
JPS63278156A (ja) | メモリ書込制御回路 | |
JPS63200254A (ja) | メモリ書込制御回路 | |
JPS62192835A (ja) | 電子機器のメモリ回路 | |
JPH02187843A (ja) | データ保持型メモリ装置 | |
JPS59125453A (ja) | リトライ方式 | |
JPS6261977B2 (ja) | ||
JPS62168241A (ja) | マイクロプログラム制御装置 | |
JPH05265786A (ja) | パリティチェック回路 |