JPH0410091A - メモリカートリッジの挿抜検知装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は挿抜検知装置に係り、特に制御情報が格納され
たメモリカートリッジを挿抜するときに所定の電源供給
をする電源供給装置に関する。

（従来の技術） 例えば、印字出力に関する情報を格納するメモリカート
リッジをプリンタ・コントローラに装着することによっ
て、印刷条件が設定され印字出力できるプリンタ装置が
ある。

このプリンタ装置は、メモリカートリッジ内に印字で使
用するフォントを格納しておき、電源供給装置を持つプ
リンタ・コントローラにそのメモリカートリッジを装着
してフォント情報を入力させることによって格納されて
いる前記フォントで印字出力することができる。

従って前記プリンタ装置は、異なるフォントを個々に格
納する数種類のメモリカートリッジを交換して装着する
ことによって、前記プリンタ・コントローラに数種類の
印刷条件が即時設定され出力することができる。しかし
、このプリンタ装置は、メモリカートリッジがコネクタ
に挿入されたことが検知されると、すぐに前記メモリカ
ートリッジに電源が供給される。

（発明が解決しようとしている課題） 前述したように、前記プリンタ装置は、メモリカートリ
ッジが挿入途中であっても、検知されると電源が供給さ
れる。従って、前記メモリカートリッジとコネクタ端子
の接点が不安定に接続され、チャタリングが発生してい
た。前記メモリカートリッジがバッテリーを内蔵して、
データのバックアップされているＲＡＭメモリを搭載す
るものであれば、チャタリングするＴｚＲが投入された
際に、前記データを破壊された。

そこで本発明は、メモリカートリッジが確実に挿入され
て、コネクタ端子との接続状態が安定したことを検知し
て、前記メモリカートリッジに電源が供給できる挿抜検
知装置を提供することを目的とする。

（課題を解決するための手段） 本発明は上記目的を達成するために、種々の制御情報を
格納したメモリカートリッジと、前記メモリカートリッ
ジがコネクタに挿抜されたことを検知する挿抜検知手段
と、前記挿抜検知手段からの挿抜検知信号を読み込む制
御手段と、前記挿抜検知手段が瞬時的なノイズを除去し
得る所定長の第１フィルタリング時間を持って前記メモ
リカートリッジ挿入を検知し、且つ前記第１フィルタリ
ング時間より短時間の第２フィルタリング時間を持って
前記メモリカートリッジの抜去検知を行うことを特徴と
するメモリカートリッジの挿抜検知装置を提供すること
ができる。

（作用） 以上のような構成によると、本発明の挿抜検知装置は、
メモリカートリッジが確実に挿入されて、コネクタ端子
との接続状態が安定したことを検知して、前記メモリカ
ートリッジに電源が供給することができる。

（実施例） 第１図は、本発明の電源供給装置の一実施例としてのプ
リンタコントローラの構成を示すブロック図である。

このプリンタコントローラは、ホストコンピュータ（図
示せず）から転送されるコード化データを受信して、用
紙に画像情報を印字するための制御を行うプリンタコン
トローラ主制御部（以下、主制御部と略す）１と、プリ
ンタ本体に対して挿抜することが可能でフォント等の情
報データが格納されたメモリカートリッジ２と、このメ
モリカートリッジ２の情報データの朧み書きを行うメモ
リカートリッジ・ドライバ（以下、ＭＣＤと略す）３と
で構成される。

前記主制御部１は、前記のホストコンピュータから受信
したコード化データを読み取って、用紙に画像情報を印
字するための処理に加え、前記ＭＣＤ３からのサービス
要求信号（前記ＭＣＤ３が前記メモリカートリッジの挿
抜を検出した時に、及び前記ＭＣＤ３が異常状態になっ
た時に後述するアサートにする信号）を検知したとき、
予め設定された命令を前記ＭＣＤ３に転送する。前記Ｍ
ＣＤ３は、その命令に従った処理を実行する。

次に前記ＭＣＤ３の構成は、ＭＣＤ制御部４と前記主制
御部１との間に、Ｉｌｏを制御したり、データを転送す
るアドレス／データバスラによって、通信制御ポート６
と通信データポート７サービス要求信号出力ポート８と
がそれぞれ接続されている。

またカートリッジ・コネクタ９と前記ＭＣＤ制御部４と
の間に前記アドレス／データバス５によって、カートリ
ッジ・データ／アドレスポート１０とカートリッジ挿抜
検知ポート１１とカートリッジ電源供給ポート１２とカ
ートリッジ種類検知ポート１３とがそれぞれ接続されて
いる。

前記ＭＣＤ制御部４は、前記主制御部１との通信制御、
前記主制御部１からの命令解析と命令実行、前記メモリ
カートリッジ２の挿抜検知およびメモリカートリッジ２
への電源のオン／オフ制御を行なっている。

次に通信制御ポート６は、前記主制御部１とのデータ通
信において、データ送受信に伴うハンドシェイクを実行
するための一手段であり、前記ＭＣＤ制御部４内のＣＰ
Ｕ４ａ　（第３図）により制御される。

そして前記通信データポート７は、前記主制御部１との
データ通信におけるデータ送受信手段である。つまり前
記ＭＣＤ３が前記主制御部１から受信するのは、命令（
コマンド）と、その命令に付加するデータ、そして前記
ＭＣＤ３が前記主制御部１へ送信するのは、前記メモリ
カートリッジ２内のデータと、前記ＭＣＤ３の状態を示
すスティタスである。

前記ＣＰＵ４ａは、前記通信制御ポート６と前記通信デ
ータポート７をアクセスすることにより、前記主制御部
１からの前記コマンド／データの入力、または、前記主
制御部１への前記データ／スティタスの出力を実行する
ことができる。

またサービス要求信号出力ポート８は、前記主制御部１
へ、前記サービス要求信号を送信する手段である。前記
カートリッジ・データ／アドレスポート１０は、挿抜て
きる前記メモリカートリッジ２と、前記ＣＰＵ４ａとの
データ転送のための入出力手段である。そして前記ＣＰ
Ｕ４ａは、前記主制御部１から受信したデータを前記メ
モリカートリッジ２に書き込んだり、前記メモリカート
リッジ２から読みだしたデータを前記主制御部１へ送信
するときに、それぞれこのサービス要求信号出力ポート
８を選択する。

そして前記カートリッジ挿抜検知ポート３３は、前記メ
モリカートリッジ２の挿抜を検知する手段である。前記
カートリッジ電源供給ポート１２は、メモリカートリッ
ジ２への電源を供給する手段である。前記カートリッジ
種類検知ポート１３は、前記メモリカートリッジ２に内
蔵されているメモリ媒体の種類（ＲＯＭ４ｂ、ＲＡＭ４
　ｃなど）を検知するための手段である。

また前記カートリッジ・コネクタ９は、前記メモリカー
トリッジ２を挿入するコネクタである。

第２図は前記メモリカートリッジ２のデータ記憶構成を
示す。

前記メモリカートリッジ２はＲＡＭ、またはＲＯＭでな
るメモリ２ａを内蔵しデータとしてフォント他の情報を
格納した前記ＭＣＤ３本体１対して、脱芒可能なカート
リッジで、メモリの先頭アドレスＡＤから所定長のＩＤ
番号（ＦＯＮＴ）が格納されている。すなわち、先頭ア
ドレスＡＤにはコード「４６」の“Ｆ“が格納され、次
アドレスへ順次にコードｒ５１ｈＪ、ｒ４ｅｈＪ、ｒ５
４ｈＪが格納されている。

第３図に前記ＭＣＤ制御部４の構成を示し説明する。

前記ＭＣＤ制御部４の構成は、後述するプログラムＲＯ
Ｍ４ｂに格納されたプログラムにより前記ＭＣＤ３の制
御を行なうＣＰＵ４ａと、前記ＣＰＵ４ａが前記ＭＣＤ
３を制御するためのプログラムを格納するプログラムＲ
ＯＭ４ｂと、前記プログラムＲＯＭ４ｂに格納されたプ
ログラムで使用するエリアを確保するワークＲＡＭ４　
Ｃとで構成され、それぞれが前記アドレス／データバス
５に接続してそれぞれのポートにデータを転送している
。

次に第４図は前記ワークＲＡＭ４　Ｃの構成を示し詳細
に説明する。

前記ワークＲＡＭ４Ｃのファイルｔ＋Ｉｌ’ｒ成は、起
動タイマ（ＣＤＴ　ＩＭＥＲ）４　ｄ、電源安定タイマ
（ＶＤＴ　ＩＭＥＲ）４　ｅ、挿抜記憶手段（ＣＡＲＤ
ＳＴＴＳ）４　ｆ、ＩＤ確認記憶手段（ＣＡＲＤＩＤＳ
ＴＴＳ）４ｇ、メモリ媒体記憶手段（ＭＥＭＯＳＴＴＳ
）４ｈ、電源供給判定記憶手段（ＶＣＣＲＥＱ）４　ｉ
、読み書き判定記憶手段（ＶＣＣＲＤＹ）４　ｊ、格納
記憶手段（ＣＮＣＴＦＬＡＧ）４ｋ及びＩＤ登録記憶手
段（ＩＤＮＵＭ）４ｍによって構成されている。

前記起動タイマ（ＣＤＴＩＭＥＲ）４ｄは、前記ＣＰＵ
４ａが前記カートリッジ挿抜検知ポート１１を読むこと
により、前記メモリカートリッジ２の挿入開始が検知さ
れて接続状態が安定するのを待つための計数手段である
。前記起動タイマ４ｄは、前記ＣＰＵ４ａが前記メモリ
カートリッジ２の挿入開始を検知してから起動を開始す
る。この計数手段が５００１１１ｓｅｃを計数するまで
の間に接続状態が変化しなかったら安定したと判断して
、前記電源供給判定記憶手段４１をアサートして、前記
メモリカートリッジ２に電源を供給する。ここで、前記
アサートとは有効にすることで、無効にすることをネゲ
ートとする。

前記電源安定タイｖ　（ＶＤＴ　ＩＭＥＲ）４　ｅは、
前記ＣＰＵ４ａが、前記メモリカートリッジに電源を供
給してから電圧が安定するのを待つだめの計数手段であ
る。電源安定タイマ４ｅは、前記ＣＰＵ４ａが前記電源
供給判定記憶手段４１のアサートを検知したとき起動を
開始する。この計数手段が１　ｏ　ｏ　ｍ５ｅｃ後に前
記読み書き判定記憶手段４ｊをアサートして、前記メモ
リカートリッジ２を前記ＣＰＵ４ａが正しく読み書き出
来る状態にする。

前記挿抜記憶手段（ＣＡＲＤＳＴＴＳ）４　ｆは、前記
ＣＰ０４ｇが前記メモリカートリッジ２の前記カートリ
ッジ・コネクタ９への挿抜状態を格納するための記憶手
段であり、挿入されているときアサートし、抜かれてい
ればネゲートする。

前記ＩＤ確認記憶手段（ＣＡＲＤ　Ｉ　ＤＳＴＴＳ）４
ｇは、前記ＣＰ０４ａが、前記カートリッジ・コネクタ
９に挿入された前記メモリカートリッジ２に格納されて
いるＩＤが、正しいがどうかを記憶して置くための記憶
手段で、正しいＩＤであればアサートし、正しくないＩ
Ｄであればネゲートする。

前記メモリ媒体記憶手段（ＭＥＭＯＳＴＴＳ）４ｈは、
前記ＣＰＵ４ａが、前記カートリッジ・コネクタ９に挿
入された前記メモリカートリッジ２内のメモリ媒体の種
類（ＲＯＭ、ＲＡＭ、等）を記憶しておくための、記憶
手段で、前記カートリッジ種類検知ポート１３の値が記
憶される。

前記電源供給判定記憶手段（ＶＣＣＲＥＱ）４１は、前
記ＣＰＵ４ａが、前記メモリカートリッジ２に電源を供
給するか否か判定するために参照する記憶手段である。

前記起動タイマ４ｄが、５００ＩＩｌｓｅｃをカウント
したときアサートし、前記メモリカートリッジ２への読
み書きが終了したとき、または、前記メモリカートリッ
ジ２が前記カートリッジ・コネクタ９から抜がれたとき
に、ネゲートする。前記ＣＰＵ４ａは、この記憶手段に
格納されている値を、前記カートリッジ電源供給ポート
１２に出力し、この記憶手段がアサートされているとき
は、電源オンにして、ネゲートされているときは、電源
オフにする。

前記読み書き判定記憶手段（ＶＣＣＲＤＹ）４ｊは、前
記ＣＰＵ４ａが、前記メモリカートリッジ２への読み書
きを開始を判定するために参照する記憶手段で、前記メ
モリカートリッジ２に電源供給が開始されてから起動す
る前記電源安定タイマ４ｅが、１００　ｍ５ｅｃをカウ
ントしたときこの記憶手段をアサートする。この記憶手
段がアサートされれば供給されている電源電圧が安定し
たとみなして前記メモリカートリッジ２をアクセスする
ことが出来る。この記憶手段は、前記電源供給判定記憶
手段４１のネゲートと共にネゲートする。

第５図（ａ）乃至（ｄ）に前記格納記憶手段（ＣＮＣＴ
ＦＬＡＧ）４にの構成図を示す。

前記格納記憶手段（ＣＮＣＴＦＬＡＧ）４には、前記Ｃ
ＰＵ４ａが、常時、前記カートリッジ挿抜検知ポート１
１（図示せず）を５　ｍ５ｅｃ毎にリードして、その値
を格納する記憶手段である。その格納する領域は、３つ
の領域（ＣＮＣＴＦＬＡＧＩ。

ＣＮＣＴＦＬＡＧ２．ＣＮＣＴＦＬＡＧ３．以下Ｃ１，
Ｃ２，Ｃ３とする）があり、それら領域を前記値が５１
１１ｓｅｃ毎に移動する。

この移動は、まず領域Ｃ２に格納されている値が領域Ｃ
３に移動（矢印Ａ）Ｌ、次に領域Ｃ１に格納された値が
領域Ｃ２に移動（矢印Ｂ）する。

さらに前記カートリッジ挿抜検知ポート１１から読み込
んだ値を領域Ｃ１に格納（矢印Ｃ）する。

そして、３個の領域の内、２個以上の領域がアサートさ
れていれば、挿入されたと検知し、３個の領域の内、２
個以上の領域がネゲートされていれば、抜かれたと検知
する。

すなわち、第５図（ｂ）に示すようにｎ回目に読み込ん
だ値（ｄ　ａ　ｔ　ｅ）の格納が行われると、領域Ｃ１
にｄａｔｅ（ｎ）、領域Ｃ２にｄａｔｅ（ｎ−１）、領
域Ｃ３にｄａｔｅ（ｎ−２）が格納される。

この後５　ｍ５ｅｃ経過するとそれぞれ値が領域を移動
して、第５図（Ｃ）に示すようにｎ＋１回目の格納が行
われると、領域Ｃ１にｄａ　ｔ　ｅ　（ｎ＋１）領域Ｃ
２にｄａｔｅ（ｎ）、領域ｃ３にｄａｔｅ（ｎ−１）が
格納される。

さらに５ＩＩｌｓｅｃ経過するとそれぞれ値が領域を移
動して、第５図（ｄ）に示すようにｎ＋２回目の格納が
行われ、領域Ｃ１にｄａ　ｔ　ｅ　（ｎ＋２）　。

領域Ｃ２にｄａ　ｔ　ｅ　（ｎ＋１）　、領域ｃ３にｄ
ａｔｅ（ｎ゛）が格納されことになる。

第６図は前記ＩＤ登録記憶手段（ＩＤＮＵＭ）４ｍの構
成を示す。

前記ＩＤ登録記憶手段４ｍは、前記ＣＰＵ４ａが、前記
ＩＤ確認記憶手段４ｇを設定するときに、参照する記憶
手段で、ここに格納されている値と前記メモリカートリ
ッジ２の先頭アドレスに格納されているＩＤを比較して
、等しいときに前記ＩＤ確認記憶手段４ｇをアサートす
る。

また、この記憶手段は、前記主制御部１がらの、ＩＤ登
録命令により複数個の登録ができる。

すなわち前記ＩＤ登録記憶手段４ｍは、例えば４つの領
域（ＩＤＮＵＭＩ、ＩＤＮＵＭ２．ＩＤＮ０Ｍ３及びＩ
ＤＮＵＭ４．以下１１，１２．１３及びＩ４とする）を
持っている。そして領域１１には“ＦＯＮ”ｒ”、領域
■２には“ＦＯＲＭＡＴ”が前記主制御部１がらのＩＤ
登録命令によりそれぞれ格納される。また領域１３及び
領域Ｉ４は未定義である。

次に第７図にカートリッジ挿抜検知ポート１１の構成例
を示す。

電気的に一端を接地するメモリカートリッジ２がカート
リッジ・コネクタ９に装着されている。

前記カートリッジ・コネクタ９はインバータ１１ａの入
力端及び、一端に５Ｖの電圧が印加される抵抗１１ｂの
他端に接続している。前記インバータ１１ａの出力端１
１ｃは、ＭＣＤ制御部４に接続して、前記メモリカート
リッジ２がカートリッジ・コネクタ９に装着されている
が否が検知信号を出力している。

また第８図にはカートリッジ電源供給ポート１２の構成
例を示す。

一端が電源ＶＣＣに接続されたメモリカートリッジ２が
カートリッジ・コネクタ９に装着されている。前記カー
トリッジ・コネクタ９は、他端子が５■に印加されたス
イッチＳ１の一端子に接続されている。前記スイッチＳ
１は、接点端子がＭＣＤ制御部４に接続し、接点を閉じ
ることによって前記メモリカートリッジ２に電源が供給
される。

次に以上のように構成された本実施例のプリンタ・コン
トローラの動作について説明する。このプリンタ・コン
トローラの動作は、大きく分けて４つの処理の動作に分
けることができる。その４つの処理は、挿抜検知処理、
電源供給処理、ＩＤ登録・チエツク処理及び通信処理に
なる。まず全体の動作（カートリッジ・リードの動作）
を説明した後、各処理の動作について説明する。

第９図は前記メモリカートリッジ２をカートリッジ・コ
ネクタ９に装着した時のカートリッジ・リードの動作を
示すフローチャートである。

さらに第１０図は前記カートリッジ・リードの動作に対
応するタイミングチャートであり、前記フローチャート
のステップに対応する箇所をＳｌ。

Ｓ２・・・とじて示す。

前記メモリカートリッジ２が装着されたか否か判定する
（ステップＳｌ）。装着された時（Ｙ）は、挿抜記憶手
段４ｆに検出信号が検出される。

未装着の時（Ｎ）は、待機状態を維持する。

次に前記検出信号が検出されてから、起動タイマ４ｄが
５００　ｍ５ｅｃをカウントして装着が確定したか判定
する（ステップＳ２）。装着が確定しなかった場合（Ｎ
）は、前記起動タイマ４ｄがリセットされ、再度前記検
出信号が入力されるまで待機する。装着が確定した場合
（Ｙ）は、電源（ＶＣＣ）が前記メモリカートリッジ２
に供給される（ステップＳ３）。次に電源が供給されて
から電源安定タイマ４ｅが１００　ｍ５ｅｃカウントし
て、電源が安定したか判定する（ステップＳ４）。前記
電源が安定しなかった時（Ｎ）は、前記電源安定タイマ
４ｅがリセットされ、再度安定が確定されるまで待機す
る。電源が安定した時（Ｙ）は、前記メモリカートリッ
ジ２からＩＤ読み出す（ステップＳ５）。そして前記メ
モリカートリッジ２からＩＤ番号を読み出した後、前記
電源からの供給をオフする（ステップＳ６）。

次に読出した前記ＩＤ番号が正しいものか判定をする（
ステップＳ７）。前記ＩＤ番号が正しくなかった時（Ｎ
）は、ステップＳ１に戻り、再度正しい前記ＩＤ番号の
メモリカートリッジが装着されるまで待機する。正しい
前記ＩＤ番号であった時（Ｙ、）はＩＤ確認記憶手段（
ＣＡＲＤＩＤＳＴＴＳ）４ｇをアサートする（ステップ
Ｓ８）。

次にＭＣＤ制御部４からプリンタ・コントローラ主制御
部（以下、主制御部とする）１にサービス要求信号が送
信される（ステップＳ９）。そして前記主制御部１から
のカートリッジ・センス・コマンドを通信データポート
７に送信して、受信したか否かＭＣＤ制御部４が判定す
る（ステップ５１０）。そのカートリッジ・センス・コ
マンドを受信しなかった時（Ｎ）は、受信がされるまで
待機する。またそのカートリッジ・センス・コマンドを
受信した時（Ｙ）　、ＭＣＤ制御部４は前記主制御部１
にＩＤ確認信号を送信する（ステップ５１１）。前記主
制御部１は正しいＩＤ番号か確認した後、リード・コマ
ンドを通信データボート７に送信して、受信したか否か
ＭＣＤ制御部４が判定する（ステップ５１２）。その受
信がされなかった時（Ｎ）は、受信が確認されるまで待
機している。その受信がなされた時（Ｙ）は、前記電源
（Ｖ　ＣＣ）が前記メモリカートリッジ２に供給される
（ステップ８１３）。次に電源が供給されてから電源安
定タイマ４ｅが１００　ｍ５ｅｃカウントして電源が安
定したか判定する（ステップ５１４）。前記電源が安定
しなかった時（Ｎ）は、前記電源安定タイマ４ｅがリセ
ットされ、再度安定が確定されるまで待機する。前記電
源が安定した時（Ｙ）は、前記メモリカートリッジ２か
らデータを読み出しくステップ５１５）、前記主制御部
１に送信する（ステップ５１６）。前記データを受信し
た前記主制御部１は、キャンセル・コマンドを前記ＭＣ
Ｄ制御部４に送信する（ステップ５１７）。前記キャン
セル・コマンドを前記通信データポータ７に受信したか
否か判定をする（ステップ５１８）。前記キャンセル・
コマンドが受信されていなかった時（Ｎ）は、ステップ
Ｓ１５に戻り、再度前記メモリカートリッジ２からデー
タを読み出す。その前記キャンセル・コマンドが受信さ
れていた時（Ｙ）は、前記メモリカートリッジ２への電
源の供給を止める（ステップ５１９）。

以上のように本実施例のプリンタ・コントローラのメモ
リカートリッジ２への電源供給は、メモリカートリッジ
２にＩＤ番号やデータの読み書きする時以外は電源を供
給しない。

また、さらにプリンタ・コントローラの全体の動作に関
して説明したが、前述した挿抜検知処理、電源供給処理
、ＩＤ登録・チエツク処理及び通信処理の各動作につい
て説明する。

まず、メモリカートリッジのための挿抜検知処理につい
て説明する。、 ＭＣＤ制御部４内のＣＰＵ４ａは、５　ｍ５ｅｃ毎に、
格納記憶手段ＣＮＣＴＦＬＡＧＩ　（以下、領域Ｃ１と
する）の値をＣＮＣＴＦＬＡＧ２　（以下、領域Ｃ２と
する）に移動して、ＣＮＣＴＦＬＡＧ２の値をＣＮＣＴ
ＦＬＡＧ３　（以下、領域Ｃ３とする）に移動する。さ
らにカートリッジ挿抜検知ポート１１の値を領域Ｃ１に
格納する。そして、領域Ｃ１、領域Ｃ２、領域Ｃ３を参
照して、その組合せが、 （領域ＣＩ、領域Ｃ２，領域Ｃ３） −（０，１，１）ＯＲ（１，０，１）ＯＲ（１，１，０
）ＯＲ（１，１，１） のとき、前記メモリカートリッジ２の挿入が開始された
と判定して、前記メモリカートリッジ２の実装状態を示
す挿抜記憶手段（ＣＡＲＤＳＴＴＳ）４ｆをアサートす
る。また （領域ＣＩ、領域Ｃ２，領域Ｃ３） 四（０，０，０）ＯＲ（０，０，１）ＯＲ（０，１，０
）ＯＲ（１，０，０） のとき、前記メモリカートリッジ２が抜かれたと判定し
て、前記挿抜記憶手段４ｆをネゲートする。

ただし、５　ｍ５ｅｃ毎に３回読み込んだうち１回が他
と異なるとき、その１回は、メモリカートリッジ２の挿
抜動作とは関係の無いノイズとみなす。

第１１図は挿抜検知処理の一実施例であり、カートリッ
ジ挿抜検知ポート１１と、５ＩＩＩＳｅＣ毎の格納記憶
手段（ＣＮＣＴＦＬＡＧ）４ｋ、前記挿抜記憶手段４ｆ
との読み込むタイミングの関係を示す。

カートリッジ挿抜検知ポート１１の変化を示す部分Ａは
、前記メモリカートリッジ２の挿抜とは関係の無いノイ
ズであり、前記挿抜記憶手段４ｆが、ネゲートされてい
る。

同様に部分Ｂで、前記メモリカートリッジ２が挿入され
、前記メモリカートリッジ２と、カートリッジ・コネク
タ９の接触点が乱れている状態である。従って、まだ前
記挿抜記憶手段４ｆは、ネゲートされている。

同様に部分Ｃでは、前記メモリカートリッジ２の接触点
が移動中ではあるが接触状態が安定しているので、格納
記憶手段４ｋが（１，１，０）（０，１，１）となり、
前記挿抜記憶手段４ｆはアサートする。

部分りては、まだ前記接触点が移動しているため、再び
接触状態が不安定になる。これによって前記格納記憶手
段４ｋが（０，０，１）（１，０゜１）となり、前記挿
抜記憶手段４ｆがネゲートされる。

そして部分Ｅでは、前記接触点の移動が終了して接触状
態が確定したので、前記格納記憶手段４ｋが（１，１，
０）（１，１，，１）となり、前記挿抜記憶手段４には
、アサートする。

部分Ｆは、前記メモリカートリッジ２が、前記カートリ
ッジ・コネクタ９から抜かれ、前記挿抜記憶手段４ｆは
、ネゲートする。

このようにカートリッジ挿抜検知ポート１１の値が乱れ
ていても、上記のような規則で前記挿抜記憶手段４ｆを
確定し、これを前記メモリカートリッジ２の実装状態を
示すフラグとして参照することにより、５　ｍ５ｅｃ前
後の単発的なノイズを除去して、より確実なメモリカー
トリッジ２の挿抜検知をすることができる。

次に電源供給処理について説明する。

メモリカートリッジ２が、カートリッジ・コネクタ９に
挿入が開始されても、上記の挿抜検知処理で示したよう
に、接触点が移動している間は接続状態が不安定になる
。そのため、挿入開始されてすぐに電源を供給するとメ
モリカートリッジ２を破壊したり、誤ったデータをリー
ド／ライトすることがある。つまり、前記挿抜記憶手段
４ｆでメモリカートリッジ２が挿入状態になっても、す
ぐにメモリカートリッジ２に電源を供給することができ
ない。

そこで、上記の挿抜検知処理で説明した前記挿抜記憶手
段４ｆのアサートが一定時間以上継続してから電源を供
給するようにした。

第１２図に前記電源供給処理の一実施例のタイムチャー
トを示し詳細に説明する。

前記メモリカートリッジ２の挿入が開始されたとき、つ
まり挿抜記憶手段（ＣＡＲＤＳＴＴＳ）４ｆがアサート
された時（Ｔ１）に、起動タイマ（ＣＤＴ　ＩＭＥＲ）
４　ｄを起動させる。前記起動タイマ４ｄが、５００ｍ
５ｅｃをカウントするまでの間（Ｔ２）に、前記挿抜記
憶手段４ｆに変化がなかった時、前記メモリカートリッ
ジ２の挿入が確定したと判定する。

つまり前記挿抜記憶手段４ｆのアサートされた時（Ｔ１
）に、前記起動タイマ４ｄが起動する。

しかし前記起動タイマ４ｄが５００１ｓｅｃ以上をカウ
ントするまでの間（Ｔ２）に、前記挿抜記憶手段４ｆが
ネゲートされる場合がある。。

つまり前記メモリカートリッジ２を挿入中は、カートリ
ッジ・コネクタ９との接触点が移動して接触状態が不安
定である。前記接触点が離れた時に前記起動タイマ４ｄ
はリセットするが、再度前記挿抜記憶手段４ｆがアサー
トされたときに、前記起動タイマ４ｄは再起動する。

そして前記起動タイマ４ｄが５００１１ＩＳｅＣをカウ
ントした時（Ｔ３）は、電源供給判定記憶手段（ＶＣＣ
ＲＥＱ）４　ｉをアサート（Ｔ４）して、カートリッジ
電源供給ポート１２に、電源供給信号を出力（Ｔ５）し
て、前記メモリカートリッジ２に電源の供給（Ｔ６）を
開始する。

また前記メモリカートリッジ２に電源供給を開始しても
電圧が安定する（Ｔ７）まで、読み書きするのを待たな
ければならない。つまり前記電源供給判定記憶手段４１
がアサ−）　（Ｔ５）されると、電源安定タイ７　（Ｖ
ＤＴ　ＩＭＥＲ）４　ｅが起動して、１００　ｍ５ｅｃ
カウント（Ｔ７）したら、読み書き判定記憶手段（ＶＣ
ＣＲＤＹ）４　ｊをアサート（Ｔ８）して、前記メモリ
カートリッジ２を読み書き可能な状態にする。

このように、前記メモリカートリッジ２の接続状態の安
定と、電源供給後に電圧の安定を待つことにより、前記
メモリカートリッジ２の保護と、誤ったデータの読み書
きを防ぐことができる。

次にＩＤ登録・チエツク処理について説明する。

読み書き判定記憶手段（ｖＣＣＲＤＹ）４　ｊがアサー
トされると正しい識別（以下、ＩＤとする）番号が登録
されたメモリカートリッジ２か否かを調べなければなら
ない。

その方法として、例えばプリンタ・コントローラで使用
する文字データが格納されていなければならないメモリ
カートリッジ２を使用する場合に、第６図のＩＤ登録記
憶手段４ｍにＩＤ番号として、Ｆ　ＯＮ　Ｔ　’　　（
ａｓｃｉｉコードで、４６ｈ、５１ｈ、４ｃｈ、５４ｈ
）を格納しておき、またメモリカートリッジ２をフォー
マットメモリとして使用する場合のために、　ＦＯＲＭ
ＡＴ”　（ａｓｃｉｉ　：７−ドで、４８ｈ、４ｆ’ｈ
、５２ｈ、４ｄｈ、４１ｈ、５４ｈ　）をＩＤ番号とし
て、ＩＤ登録記憶手段４ｍの第２領域Ｉ２に格納してお
く。

これにより、このプリンタ・コントローラでは、上記の
２種類のＩＤ番号が登録されたメモリカートリッジ２が
使用できる。なお前記ＩＤ登録は、プリンタ本体の電源
をオンしたときのプリンタ・コントローラの初期設定時
に、主制御部１からの、ＩＤ登録命令によりおこなう。

第１３図にＩＤ登録・チエツク処理の処理動作を示すフ
ローチャートを参照して説明する。

メモリカートリッジ２がカートリッジ・コネクタ９に装
着されている場合１、まずワークＲＡＭ４ｃのＩＤ登録
記憶手段４ｍの第１領域１１に第１のＩＤ番号が登録さ
れているか判定される（ステップ５２０）。第１のＩＤ
番号が未登録で定義されていない時（Ｎ）は、ＩＤ確認
記憶手段（ＣＡＲＤＩＤＳＴＴＳ）４ｇがネゲートされ
る（ステップ５２１）。

また第１１Ｄ番号が定義されている時（Ｙ）は前記メモ
リカートリッジ２のメモリ７ａの先頭アドレスＡＤに同
じＩＤ番号が定義されているか判定する（ステップ５２
２）。

ステップＳ２２で、前記メモリカートリッジ２にＩＤ登
録記憶手段４ｍの第１の領域１１と同じＩＤ番号が定義
されている時（Ｙ）は、前記ＩＤ確認記憶手段（ＣＡＲ
Ｄ　Ｉ　ＤＳＴＴＳ）４　ｇがアサートされる（ステッ
プ８２３）。

しかし同じＩＤ番号が定義されていないとき（Ｎ）には
、次にＩＤ登録記憶手段４ｍの第２領域Ｉ２にＩＤ番号
が登録されているか判定される（ステップ５２４）。第
２領域Ｉ２にＩＤ番号が未登録で定義されていない時（
Ｎ）は、前記ＩＤ確認記憶手段４ｇがネゲートされる（
ステップ８２３）。

また第２領域■２にＩＤ番号が定義されている時（Ｙ）
は、前記メモリカートリッジ２に同じ第２領域Ｉ２のＩ
Ｄ番号が定義されているか判定する（ステップ５２５）
。このステップＳ２５で、前記メモリカートリッジ２に
同じＩＤ番号が定義されていると利手された時（Ｙ）は
、前記ＩＤ確認記憶手段（ＣＡＲＤＩＤＳＴＴＳ）４ｇ
がアサートされる（ステップ８２３）。

以下同様にして、第３及び第４のＩＤ番号も判定される
（ステップＳ２６乃至ステップ５２９）。

以上のようなＩＤ登録・チエツク処理は、装着したメモ
リカートリッジ２のＩＤ番号がＩＤ登録記憶手段４ｍに
予め登録された複数のＩＤ番号中の１つに等しければ、
正しいＩＤ番号とみなし、前記メモリカートリッジから
リードできるものとしてＩＤ確認記憶手段４ｇをアサー
トする。

この時、正しいＩＤ番号であると判定されるためには、
前記メモリカートリッジ２には、先頭アドレスに、ＩＤ
登録記憶手段４ｍに格納しているＩＤ＠号と同じＩＤ番
号の’　ＦＯＮＴ’　　（ａｓｃｉｉコードで、４６ｈ
、５１１＋、４ｅｈ、５４ｈ　）　、又は、　ＦＯＲＭ
ＡＴ’　　（ａｓｃｉｉ：Ｉ−ドで、４６ｈ、４ｒｈ、
５２ｈ、４　ｄｈ、４１ｈ、５４ｈ）を格納していなけ
ればならない。

そして、前記メモリカートリッジ２の先頭アドレスに格
納されているＩＤ番号が、ＩＤ登録記憶手段４ｍに登録
された複数のＩＤ番号中の全ての番号と異なるとき、正
しくないＩＤ番号とみなされ、そのメモリカートリッジ
２からリードすることができないものとして扱い、ＩＤ
確認記憶手段４ｇをネゲートする。

またＩＤ登録・チエツク処理は、前記メモリカートリッ
ジ２のＩＤ番号をリードしている時に該メモリカートリ
ッジ２がカートリッジ・コネクタ９から抜かれて挿抜記
憶手段４ｆがネゲートされた場合、並びに、前記ＩＤ確
認記憶手段４ｇが確定した場合に電源供給判定記憶手段
４１をネゲートして前記メモリカートリッジ２への電源
供給を中止する。

このように挿入されたメモリカートリッジ２のＩＤ番号
を確認することによって、このプリンタ・コントローラ
に関係の無いメモリカートリッジ２の挿入による誤動作
を防ぐことができ、さらに、複数のＩＤ番号を有効にす
ることにより、複数の決められたメモリカートリッジ２
を使用することもできる。

次にカートリッジ・リード通信処理について、ＩＤＭ認
記憶手段４ｇが確定してからの処理を説明する。各部材
に付した参照番号は第１図のものと同様である。この処
理は第９図および第１０図を説明したときにすでに概要
を説明しているがもう一度、詳細に説明する。

ＭＣＤ制御部４は、カートリッジ・コネクタ９に装着さ
れたメモリカートリッジ２が正しいＩＤ番号を持つこと
が確認できたら、主制御部１ヘコマンドを送信するよう
要求するためサービス要求信号出力ポート８をアサート
する。

しかし反対に、前記カートリッジ・コネクタ９に装着さ
れたメモリカートリッジ２が正しくないＩＤ番号である
ことが確認されたら、他の正しいＩＤ番号のメモリカー
トリッジ２に交換されるまで、前記サービス要求信号出
力ポート８は、アサートしない。

そして前記サービス要求信号出力ポート８のアサートを
検知した前記主制御部１は、正しいＩＤ番号のメモリカ
ートリッジ２が挿入されたことを確認するためカートリ
ッジ・センス・コマンドを、ＭＣＤ３に送信する。

そのカートリッジ・センス・コマンドを受信した前記Ｍ
ＣＤ３は、前記主制御部１へＩＤ確認記憶手段４ｇの内
容を返送する。

前記ＩＤ確認記憶手段４ｇの内容を受信した前記主制御
部１は、前記ＭＣＤ３に挿入されたメモリカートリッジ
２が正しいＩＤ番号であることが確認できたら、前記Ｍ
　ＣＤ　３にカートリッジ・リード・コマンドを送信す
る。

前記カートリッジ・リード・コマンドを受信した前記Ｍ
ＣＤ３は、電源供給判定記憶手段４１をアサートして、
前記メモリカートリッジ２に電源をＯ（給し、１００　
ｍ５ｅｃ後に読み書き判定記憶手段４ｊをアサートして
から、前記メモリカートリッジ２のデータを読みだして
、前記主制御部１へ、送信する。

そして前記主制御部１は、前記メモリカートリッジ２の
データ受信を終了すると前記ＭＣＤ３にキャンセル・コ
マンドを送信する。

前記キャンセル・コマンドを受信した前記ＭＣＤ３は、
前記メモリカートリッジ２からのデータの読み出しを中
よして、電源供給遠足記憶手段４１１読み書き判定記憶
手段４ｊが順次ネゲートされ、メモリカートリッジ２へ
の電源供給が中止される。

またメモリカートリッジ２をアクセス中に、前記メモリ
カートリッジ２を抜いた場合には、つまり挿抜記憶手段
４ｆがネゲートされた時は、電源供給判定記憶手段４１
、読み書き判定記憶手段４ｊが順次ネゲートされメモリ
カートリッジ２への電源供給が即中止される。

このように、メモリカートリッジ２に対して読み書きす
るときだけ、メモリカートリッジ２に電源を供給するよ
うにしている。

以上のような構成によると、本発明の電源供給装置は、
コントローラ内部に、メモリカートリッジの挿抜を検知
する手段とその検知に基づいて前記メモリカートリッジ
への電源供給を制御する手段とによって、前記メモリカ
ートリッジの挿抜の完了を検知し、そのメモリカートリ
ッジから情報データを読み書きするときのみに電源を供
給することができる。

尚、前述の第１の実施例では、タイマを設けて挿抜検知
信号を５　ｍ５ｅｃ毎に３個読み込んで記憶していた。

しかし前記タイマの代わりに、例えば、挿抜検知信号を
数１０個読み込ませて、これにかかる時間をタイマ時間
の代わりとすることも可能である。すなわち、挿抜検知
信号を数１０個読み込む間、前記挿抜検知信号が同じ状
態に維持されていなければ、メモリカートリッジが挿入
されたと判定しないように読み込みの計数回数を増やす
。

そして抜去検知時には３個読み込んで２個が同じ状態な
らメモリカートリッジが抜去されたと判定するようにす
る。従って実質的に検知から判定までの時間を挿入時に
長く、抜去時に短くとることができ、前述の第１の実施
例のようなタイマを用いたのと同様の効果が得られる。

また、前述の第１の実施例にはサンプリング時間を５　
ｍ５ｅｃにして挿抜検知信号を取り込んでいたが、挿入
時と抜去時のサンプリング時間の周期を変更して、挿入
時は長く、抜去時は短くして、挿入時の判定を遅延させ
ることからメモリカートリッジの挿抜を検知することも
可能である。

また本発明は、前述した挿抜検知装置の実施例に限定さ
れるものではなく、他にも発明の要旨を逸脱しない範囲
で種々の変形や応用が可能であることは勿論である。

［発明の効果］ 以上詳述したように本発明によれば、メモリカートリッ
ジをコネクタに挿入させる際、確実に装着されて接続状
態が安定したことを検知して、前記メモリカートリッジ
に電源供給が行われる。

よって前記メモリカートリッジが格納するデータが破壊
されることを防ぐことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るプリンタ・コントロー
ラの構成を示すブロック図、第２図はメモリカートリッ
ジの構成を示すブロック図、第３図はＭＣＤ制御部の構
成を示すブロック図、第４図はワークＲＡＭの構成を示
すブロック図、第５図（ａ）乃至（ｄ）は格納記憶手段
（ＣＮＣＴＦＬＡＧ）の構成を示すブロック図、第６図
はＩＤ登録記憶手段（ＩＤＮＵＭ）の構成を示すブロッ
ク図、第７図はカートリッジ挿抜検知ポートの構成例を
示すブロック図、第８図はカートリッジ電源供給ポート
１２の構成例を示すブロック図、第９図はメモリカート
リッジのリードの動作を示すフローチャート、第１０図
は第９図のリード動作に対応するタイミングチャート、
第１１図は挿抜検知処理の動作のタイミングチャート、
第１２図は電源供給処理の動作のタイムチャート、第１
３図はＩＤ登録・チエツク処理の動作を示すフローチャ
ート。 １・・・プリンタコントローラ主制御部、２・・・メモ
リカートリッジ、３・・・メモリカートリッジ・ドライ
バ、４・・・ＭＣＤ制御部、５・・・アドレス／データ
バス、６・・・前記通信制御ポート、７・・・前記通信
データボート、８・・・サービス要求信号出力ボート、
９・・・カートリッジ・コネクタ、１０・・・カートリ
ッジ・データ／アドレスポート、１１・・カートリッジ
挿抜検知ボート、１２・・・カートリッジ電源供給ポー
ト。 出願人代理人　弁理士　坪井　淳 第 図 第 図 第 図 第 図（ａ） 第 ５図（ｂ） 第５図＜ｃ＞ 第 図（ｄ） 第 ７図 第 図 手続ネ山正書く方式） 平成２年８月１７日

Claims (2)

【特許請求の範囲】
1. （１）種々の制御情報を格納したメモリカートリッジと
   、 前記メモリカートリッジがコネクタに挿抜されたことを
   検知する挿抜検知手段と、 前記挿抜検知手段からの挿抜検知信号を読み込む制御手
   段と、 前記挿抜検知手段が瞬時的なノイズを除去し得る所定長
   の第１フィルタリング時間を持って前記メモリカートリ
   ッジ挿入を検知し、且つ前記第１フィルタリング時間よ
   り短時間の第２フィルタリング時間を持って前記メモリ
   カートリッジの抜去検知を行うことを特徴とするメモリ
   カートリッジの挿抜検知装置。
2. （２）メモリカートリッジとコネクタとの接触状態に応
   じて接触検知信号を発生する接触検知手段と、 前記接触検知手段からの接触検知信号を所定周期でサン
   プリングし、２値化情報として順次記憶するサンプリン
   グ手段と、 前記２値化情報を複数個参照して前記メモリカートリッ
   ジの挿抜を判定する挿抜判定手段と、前記挿抜判定手段
   によりが前記メモリカートリッジの挿入判定が成された
   ときに起動し、且つ抜去判定が成されたときにリセット
   される計数手段と、 前記計数手段により所定計数のカウントが成されたとき
   に前記メモリカートリッジに電源を供給し、且つ前記挿
   抜判定手段により前記メモリカートリッジの抜去判定が
   成されたときに前記電源の供給を停止する電源供給制御
   手段とを具備することを特徴とするメモリカートリッジ
   の挿抜検知装置。