JPH0410091A - メモリカートリッジの挿抜検知装置 - Google Patents
メモリカートリッジの挿抜検知装置Info
- Publication number
- JPH0410091A JPH0410091A JP2113245A JP11324590A JPH0410091A JP H0410091 A JPH0410091 A JP H0410091A JP 2113245 A JP2113245 A JP 2113245A JP 11324590 A JP11324590 A JP 11324590A JP H0410091 A JPH0410091 A JP H0410091A
- Authority
- JP
- Japan
- Prior art keywords
- memory cartridge
- cartridge
- removal
- storage means
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 claims abstract description 91
- 230000037431 insertion Effects 0.000 claims abstract description 91
- 238000001514 detection method Methods 0.000 claims abstract description 55
- 238000001914 filtration Methods 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 claims description 3
- 230000006378 damage Effects 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 19
- 230000006854 communication Effects 0.000 description 17
- 238000012545 processing Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 16
- 238000012790 confirmation Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 230000004913 activation Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 244000145845 chattering Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000020004 porter Nutrition 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は挿抜検知装置に係り、特に制御情報が格納され
たメモリカートリッジを挿抜するときに所定の電源供給
をする電源供給装置に関する。
たメモリカートリッジを挿抜するときに所定の電源供給
をする電源供給装置に関する。
(従来の技術)
例えば、印字出力に関する情報を格納するメモリカート
リッジをプリンタ・コントローラに装着することによっ
て、印刷条件が設定され印字出力できるプリンタ装置が
ある。
リッジをプリンタ・コントローラに装着することによっ
て、印刷条件が設定され印字出力できるプリンタ装置が
ある。
このプリンタ装置は、メモリカートリッジ内に印字で使
用するフォントを格納しておき、電源供給装置を持つプ
リンタ・コントローラにそのメモリカートリッジを装着
してフォント情報を入力させることによって格納されて
いる前記フォントで印字出力することができる。
用するフォントを格納しておき、電源供給装置を持つプ
リンタ・コントローラにそのメモリカートリッジを装着
してフォント情報を入力させることによって格納されて
いる前記フォントで印字出力することができる。
従って前記プリンタ装置は、異なるフォントを個々に格
納する数種類のメモリカートリッジを交換して装着する
ことによって、前記プリンタ・コントローラに数種類の
印刷条件が即時設定され出力することができる。しかし
、このプリンタ装置は、メモリカートリッジがコネクタ
に挿入されたことが検知されると、すぐに前記メモリカ
ートリッジに電源が供給される。
納する数種類のメモリカートリッジを交換して装着する
ことによって、前記プリンタ・コントローラに数種類の
印刷条件が即時設定され出力することができる。しかし
、このプリンタ装置は、メモリカートリッジがコネクタ
に挿入されたことが検知されると、すぐに前記メモリカ
ートリッジに電源が供給される。
(発明が解決しようとしている課題)
前述したように、前記プリンタ装置は、メモリカートリ
ッジが挿入途中であっても、検知されると電源が供給さ
れる。従って、前記メモリカートリッジとコネクタ端子
の接点が不安定に接続され、チャタリングが発生してい
た。前記メモリカートリッジがバッテリーを内蔵して、
データのバックアップされているRAMメモリを搭載す
るものであれば、チャタリングするTzRが投入された
際に、前記データを破壊された。
ッジが挿入途中であっても、検知されると電源が供給さ
れる。従って、前記メモリカートリッジとコネクタ端子
の接点が不安定に接続され、チャタリングが発生してい
た。前記メモリカートリッジがバッテリーを内蔵して、
データのバックアップされているRAMメモリを搭載す
るものであれば、チャタリングするTzRが投入された
際に、前記データを破壊された。
そこで本発明は、メモリカートリッジが確実に挿入され
て、コネクタ端子との接続状態が安定したことを検知し
て、前記メモリカートリッジに電源が供給できる挿抜検
知装置を提供することを目的とする。
て、コネクタ端子との接続状態が安定したことを検知し
て、前記メモリカートリッジに電源が供給できる挿抜検
知装置を提供することを目的とする。
(課題を解決するための手段)
本発明は上記目的を達成するために、種々の制御情報を
格納したメモリカートリッジと、前記メモリカートリッ
ジがコネクタに挿抜されたことを検知する挿抜検知手段
と、前記挿抜検知手段からの挿抜検知信号を読み込む制
御手段と、前記挿抜検知手段が瞬時的なノイズを除去し
得る所定長の第1フィルタリング時間を持って前記メモ
リカートリッジ挿入を検知し、且つ前記第1フィルタリ
ング時間より短時間の第2フィルタリング時間を持って
前記メモリカートリッジの抜去検知を行うことを特徴と
するメモリカートリッジの挿抜検知装置を提供すること
ができる。
格納したメモリカートリッジと、前記メモリカートリッ
ジがコネクタに挿抜されたことを検知する挿抜検知手段
と、前記挿抜検知手段からの挿抜検知信号を読み込む制
御手段と、前記挿抜検知手段が瞬時的なノイズを除去し
得る所定長の第1フィルタリング時間を持って前記メモ
リカートリッジ挿入を検知し、且つ前記第1フィルタリ
ング時間より短時間の第2フィルタリング時間を持って
前記メモリカートリッジの抜去検知を行うことを特徴と
するメモリカートリッジの挿抜検知装置を提供すること
ができる。
(作用)
以上のような構成によると、本発明の挿抜検知装置は、
メモリカートリッジが確実に挿入されて、コネクタ端子
との接続状態が安定したことを検知して、前記メモリカ
ートリッジに電源が供給することができる。
メモリカートリッジが確実に挿入されて、コネクタ端子
との接続状態が安定したことを検知して、前記メモリカ
ートリッジに電源が供給することができる。
(実施例)
第1図は、本発明の電源供給装置の一実施例としてのプ
リンタコントローラの構成を示すブロック図である。
リンタコントローラの構成を示すブロック図である。
このプリンタコントローラは、ホストコンピュータ(図
示せず)から転送されるコード化データを受信して、用
紙に画像情報を印字するための制御を行うプリンタコン
トローラ主制御部(以下、主制御部と略す)1と、プリ
ンタ本体に対して挿抜することが可能でフォント等の情
報データが格納されたメモリカートリッジ2と、このメ
モリカートリッジ2の情報データの朧み書きを行うメモ
リカートリッジ・ドライバ(以下、MCDと略す)3と
で構成される。
示せず)から転送されるコード化データを受信して、用
紙に画像情報を印字するための制御を行うプリンタコン
トローラ主制御部(以下、主制御部と略す)1と、プリ
ンタ本体に対して挿抜することが可能でフォント等の情
報データが格納されたメモリカートリッジ2と、このメ
モリカートリッジ2の情報データの朧み書きを行うメモ
リカートリッジ・ドライバ(以下、MCDと略す)3と
で構成される。
前記主制御部1は、前記のホストコンピュータから受信
したコード化データを読み取って、用紙に画像情報を印
字するための処理に加え、前記MCD3からのサービス
要求信号(前記MCD3が前記メモリカートリッジの挿
抜を検出した時に、及び前記MCD3が異常状態になっ
た時に後述するアサートにする信号)を検知したとき、
予め設定された命令を前記MCD3に転送する。前記M
CD3は、その命令に従った処理を実行する。
したコード化データを読み取って、用紙に画像情報を印
字するための処理に加え、前記MCD3からのサービス
要求信号(前記MCD3が前記メモリカートリッジの挿
抜を検出した時に、及び前記MCD3が異常状態になっ
た時に後述するアサートにする信号)を検知したとき、
予め設定された命令を前記MCD3に転送する。前記M
CD3は、その命令に従った処理を実行する。
次に前記MCD3の構成は、MCD制御部4と前記主制
御部1との間に、Iloを制御したり、データを転送す
るアドレス/データバスラによって、通信制御ポート6
と通信データポート7サービス要求信号出力ポート8と
がそれぞれ接続されている。
御部1との間に、Iloを制御したり、データを転送す
るアドレス/データバスラによって、通信制御ポート6
と通信データポート7サービス要求信号出力ポート8と
がそれぞれ接続されている。
またカートリッジ・コネクタ9と前記MCD制御部4と
の間に前記アドレス/データバス5によって、カートリ
ッジ・データ/アドレスポート10とカートリッジ挿抜
検知ポート11とカートリッジ電源供給ポート12とカ
ートリッジ種類検知ポート13とがそれぞれ接続されて
いる。
の間に前記アドレス/データバス5によって、カートリ
ッジ・データ/アドレスポート10とカートリッジ挿抜
検知ポート11とカートリッジ電源供給ポート12とカ
ートリッジ種類検知ポート13とがそれぞれ接続されて
いる。
前記MCD制御部4は、前記主制御部1との通信制御、
前記主制御部1からの命令解析と命令実行、前記メモリ
カートリッジ2の挿抜検知およびメモリカートリッジ2
への電源のオン/オフ制御を行なっている。
前記主制御部1からの命令解析と命令実行、前記メモリ
カートリッジ2の挿抜検知およびメモリカートリッジ2
への電源のオン/オフ制御を行なっている。
次に通信制御ポート6は、前記主制御部1とのデータ通
信において、データ送受信に伴うハンドシェイクを実行
するための一手段であり、前記MCD制御部4内のCP
U4a (第3図)により制御される。
信において、データ送受信に伴うハンドシェイクを実行
するための一手段であり、前記MCD制御部4内のCP
U4a (第3図)により制御される。
そして前記通信データポート7は、前記主制御部1との
データ通信におけるデータ送受信手段である。つまり前
記MCD3が前記主制御部1から受信するのは、命令(
コマンド)と、その命令に付加するデータ、そして前記
MCD3が前記主制御部1へ送信するのは、前記メモリ
カートリッジ2内のデータと、前記MCD3の状態を示
すスティタスである。
データ通信におけるデータ送受信手段である。つまり前
記MCD3が前記主制御部1から受信するのは、命令(
コマンド)と、その命令に付加するデータ、そして前記
MCD3が前記主制御部1へ送信するのは、前記メモリ
カートリッジ2内のデータと、前記MCD3の状態を示
すスティタスである。
前記CPU4aは、前記通信制御ポート6と前記通信デ
ータポート7をアクセスすることにより、前記主制御部
1からの前記コマンド/データの入力、または、前記主
制御部1への前記データ/スティタスの出力を実行する
ことができる。
ータポート7をアクセスすることにより、前記主制御部
1からの前記コマンド/データの入力、または、前記主
制御部1への前記データ/スティタスの出力を実行する
ことができる。
またサービス要求信号出力ポート8は、前記主制御部1
へ、前記サービス要求信号を送信する手段である。前記
カートリッジ・データ/アドレスポート10は、挿抜て
きる前記メモリカートリッジ2と、前記CPU4aとの
データ転送のための入出力手段である。そして前記CP
U4aは、前記主制御部1から受信したデータを前記メ
モリカートリッジ2に書き込んだり、前記メモリカート
リッジ2から読みだしたデータを前記主制御部1へ送信
するときに、それぞれこのサービス要求信号出力ポート
8を選択する。
へ、前記サービス要求信号を送信する手段である。前記
カートリッジ・データ/アドレスポート10は、挿抜て
きる前記メモリカートリッジ2と、前記CPU4aとの
データ転送のための入出力手段である。そして前記CP
U4aは、前記主制御部1から受信したデータを前記メ
モリカートリッジ2に書き込んだり、前記メモリカート
リッジ2から読みだしたデータを前記主制御部1へ送信
するときに、それぞれこのサービス要求信号出力ポート
8を選択する。
そして前記カートリッジ挿抜検知ポート33は、前記メ
モリカートリッジ2の挿抜を検知する手段である。前記
カートリッジ電源供給ポート12は、メモリカートリッ
ジ2への電源を供給する手段である。前記カートリッジ
種類検知ポート13は、前記メモリカートリッジ2に内
蔵されているメモリ媒体の種類(ROM4b、RAM4
cなど)を検知するための手段である。
モリカートリッジ2の挿抜を検知する手段である。前記
カートリッジ電源供給ポート12は、メモリカートリッ
ジ2への電源を供給する手段である。前記カートリッジ
種類検知ポート13は、前記メモリカートリッジ2に内
蔵されているメモリ媒体の種類(ROM4b、RAM4
cなど)を検知するための手段である。
また前記カートリッジ・コネクタ9は、前記メモリカー
トリッジ2を挿入するコネクタである。
トリッジ2を挿入するコネクタである。
第2図は前記メモリカートリッジ2のデータ記憶構成を
示す。
示す。
前記メモリカートリッジ2はRAM、またはROMでな
るメモリ2aを内蔵しデータとしてフォント他の情報を
格納した前記MCD3本体1対して、脱芒可能なカート
リッジで、メモリの先頭アドレスADから所定長のID
番号(FONT)が格納されている。すなわち、先頭ア
ドレスADにはコード「46」の“F“が格納され、次
アドレスへ順次にコードr51hJ、r4ehJ、r5
4hJが格納されている。
るメモリ2aを内蔵しデータとしてフォント他の情報を
格納した前記MCD3本体1対して、脱芒可能なカート
リッジで、メモリの先頭アドレスADから所定長のID
番号(FONT)が格納されている。すなわち、先頭ア
ドレスADにはコード「46」の“F“が格納され、次
アドレスへ順次にコードr51hJ、r4ehJ、r5
4hJが格納されている。
第3図に前記MCD制御部4の構成を示し説明する。
前記MCD制御部4の構成は、後述するプログラムRO
M4bに格納されたプログラムにより前記MCD3の制
御を行なうCPU4aと、前記CPU4aが前記MCD
3を制御するためのプログラムを格納するプログラムR
OM4bと、前記プログラムROM4bに格納されたプ
ログラムで使用するエリアを確保するワークRAM4
Cとで構成され、それぞれが前記アドレス/データバス
5に接続してそれぞれのポートにデータを転送している
。
M4bに格納されたプログラムにより前記MCD3の制
御を行なうCPU4aと、前記CPU4aが前記MCD
3を制御するためのプログラムを格納するプログラムR
OM4bと、前記プログラムROM4bに格納されたプ
ログラムで使用するエリアを確保するワークRAM4
Cとで構成され、それぞれが前記アドレス/データバス
5に接続してそれぞれのポートにデータを転送している
。
次に第4図は前記ワークRAM4 Cの構成を示し詳細
に説明する。
に説明する。
前記ワークRAM4Cのファイルt+Il’r成は、起
動タイマ(CDT IMER)4 d、電源安定タイマ
(VDT IMER)4 e、挿抜記憶手段(CARD
STTS)4 f、ID確認記憶手段(CARDIDS
TTS)4g、メモリ媒体記憶手段(MEMOSTTS
)4h、電源供給判定記憶手段(VCCREQ)4 i
、読み書き判定記憶手段(VCCRDY)4 j、格納
記憶手段(CNCTFLAG)4k及びID登録記憶手
段(IDNUM)4mによって構成されている。
動タイマ(CDT IMER)4 d、電源安定タイマ
(VDT IMER)4 e、挿抜記憶手段(CARD
STTS)4 f、ID確認記憶手段(CARDIDS
TTS)4g、メモリ媒体記憶手段(MEMOSTTS
)4h、電源供給判定記憶手段(VCCREQ)4 i
、読み書き判定記憶手段(VCCRDY)4 j、格納
記憶手段(CNCTFLAG)4k及びID登録記憶手
段(IDNUM)4mによって構成されている。
前記起動タイマ(CDTIMER)4dは、前記CPU
4aが前記カートリッジ挿抜検知ポート11を読むこと
により、前記メモリカートリッジ2の挿入開始が検知さ
れて接続状態が安定するのを待つための計数手段である
。前記起動タイマ4dは、前記CPU4aが前記メモリ
カートリッジ2の挿入開始を検知してから起動を開始す
る。この計数手段が500111secを計数するまで
の間に接続状態が変化しなかったら安定したと判断して
、前記電源供給判定記憶手段41をアサートして、前記
メモリカートリッジ2に電源を供給する。ここで、前記
アサートとは有効にすることで、無効にすることをネゲ
ートとする。
4aが前記カートリッジ挿抜検知ポート11を読むこと
により、前記メモリカートリッジ2の挿入開始が検知さ
れて接続状態が安定するのを待つための計数手段である
。前記起動タイマ4dは、前記CPU4aが前記メモリ
カートリッジ2の挿入開始を検知してから起動を開始す
る。この計数手段が500111secを計数するまで
の間に接続状態が変化しなかったら安定したと判断して
、前記電源供給判定記憶手段41をアサートして、前記
メモリカートリッジ2に電源を供給する。ここで、前記
アサートとは有効にすることで、無効にすることをネゲ
ートとする。
前記電源安定タイv (VDT IMER)4 eは、
前記CPU4aが、前記メモリカートリッジに電源を供
給してから電圧が安定するのを待つだめの計数手段であ
る。電源安定タイマ4eは、前記CPU4aが前記電源
供給判定記憶手段41のアサートを検知したとき起動を
開始する。この計数手段が1 o o m5ec後に前
記読み書き判定記憶手段4jをアサートして、前記メモ
リカートリッジ2を前記CPU4aが正しく読み書き出
来る状態にする。
前記CPU4aが、前記メモリカートリッジに電源を供
給してから電圧が安定するのを待つだめの計数手段であ
る。電源安定タイマ4eは、前記CPU4aが前記電源
供給判定記憶手段41のアサートを検知したとき起動を
開始する。この計数手段が1 o o m5ec後に前
記読み書き判定記憶手段4jをアサートして、前記メモ
リカートリッジ2を前記CPU4aが正しく読み書き出
来る状態にする。
前記挿抜記憶手段(CARDSTTS)4 fは、前記
CP04gが前記メモリカートリッジ2の前記カートリ
ッジ・コネクタ9への挿抜状態を格納するための記憶手
段であり、挿入されているときアサートし、抜かれてい
ればネゲートする。
CP04gが前記メモリカートリッジ2の前記カートリ
ッジ・コネクタ9への挿抜状態を格納するための記憶手
段であり、挿入されているときアサートし、抜かれてい
ればネゲートする。
前記ID確認記憶手段(CARD I DSTTS)4
gは、前記CP04aが、前記カートリッジ・コネクタ
9に挿入された前記メモリカートリッジ2に格納されて
いるIDが、正しいがどうかを記憶して置くための記憶
手段で、正しいIDであればアサートし、正しくないI
Dであればネゲートする。
gは、前記CP04aが、前記カートリッジ・コネクタ
9に挿入された前記メモリカートリッジ2に格納されて
いるIDが、正しいがどうかを記憶して置くための記憶
手段で、正しいIDであればアサートし、正しくないI
Dであればネゲートする。
前記メモリ媒体記憶手段(MEMOSTTS)4hは、
前記CPU4aが、前記カートリッジ・コネクタ9に挿
入された前記メモリカートリッジ2内のメモリ媒体の種
類(ROM、RAM、等)を記憶しておくための、記憶
手段で、前記カートリッジ種類検知ポート13の値が記
憶される。
前記CPU4aが、前記カートリッジ・コネクタ9に挿
入された前記メモリカートリッジ2内のメモリ媒体の種
類(ROM、RAM、等)を記憶しておくための、記憶
手段で、前記カートリッジ種類検知ポート13の値が記
憶される。
前記電源供給判定記憶手段(VCCREQ)41は、前
記CPU4aが、前記メモリカートリッジ2に電源を供
給するか否か判定するために参照する記憶手段である。
記CPU4aが、前記メモリカートリッジ2に電源を供
給するか否か判定するために参照する記憶手段である。
前記起動タイマ4dが、500IIlsecをカウント
したときアサートし、前記メモリカートリッジ2への読
み書きが終了したとき、または、前記メモリカートリッ
ジ2が前記カートリッジ・コネクタ9から抜がれたとき
に、ネゲートする。前記CPU4aは、この記憶手段に
格納されている値を、前記カートリッジ電源供給ポート
12に出力し、この記憶手段がアサートされているとき
は、電源オンにして、ネゲートされているときは、電源
オフにする。
したときアサートし、前記メモリカートリッジ2への読
み書きが終了したとき、または、前記メモリカートリッ
ジ2が前記カートリッジ・コネクタ9から抜がれたとき
に、ネゲートする。前記CPU4aは、この記憶手段に
格納されている値を、前記カートリッジ電源供給ポート
12に出力し、この記憶手段がアサートされているとき
は、電源オンにして、ネゲートされているときは、電源
オフにする。
前記読み書き判定記憶手段(VCCRDY)4jは、前
記CPU4aが、前記メモリカートリッジ2への読み書
きを開始を判定するために参照する記憶手段で、前記メ
モリカートリッジ2に電源供給が開始されてから起動す
る前記電源安定タイマ4eが、100 m5ecをカウ
ントしたときこの記憶手段をアサートする。この記憶手
段がアサートされれば供給されている電源電圧が安定し
たとみなして前記メモリカートリッジ2をアクセスする
ことが出来る。この記憶手段は、前記電源供給判定記憶
手段41のネゲートと共にネゲートする。
記CPU4aが、前記メモリカートリッジ2への読み書
きを開始を判定するために参照する記憶手段で、前記メ
モリカートリッジ2に電源供給が開始されてから起動す
る前記電源安定タイマ4eが、100 m5ecをカウ
ントしたときこの記憶手段をアサートする。この記憶手
段がアサートされれば供給されている電源電圧が安定し
たとみなして前記メモリカートリッジ2をアクセスする
ことが出来る。この記憶手段は、前記電源供給判定記憶
手段41のネゲートと共にネゲートする。
第5図(a)乃至(d)に前記格納記憶手段(CNCT
FLAG)4にの構成図を示す。
FLAG)4にの構成図を示す。
前記格納記憶手段(CNCTFLAG)4には、前記C
PU4aが、常時、前記カートリッジ挿抜検知ポート1
1(図示せず)を5 m5ec毎にリードして、その値
を格納する記憶手段である。その格納する領域は、3つ
の領域(CNCTFLAGI。
PU4aが、常時、前記カートリッジ挿抜検知ポート1
1(図示せず)を5 m5ec毎にリードして、その値
を格納する記憶手段である。その格納する領域は、3つ
の領域(CNCTFLAGI。
CNCTFLAG2.CNCTFLAG3.以下C1,
C2,C3とする)があり、それら領域を前記値が51
11sec毎に移動する。
C2,C3とする)があり、それら領域を前記値が51
11sec毎に移動する。
この移動は、まず領域C2に格納されている値が領域C
3に移動(矢印A)L、次に領域C1に格納された値が
領域C2に移動(矢印B)する。
3に移動(矢印A)L、次に領域C1に格納された値が
領域C2に移動(矢印B)する。
さらに前記カートリッジ挿抜検知ポート11から読み込
んだ値を領域C1に格納(矢印C)する。
んだ値を領域C1に格納(矢印C)する。
そして、3個の領域の内、2個以上の領域がアサートさ
れていれば、挿入されたと検知し、3個の領域の内、2
個以上の領域がネゲートされていれば、抜かれたと検知
する。
れていれば、挿入されたと検知し、3個の領域の内、2
個以上の領域がネゲートされていれば、抜かれたと検知
する。
すなわち、第5図(b)に示すようにn回目に読み込ん
だ値(d a t e)の格納が行われると、領域C1
にdate(n)、領域C2にdate(n−1)、領
域C3にdate(n−2)が格納される。
だ値(d a t e)の格納が行われると、領域C1
にdate(n)、領域C2にdate(n−1)、領
域C3にdate(n−2)が格納される。
この後5 m5ec経過するとそれぞれ値が領域を移動
して、第5図(C)に示すようにn+1回目の格納が行
われると、領域C1にda t e (n+1)領域C
2にdate(n)、領域c3にdate(n−1)が
格納される。
して、第5図(C)に示すようにn+1回目の格納が行
われると、領域C1にda t e (n+1)領域C
2にdate(n)、領域c3にdate(n−1)が
格納される。
さらに5IIlsec経過するとそれぞれ値が領域を移
動して、第5図(d)に示すようにn+2回目の格納が
行われ、領域C1にda t e (n+2) 。
動して、第5図(d)に示すようにn+2回目の格納が
行われ、領域C1にda t e (n+2) 。
領域C2にda t e (n+1) 、領域c3にd
ate(n゛)が格納されことになる。
ate(n゛)が格納されことになる。
第6図は前記ID登録記憶手段(IDNUM)4mの構
成を示す。
成を示す。
前記ID登録記憶手段4mは、前記CPU4aが、前記
ID確認記憶手段4gを設定するときに、参照する記憶
手段で、ここに格納されている値と前記メモリカートリ
ッジ2の先頭アドレスに格納されているIDを比較して
、等しいときに前記ID確認記憶手段4gをアサートす
る。
ID確認記憶手段4gを設定するときに、参照する記憶
手段で、ここに格納されている値と前記メモリカートリ
ッジ2の先頭アドレスに格納されているIDを比較して
、等しいときに前記ID確認記憶手段4gをアサートす
る。
また、この記憶手段は、前記主制御部1がらの、ID登
録命令により複数個の登録ができる。
録命令により複数個の登録ができる。
すなわち前記ID登録記憶手段4mは、例えば4つの領
域(IDNUMI、IDNUM2.IDN0M3及びI
DNUM4.以下11,12.13及びI4とする)を
持っている。そして領域11には“FON”r”、領域
■2には“FORMAT”が前記主制御部1がらのID
登録命令によりそれぞれ格納される。また領域13及び
領域I4は未定義である。
域(IDNUMI、IDNUM2.IDN0M3及びI
DNUM4.以下11,12.13及びI4とする)を
持っている。そして領域11には“FON”r”、領域
■2には“FORMAT”が前記主制御部1がらのID
登録命令によりそれぞれ格納される。また領域13及び
領域I4は未定義である。
次に第7図にカートリッジ挿抜検知ポート11の構成例
を示す。
を示す。
電気的に一端を接地するメモリカートリッジ2がカート
リッジ・コネクタ9に装着されている。
リッジ・コネクタ9に装着されている。
前記カートリッジ・コネクタ9はインバータ11aの入
力端及び、一端に5Vの電圧が印加される抵抗11bの
他端に接続している。前記インバータ11aの出力端1
1cは、MCD制御部4に接続して、前記メモリカート
リッジ2がカートリッジ・コネクタ9に装着されている
が否が検知信号を出力している。
力端及び、一端に5Vの電圧が印加される抵抗11bの
他端に接続している。前記インバータ11aの出力端1
1cは、MCD制御部4に接続して、前記メモリカート
リッジ2がカートリッジ・コネクタ9に装着されている
が否が検知信号を出力している。
また第8図にはカートリッジ電源供給ポート12の構成
例を示す。
例を示す。
一端が電源VCCに接続されたメモリカートリッジ2が
カートリッジ・コネクタ9に装着されている。前記カー
トリッジ・コネクタ9は、他端子が5■に印加されたス
イッチS1の一端子に接続されている。前記スイッチS
1は、接点端子がMCD制御部4に接続し、接点を閉じ
ることによって前記メモリカートリッジ2に電源が供給
される。
カートリッジ・コネクタ9に装着されている。前記カー
トリッジ・コネクタ9は、他端子が5■に印加されたス
イッチS1の一端子に接続されている。前記スイッチS
1は、接点端子がMCD制御部4に接続し、接点を閉じ
ることによって前記メモリカートリッジ2に電源が供給
される。
次に以上のように構成された本実施例のプリンタ・コン
トローラの動作について説明する。このプリンタ・コン
トローラの動作は、大きく分けて4つの処理の動作に分
けることができる。その4つの処理は、挿抜検知処理、
電源供給処理、ID登録・チエツク処理及び通信処理に
なる。まず全体の動作(カートリッジ・リードの動作)
を説明した後、各処理の動作について説明する。
トローラの動作について説明する。このプリンタ・コン
トローラの動作は、大きく分けて4つの処理の動作に分
けることができる。その4つの処理は、挿抜検知処理、
電源供給処理、ID登録・チエツク処理及び通信処理に
なる。まず全体の動作(カートリッジ・リードの動作)
を説明した後、各処理の動作について説明する。
第9図は前記メモリカートリッジ2をカートリッジ・コ
ネクタ9に装着した時のカートリッジ・リードの動作を
示すフローチャートである。
ネクタ9に装着した時のカートリッジ・リードの動作を
示すフローチャートである。
さらに第10図は前記カートリッジ・リードの動作に対
応するタイミングチャートであり、前記フローチャート
のステップに対応する箇所をSl。
応するタイミングチャートであり、前記フローチャート
のステップに対応する箇所をSl。
S2・・・とじて示す。
前記メモリカートリッジ2が装着されたか否か判定する
(ステップSl)。装着された時(Y)は、挿抜記憶手
段4fに検出信号が検出される。
(ステップSl)。装着された時(Y)は、挿抜記憶手
段4fに検出信号が検出される。
未装着の時(N)は、待機状態を維持する。
次に前記検出信号が検出されてから、起動タイマ4dが
500 m5ecをカウントして装着が確定したか判定
する(ステップS2)。装着が確定しなかった場合(N
)は、前記起動タイマ4dがリセットされ、再度前記検
出信号が入力されるまで待機する。装着が確定した場合
(Y)は、電源(VCC)が前記メモリカートリッジ2
に供給される(ステップS3)。次に電源が供給されて
から電源安定タイマ4eが100 m5ecカウントし
て、電源が安定したか判定する(ステップS4)。前記
電源が安定しなかった時(N)は、前記電源安定タイマ
4eがリセットされ、再度安定が確定されるまで待機す
る。電源が安定した時(Y)は、前記メモリカートリッ
ジ2からID読み出す(ステップS5)。そして前記メ
モリカートリッジ2からID番号を読み出した後、前記
電源からの供給をオフする(ステップS6)。
500 m5ecをカウントして装着が確定したか判定
する(ステップS2)。装着が確定しなかった場合(N
)は、前記起動タイマ4dがリセットされ、再度前記検
出信号が入力されるまで待機する。装着が確定した場合
(Y)は、電源(VCC)が前記メモリカートリッジ2
に供給される(ステップS3)。次に電源が供給されて
から電源安定タイマ4eが100 m5ecカウントし
て、電源が安定したか判定する(ステップS4)。前記
電源が安定しなかった時(N)は、前記電源安定タイマ
4eがリセットされ、再度安定が確定されるまで待機す
る。電源が安定した時(Y)は、前記メモリカートリッ
ジ2からID読み出す(ステップS5)。そして前記メ
モリカートリッジ2からID番号を読み出した後、前記
電源からの供給をオフする(ステップS6)。
次に読出した前記ID番号が正しいものか判定をする(
ステップS7)。前記ID番号が正しくなかった時(N
)は、ステップS1に戻り、再度正しい前記ID番号の
メモリカートリッジが装着されるまで待機する。正しい
前記ID番号であった時(Y、)はID確認記憶手段(
CARDIDSTTS)4gをアサートする(ステップ
S8)。
ステップS7)。前記ID番号が正しくなかった時(N
)は、ステップS1に戻り、再度正しい前記ID番号の
メモリカートリッジが装着されるまで待機する。正しい
前記ID番号であった時(Y、)はID確認記憶手段(
CARDIDSTTS)4gをアサートする(ステップ
S8)。
次にMCD制御部4からプリンタ・コントローラ主制御
部(以下、主制御部とする)1にサービス要求信号が送
信される(ステップS9)。そして前記主制御部1から
のカートリッジ・センス・コマンドを通信データポート
7に送信して、受信したか否かMCD制御部4が判定す
る(ステップ510)。そのカートリッジ・センス・コ
マンドを受信しなかった時(N)は、受信がされるまで
待機する。またそのカートリッジ・センス・コマンドを
受信した時(Y) 、MCD制御部4は前記主制御部1
にID確認信号を送信する(ステップ511)。前記主
制御部1は正しいID番号か確認した後、リード・コマ
ンドを通信データボート7に送信して、受信したか否か
MCD制御部4が判定する(ステップ512)。その受
信がされなかった時(N)は、受信が確認されるまで待
機している。その受信がなされた時(Y)は、前記電源
(V CC)が前記メモリカートリッジ2に供給される
(ステップ813)。次に電源が供給されてから電源安
定タイマ4eが100 m5ecカウントして電源が安
定したか判定する(ステップ514)。前記電源が安定
しなかった時(N)は、前記電源安定タイマ4eがリセ
ットされ、再度安定が確定されるまで待機する。前記電
源が安定した時(Y)は、前記メモリカートリッジ2か
らデータを読み出しくステップ515)、前記主制御部
1に送信する(ステップ516)。前記データを受信し
た前記主制御部1は、キャンセル・コマンドを前記MC
D制御部4に送信する(ステップ517)。前記キャン
セル・コマンドを前記通信データポータ7に受信したか
否か判定をする(ステップ518)。前記キャンセル・
コマンドが受信されていなかった時(N)は、ステップ
S15に戻り、再度前記メモリカートリッジ2からデー
タを読み出す。その前記キャンセル・コマンドが受信さ
れていた時(Y)は、前記メモリカートリッジ2への電
源の供給を止める(ステップ519)。
部(以下、主制御部とする)1にサービス要求信号が送
信される(ステップS9)。そして前記主制御部1から
のカートリッジ・センス・コマンドを通信データポート
7に送信して、受信したか否かMCD制御部4が判定す
る(ステップ510)。そのカートリッジ・センス・コ
マンドを受信しなかった時(N)は、受信がされるまで
待機する。またそのカートリッジ・センス・コマンドを
受信した時(Y) 、MCD制御部4は前記主制御部1
にID確認信号を送信する(ステップ511)。前記主
制御部1は正しいID番号か確認した後、リード・コマ
ンドを通信データボート7に送信して、受信したか否か
MCD制御部4が判定する(ステップ512)。その受
信がされなかった時(N)は、受信が確認されるまで待
機している。その受信がなされた時(Y)は、前記電源
(V CC)が前記メモリカートリッジ2に供給される
(ステップ813)。次に電源が供給されてから電源安
定タイマ4eが100 m5ecカウントして電源が安
定したか判定する(ステップ514)。前記電源が安定
しなかった時(N)は、前記電源安定タイマ4eがリセ
ットされ、再度安定が確定されるまで待機する。前記電
源が安定した時(Y)は、前記メモリカートリッジ2か
らデータを読み出しくステップ515)、前記主制御部
1に送信する(ステップ516)。前記データを受信し
た前記主制御部1は、キャンセル・コマンドを前記MC
D制御部4に送信する(ステップ517)。前記キャン
セル・コマンドを前記通信データポータ7に受信したか
否か判定をする(ステップ518)。前記キャンセル・
コマンドが受信されていなかった時(N)は、ステップ
S15に戻り、再度前記メモリカートリッジ2からデー
タを読み出す。その前記キャンセル・コマンドが受信さ
れていた時(Y)は、前記メモリカートリッジ2への電
源の供給を止める(ステップ519)。
以上のように本実施例のプリンタ・コントローラのメモ
リカートリッジ2への電源供給は、メモリカートリッジ
2にID番号やデータの読み書きする時以外は電源を供
給しない。
リカートリッジ2への電源供給は、メモリカートリッジ
2にID番号やデータの読み書きする時以外は電源を供
給しない。
また、さらにプリンタ・コントローラの全体の動作に関
して説明したが、前述した挿抜検知処理、電源供給処理
、ID登録・チエツク処理及び通信処理の各動作につい
て説明する。
して説明したが、前述した挿抜検知処理、電源供給処理
、ID登録・チエツク処理及び通信処理の各動作につい
て説明する。
まず、メモリカートリッジのための挿抜検知処理につい
て説明する。、 MCD制御部4内のCPU4aは、5 m5ec毎に、
格納記憶手段CNCTFLAGI (以下、領域C1と
する)の値をCNCTFLAG2 (以下、領域C2と
する)に移動して、CNCTFLAG2の値をCNCT
FLAG3 (以下、領域C3とする)に移動する。さ
らにカートリッジ挿抜検知ポート11の値を領域C1に
格納する。そして、領域C1、領域C2、領域C3を参
照して、その組合せが、 (領域CI、領域C2,領域C3) −(0,1,1)OR(1,0,1)OR(1,1,0
)OR(1,1,1) のとき、前記メモリカートリッジ2の挿入が開始された
と判定して、前記メモリカートリッジ2の実装状態を示
す挿抜記憶手段(CARDSTTS)4fをアサートす
る。また (領域CI、領域C2,領域C3) 四(0,0,0)OR(0,0,1)OR(0,1,0
)OR(1,0,0) のとき、前記メモリカートリッジ2が抜かれたと判定し
て、前記挿抜記憶手段4fをネゲートする。
て説明する。、 MCD制御部4内のCPU4aは、5 m5ec毎に、
格納記憶手段CNCTFLAGI (以下、領域C1と
する)の値をCNCTFLAG2 (以下、領域C2と
する)に移動して、CNCTFLAG2の値をCNCT
FLAG3 (以下、領域C3とする)に移動する。さ
らにカートリッジ挿抜検知ポート11の値を領域C1に
格納する。そして、領域C1、領域C2、領域C3を参
照して、その組合せが、 (領域CI、領域C2,領域C3) −(0,1,1)OR(1,0,1)OR(1,1,0
)OR(1,1,1) のとき、前記メモリカートリッジ2の挿入が開始された
と判定して、前記メモリカートリッジ2の実装状態を示
す挿抜記憶手段(CARDSTTS)4fをアサートす
る。また (領域CI、領域C2,領域C3) 四(0,0,0)OR(0,0,1)OR(0,1,0
)OR(1,0,0) のとき、前記メモリカートリッジ2が抜かれたと判定し
て、前記挿抜記憶手段4fをネゲートする。
ただし、5 m5ec毎に3回読み込んだうち1回が他
と異なるとき、その1回は、メモリカートリッジ2の挿
抜動作とは関係の無いノイズとみなす。
と異なるとき、その1回は、メモリカートリッジ2の挿
抜動作とは関係の無いノイズとみなす。
第11図は挿抜検知処理の一実施例であり、カートリッ
ジ挿抜検知ポート11と、5IIISeC毎の格納記憶
手段(CNCTFLAG)4k、前記挿抜記憶手段4f
との読み込むタイミングの関係を示す。
ジ挿抜検知ポート11と、5IIISeC毎の格納記憶
手段(CNCTFLAG)4k、前記挿抜記憶手段4f
との読み込むタイミングの関係を示す。
カートリッジ挿抜検知ポート11の変化を示す部分Aは
、前記メモリカートリッジ2の挿抜とは関係の無いノイ
ズであり、前記挿抜記憶手段4fが、ネゲートされてい
る。
、前記メモリカートリッジ2の挿抜とは関係の無いノイ
ズであり、前記挿抜記憶手段4fが、ネゲートされてい
る。
同様に部分Bで、前記メモリカートリッジ2が挿入され
、前記メモリカートリッジ2と、カートリッジ・コネク
タ9の接触点が乱れている状態である。従って、まだ前
記挿抜記憶手段4fは、ネゲートされている。
、前記メモリカートリッジ2と、カートリッジ・コネク
タ9の接触点が乱れている状態である。従って、まだ前
記挿抜記憶手段4fは、ネゲートされている。
同様に部分Cでは、前記メモリカートリッジ2の接触点
が移動中ではあるが接触状態が安定しているので、格納
記憶手段4kが(1,1,0)(0,1,1)となり、
前記挿抜記憶手段4fはアサートする。
が移動中ではあるが接触状態が安定しているので、格納
記憶手段4kが(1,1,0)(0,1,1)となり、
前記挿抜記憶手段4fはアサートする。
部分りては、まだ前記接触点が移動しているため、再び
接触状態が不安定になる。これによって前記格納記憶手
段4kが(0,0,1)(1,0゜1)となり、前記挿
抜記憶手段4fがネゲートされる。
接触状態が不安定になる。これによって前記格納記憶手
段4kが(0,0,1)(1,0゜1)となり、前記挿
抜記憶手段4fがネゲートされる。
そして部分Eでは、前記接触点の移動が終了して接触状
態が確定したので、前記格納記憶手段4kが(1,1,
0)(1,1,,1)となり、前記挿抜記憶手段4には
、アサートする。
態が確定したので、前記格納記憶手段4kが(1,1,
0)(1,1,,1)となり、前記挿抜記憶手段4には
、アサートする。
部分Fは、前記メモリカートリッジ2が、前記カートリ
ッジ・コネクタ9から抜かれ、前記挿抜記憶手段4fは
、ネゲートする。
ッジ・コネクタ9から抜かれ、前記挿抜記憶手段4fは
、ネゲートする。
このようにカートリッジ挿抜検知ポート11の値が乱れ
ていても、上記のような規則で前記挿抜記憶手段4fを
確定し、これを前記メモリカートリッジ2の実装状態を
示すフラグとして参照することにより、5 m5ec前
後の単発的なノイズを除去して、より確実なメモリカー
トリッジ2の挿抜検知をすることができる。
ていても、上記のような規則で前記挿抜記憶手段4fを
確定し、これを前記メモリカートリッジ2の実装状態を
示すフラグとして参照することにより、5 m5ec前
後の単発的なノイズを除去して、より確実なメモリカー
トリッジ2の挿抜検知をすることができる。
次に電源供給処理について説明する。
メモリカートリッジ2が、カートリッジ・コネクタ9に
挿入が開始されても、上記の挿抜検知処理で示したよう
に、接触点が移動している間は接続状態が不安定になる
。そのため、挿入開始されてすぐに電源を供給するとメ
モリカートリッジ2を破壊したり、誤ったデータをリー
ド/ライトすることがある。つまり、前記挿抜記憶手段
4fでメモリカートリッジ2が挿入状態になっても、す
ぐにメモリカートリッジ2に電源を供給することができ
ない。
挿入が開始されても、上記の挿抜検知処理で示したよう
に、接触点が移動している間は接続状態が不安定になる
。そのため、挿入開始されてすぐに電源を供給するとメ
モリカートリッジ2を破壊したり、誤ったデータをリー
ド/ライトすることがある。つまり、前記挿抜記憶手段
4fでメモリカートリッジ2が挿入状態になっても、す
ぐにメモリカートリッジ2に電源を供給することができ
ない。
そこで、上記の挿抜検知処理で説明した前記挿抜記憶手
段4fのアサートが一定時間以上継続してから電源を供
給するようにした。
段4fのアサートが一定時間以上継続してから電源を供
給するようにした。
第12図に前記電源供給処理の一実施例のタイムチャー
トを示し詳細に説明する。
トを示し詳細に説明する。
前記メモリカートリッジ2の挿入が開始されたとき、つ
まり挿抜記憶手段(CARDSTTS)4fがアサート
された時(T1)に、起動タイマ(CDT IMER)
4 dを起動させる。前記起動タイマ4dが、500m
5ecをカウントするまでの間(T2)に、前記挿抜記
憶手段4fに変化がなかった時、前記メモリカートリッ
ジ2の挿入が確定したと判定する。
まり挿抜記憶手段(CARDSTTS)4fがアサート
された時(T1)に、起動タイマ(CDT IMER)
4 dを起動させる。前記起動タイマ4dが、500m
5ecをカウントするまでの間(T2)に、前記挿抜記
憶手段4fに変化がなかった時、前記メモリカートリッ
ジ2の挿入が確定したと判定する。
つまり前記挿抜記憶手段4fのアサートされた時(T1
)に、前記起動タイマ4dが起動する。
)に、前記起動タイマ4dが起動する。
しかし前記起動タイマ4dが5001sec以上をカウ
ントするまでの間(T2)に、前記挿抜記憶手段4fが
ネゲートされる場合がある。。
ントするまでの間(T2)に、前記挿抜記憶手段4fが
ネゲートされる場合がある。。
つまり前記メモリカートリッジ2を挿入中は、カートリ
ッジ・コネクタ9との接触点が移動して接触状態が不安
定である。前記接触点が離れた時に前記起動タイマ4d
はリセットするが、再度前記挿抜記憶手段4fがアサー
トされたときに、前記起動タイマ4dは再起動する。
ッジ・コネクタ9との接触点が移動して接触状態が不安
定である。前記接触点が離れた時に前記起動タイマ4d
はリセットするが、再度前記挿抜記憶手段4fがアサー
トされたときに、前記起動タイマ4dは再起動する。
そして前記起動タイマ4dが50011ISeCをカウ
ントした時(T3)は、電源供給判定記憶手段(VCC
REQ)4 iをアサート(T4)して、カートリッジ
電源供給ポート12に、電源供給信号を出力(T5)し
て、前記メモリカートリッジ2に電源の供給(T6)を
開始する。
ントした時(T3)は、電源供給判定記憶手段(VCC
REQ)4 iをアサート(T4)して、カートリッジ
電源供給ポート12に、電源供給信号を出力(T5)し
て、前記メモリカートリッジ2に電源の供給(T6)を
開始する。
また前記メモリカートリッジ2に電源供給を開始しても
電圧が安定する(T7)まで、読み書きするのを待たな
ければならない。つまり前記電源供給判定記憶手段41
がアサ−) (T5)されると、電源安定タイ7 (V
DT IMER)4 eが起動して、100 m5ec
カウント(T7)したら、読み書き判定記憶手段(VC
CRDY)4 jをアサート(T8)して、前記メモリ
カートリッジ2を読み書き可能な状態にする。
電圧が安定する(T7)まで、読み書きするのを待たな
ければならない。つまり前記電源供給判定記憶手段41
がアサ−) (T5)されると、電源安定タイ7 (V
DT IMER)4 eが起動して、100 m5ec
カウント(T7)したら、読み書き判定記憶手段(VC
CRDY)4 jをアサート(T8)して、前記メモリ
カートリッジ2を読み書き可能な状態にする。
このように、前記メモリカートリッジ2の接続状態の安
定と、電源供給後に電圧の安定を待つことにより、前記
メモリカートリッジ2の保護と、誤ったデータの読み書
きを防ぐことができる。
定と、電源供給後に電圧の安定を待つことにより、前記
メモリカートリッジ2の保護と、誤ったデータの読み書
きを防ぐことができる。
次にID登録・チエツク処理について説明する。
読み書き判定記憶手段(vCCRDY)4 jがアサー
トされると正しい識別(以下、IDとする)番号が登録
されたメモリカートリッジ2か否かを調べなければなら
ない。
トされると正しい識別(以下、IDとする)番号が登録
されたメモリカートリッジ2か否かを調べなければなら
ない。
その方法として、例えばプリンタ・コントローラで使用
する文字データが格納されていなければならないメモリ
カートリッジ2を使用する場合に、第6図のID登録記
憶手段4mにID番号として、F ON T ’ (
asciiコードで、46h、51h、4ch、54h
)を格納しておき、またメモリカートリッジ2をフォー
マットメモリとして使用する場合のために、 FORM
AT” (ascii :7−ドで、48h、4f’h
、52h、4dh、41h、54h )をID番号とし
て、ID登録記憶手段4mの第2領域I2に格納してお
く。
する文字データが格納されていなければならないメモリ
カートリッジ2を使用する場合に、第6図のID登録記
憶手段4mにID番号として、F ON T ’ (
asciiコードで、46h、51h、4ch、54h
)を格納しておき、またメモリカートリッジ2をフォー
マットメモリとして使用する場合のために、 FORM
AT” (ascii :7−ドで、48h、4f’h
、52h、4dh、41h、54h )をID番号とし
て、ID登録記憶手段4mの第2領域I2に格納してお
く。
これにより、このプリンタ・コントローラでは、上記の
2種類のID番号が登録されたメモリカートリッジ2が
使用できる。なお前記ID登録は、プリンタ本体の電源
をオンしたときのプリンタ・コントローラの初期設定時
に、主制御部1からの、ID登録命令によりおこなう。
2種類のID番号が登録されたメモリカートリッジ2が
使用できる。なお前記ID登録は、プリンタ本体の電源
をオンしたときのプリンタ・コントローラの初期設定時
に、主制御部1からの、ID登録命令によりおこなう。
第13図にID登録・チエツク処理の処理動作を示すフ
ローチャートを参照して説明する。
ローチャートを参照して説明する。
メモリカートリッジ2がカートリッジ・コネクタ9に装
着されている場合1、まずワークRAM4cのID登録
記憶手段4mの第1領域11に第1のID番号が登録さ
れているか判定される(ステップ520)。第1のID
番号が未登録で定義されていない時(N)は、ID確認
記憶手段(CARDIDSTTS)4gがネゲートされ
る(ステップ521)。
着されている場合1、まずワークRAM4cのID登録
記憶手段4mの第1領域11に第1のID番号が登録さ
れているか判定される(ステップ520)。第1のID
番号が未登録で定義されていない時(N)は、ID確認
記憶手段(CARDIDSTTS)4gがネゲートされ
る(ステップ521)。
また第11D番号が定義されている時(Y)は前記メモ
リカートリッジ2のメモリ7aの先頭アドレスADに同
じID番号が定義されているか判定する(ステップ52
2)。
リカートリッジ2のメモリ7aの先頭アドレスADに同
じID番号が定義されているか判定する(ステップ52
2)。
ステップS22で、前記メモリカートリッジ2にID登
録記憶手段4mの第1の領域11と同じID番号が定義
されている時(Y)は、前記ID確認記憶手段(CAR
D I DSTTS)4 gがアサートされる(ステッ
プ823)。
録記憶手段4mの第1の領域11と同じID番号が定義
されている時(Y)は、前記ID確認記憶手段(CAR
D I DSTTS)4 gがアサートされる(ステッ
プ823)。
しかし同じID番号が定義されていないとき(N)には
、次にID登録記憶手段4mの第2領域I2にID番号
が登録されているか判定される(ステップ524)。第
2領域I2にID番号が未登録で定義されていない時(
N)は、前記ID確認記憶手段4gがネゲートされる(
ステップ823)。
、次にID登録記憶手段4mの第2領域I2にID番号
が登録されているか判定される(ステップ524)。第
2領域I2にID番号が未登録で定義されていない時(
N)は、前記ID確認記憶手段4gがネゲートされる(
ステップ823)。
また第2領域■2にID番号が定義されている時(Y)
は、前記メモリカートリッジ2に同じ第2領域I2のI
D番号が定義されているか判定する(ステップ525)
。このステップS25で、前記メモリカートリッジ2に
同じID番号が定義されていると利手された時(Y)は
、前記ID確認記憶手段(CARDIDSTTS)4g
がアサートされる(ステップ823)。
は、前記メモリカートリッジ2に同じ第2領域I2のI
D番号が定義されているか判定する(ステップ525)
。このステップS25で、前記メモリカートリッジ2に
同じID番号が定義されていると利手された時(Y)は
、前記ID確認記憶手段(CARDIDSTTS)4g
がアサートされる(ステップ823)。
以下同様にして、第3及び第4のID番号も判定される
(ステップS26乃至ステップ529)。
(ステップS26乃至ステップ529)。
以上のようなID登録・チエツク処理は、装着したメモ
リカートリッジ2のID番号がID登録記憶手段4mに
予め登録された複数のID番号中の1つに等しければ、
正しいID番号とみなし、前記メモリカートリッジから
リードできるものとしてID確認記憶手段4gをアサー
トする。
リカートリッジ2のID番号がID登録記憶手段4mに
予め登録された複数のID番号中の1つに等しければ、
正しいID番号とみなし、前記メモリカートリッジから
リードできるものとしてID確認記憶手段4gをアサー
トする。
この時、正しいID番号であると判定されるためには、
前記メモリカートリッジ2には、先頭アドレスに、ID
登録記憶手段4mに格納しているID@号と同じID番
号の’ FONT’ (asciiコードで、46h
、511+、4eh、54h ) 、又は、 FORM
AT’ (ascii:I−ドで、46h、4rh、
52h、4 dh、41h、54h)を格納していなけ
ればならない。
前記メモリカートリッジ2には、先頭アドレスに、ID
登録記憶手段4mに格納しているID@号と同じID番
号の’ FONT’ (asciiコードで、46h
、511+、4eh、54h ) 、又は、 FORM
AT’ (ascii:I−ドで、46h、4rh、
52h、4 dh、41h、54h)を格納していなけ
ればならない。
そして、前記メモリカートリッジ2の先頭アドレスに格
納されているID番号が、ID登録記憶手段4mに登録
された複数のID番号中の全ての番号と異なるとき、正
しくないID番号とみなされ、そのメモリカートリッジ
2からリードすることができないものとして扱い、ID
確認記憶手段4gをネゲートする。
納されているID番号が、ID登録記憶手段4mに登録
された複数のID番号中の全ての番号と異なるとき、正
しくないID番号とみなされ、そのメモリカートリッジ
2からリードすることができないものとして扱い、ID
確認記憶手段4gをネゲートする。
またID登録・チエツク処理は、前記メモリカートリッ
ジ2のID番号をリードしている時に該メモリカートリ
ッジ2がカートリッジ・コネクタ9から抜かれて挿抜記
憶手段4fがネゲートされた場合、並びに、前記ID確
認記憶手段4gが確定した場合に電源供給判定記憶手段
41をネゲートして前記メモリカートリッジ2への電源
供給を中止する。
ジ2のID番号をリードしている時に該メモリカートリ
ッジ2がカートリッジ・コネクタ9から抜かれて挿抜記
憶手段4fがネゲートされた場合、並びに、前記ID確
認記憶手段4gが確定した場合に電源供給判定記憶手段
41をネゲートして前記メモリカートリッジ2への電源
供給を中止する。
このように挿入されたメモリカートリッジ2のID番号
を確認することによって、このプリンタ・コントローラ
に関係の無いメモリカートリッジ2の挿入による誤動作
を防ぐことができ、さらに、複数のID番号を有効にす
ることにより、複数の決められたメモリカートリッジ2
を使用することもできる。
を確認することによって、このプリンタ・コントローラ
に関係の無いメモリカートリッジ2の挿入による誤動作
を防ぐことができ、さらに、複数のID番号を有効にす
ることにより、複数の決められたメモリカートリッジ2
を使用することもできる。
次にカートリッジ・リード通信処理について、IDM認
記憶手段4gが確定してからの処理を説明する。各部材
に付した参照番号は第1図のものと同様である。この処
理は第9図および第10図を説明したときにすでに概要
を説明しているがもう一度、詳細に説明する。
記憶手段4gが確定してからの処理を説明する。各部材
に付した参照番号は第1図のものと同様である。この処
理は第9図および第10図を説明したときにすでに概要
を説明しているがもう一度、詳細に説明する。
MCD制御部4は、カートリッジ・コネクタ9に装着さ
れたメモリカートリッジ2が正しいID番号を持つこと
が確認できたら、主制御部1ヘコマンドを送信するよう
要求するためサービス要求信号出力ポート8をアサート
する。
れたメモリカートリッジ2が正しいID番号を持つこと
が確認できたら、主制御部1ヘコマンドを送信するよう
要求するためサービス要求信号出力ポート8をアサート
する。
しかし反対に、前記カートリッジ・コネクタ9に装着さ
れたメモリカートリッジ2が正しくないID番号である
ことが確認されたら、他の正しいID番号のメモリカー
トリッジ2に交換されるまで、前記サービス要求信号出
力ポート8は、アサートしない。
れたメモリカートリッジ2が正しくないID番号である
ことが確認されたら、他の正しいID番号のメモリカー
トリッジ2に交換されるまで、前記サービス要求信号出
力ポート8は、アサートしない。
そして前記サービス要求信号出力ポート8のアサートを
検知した前記主制御部1は、正しいID番号のメモリカ
ートリッジ2が挿入されたことを確認するためカートリ
ッジ・センス・コマンドを、MCD3に送信する。
検知した前記主制御部1は、正しいID番号のメモリカ
ートリッジ2が挿入されたことを確認するためカートリ
ッジ・センス・コマンドを、MCD3に送信する。
そのカートリッジ・センス・コマンドを受信した前記M
CD3は、前記主制御部1へID確認記憶手段4gの内
容を返送する。
CD3は、前記主制御部1へID確認記憶手段4gの内
容を返送する。
前記ID確認記憶手段4gの内容を受信した前記主制御
部1は、前記MCD3に挿入されたメモリカートリッジ
2が正しいID番号であることが確認できたら、前記M
CD 3にカートリッジ・リード・コマンドを送信す
る。
部1は、前記MCD3に挿入されたメモリカートリッジ
2が正しいID番号であることが確認できたら、前記M
CD 3にカートリッジ・リード・コマンドを送信す
る。
前記カートリッジ・リード・コマンドを受信した前記M
CD3は、電源供給判定記憶手段41をアサートして、
前記メモリカートリッジ2に電源をO(給し、100
m5ec後に読み書き判定記憶手段4jをアサートして
から、前記メモリカートリッジ2のデータを読みだして
、前記主制御部1へ、送信する。
CD3は、電源供給判定記憶手段41をアサートして、
前記メモリカートリッジ2に電源をO(給し、100
m5ec後に読み書き判定記憶手段4jをアサートして
から、前記メモリカートリッジ2のデータを読みだして
、前記主制御部1へ、送信する。
そして前記主制御部1は、前記メモリカートリッジ2の
データ受信を終了すると前記MCD3にキャンセル・コ
マンドを送信する。
データ受信を終了すると前記MCD3にキャンセル・コ
マンドを送信する。
前記キャンセル・コマンドを受信した前記MCD3は、
前記メモリカートリッジ2からのデータの読み出しを中
よして、電源供給遠足記憶手段411読み書き判定記憶
手段4jが順次ネゲートされ、メモリカートリッジ2へ
の電源供給が中止される。
前記メモリカートリッジ2からのデータの読み出しを中
よして、電源供給遠足記憶手段411読み書き判定記憶
手段4jが順次ネゲートされ、メモリカートリッジ2へ
の電源供給が中止される。
またメモリカートリッジ2をアクセス中に、前記メモリ
カートリッジ2を抜いた場合には、つまり挿抜記憶手段
4fがネゲートされた時は、電源供給判定記憶手段41
、読み書き判定記憶手段4jが順次ネゲートされメモリ
カートリッジ2への電源供給が即中止される。
カートリッジ2を抜いた場合には、つまり挿抜記憶手段
4fがネゲートされた時は、電源供給判定記憶手段41
、読み書き判定記憶手段4jが順次ネゲートされメモリ
カートリッジ2への電源供給が即中止される。
このように、メモリカートリッジ2に対して読み書きす
るときだけ、メモリカートリッジ2に電源を供給するよ
うにしている。
るときだけ、メモリカートリッジ2に電源を供給するよ
うにしている。
以上のような構成によると、本発明の電源供給装置は、
コントローラ内部に、メモリカートリッジの挿抜を検知
する手段とその検知に基づいて前記メモリカートリッジ
への電源供給を制御する手段とによって、前記メモリカ
ートリッジの挿抜の完了を検知し、そのメモリカートリ
ッジから情報データを読み書きするときのみに電源を供
給することができる。
コントローラ内部に、メモリカートリッジの挿抜を検知
する手段とその検知に基づいて前記メモリカートリッジ
への電源供給を制御する手段とによって、前記メモリカ
ートリッジの挿抜の完了を検知し、そのメモリカートリ
ッジから情報データを読み書きするときのみに電源を供
給することができる。
尚、前述の第1の実施例では、タイマを設けて挿抜検知
信号を5 m5ec毎に3個読み込んで記憶していた。
信号を5 m5ec毎に3個読み込んで記憶していた。
しかし前記タイマの代わりに、例えば、挿抜検知信号を
数10個読み込ませて、これにかかる時間をタイマ時間
の代わりとすることも可能である。すなわち、挿抜検知
信号を数10個読み込む間、前記挿抜検知信号が同じ状
態に維持されていなければ、メモリカートリッジが挿入
されたと判定しないように読み込みの計数回数を増やす
。
数10個読み込ませて、これにかかる時間をタイマ時間
の代わりとすることも可能である。すなわち、挿抜検知
信号を数10個読み込む間、前記挿抜検知信号が同じ状
態に維持されていなければ、メモリカートリッジが挿入
されたと判定しないように読み込みの計数回数を増やす
。
そして抜去検知時には3個読み込んで2個が同じ状態な
らメモリカートリッジが抜去されたと判定するようにす
る。従って実質的に検知から判定までの時間を挿入時に
長く、抜去時に短くとることができ、前述の第1の実施
例のようなタイマを用いたのと同様の効果が得られる。
らメモリカートリッジが抜去されたと判定するようにす
る。従って実質的に検知から判定までの時間を挿入時に
長く、抜去時に短くとることができ、前述の第1の実施
例のようなタイマを用いたのと同様の効果が得られる。
また、前述の第1の実施例にはサンプリング時間を5
m5ecにして挿抜検知信号を取り込んでいたが、挿入
時と抜去時のサンプリング時間の周期を変更して、挿入
時は長く、抜去時は短くして、挿入時の判定を遅延させ
ることからメモリカートリッジの挿抜を検知することも
可能である。
m5ecにして挿抜検知信号を取り込んでいたが、挿入
時と抜去時のサンプリング時間の周期を変更して、挿入
時は長く、抜去時は短くして、挿入時の判定を遅延させ
ることからメモリカートリッジの挿抜を検知することも
可能である。
また本発明は、前述した挿抜検知装置の実施例に限定さ
れるものではなく、他にも発明の要旨を逸脱しない範囲
で種々の変形や応用が可能であることは勿論である。
れるものではなく、他にも発明の要旨を逸脱しない範囲
で種々の変形や応用が可能であることは勿論である。
[発明の効果]
以上詳述したように本発明によれば、メモリカートリッ
ジをコネクタに挿入させる際、確実に装着されて接続状
態が安定したことを検知して、前記メモリカートリッジ
に電源供給が行われる。
ジをコネクタに挿入させる際、確実に装着されて接続状
態が安定したことを検知して、前記メモリカートリッジ
に電源供給が行われる。
よって前記メモリカートリッジが格納するデータが破壊
されることを防ぐことができる。
されることを防ぐことができる。
第1図は本発明の一実施例に係るプリンタ・コントロー
ラの構成を示すブロック図、第2図はメモリカートリッ
ジの構成を示すブロック図、第3図はMCD制御部の構
成を示すブロック図、第4図はワークRAMの構成を示
すブロック図、第5図(a)乃至(d)は格納記憶手段
(CNCTFLAG)の構成を示すブロック図、第6図
はID登録記憶手段(IDNUM)の構成を示すブロッ
ク図、第7図はカートリッジ挿抜検知ポートの構成例を
示すブロック図、第8図はカートリッジ電源供給ポート
12の構成例を示すブロック図、第9図はメモリカート
リッジのリードの動作を示すフローチャート、第10図
は第9図のリード動作に対応するタイミングチャート、
第11図は挿抜検知処理の動作のタイミングチャート、
第12図は電源供給処理の動作のタイムチャート、第1
3図はID登録・チエツク処理の動作を示すフローチャ
ート。 1・・・プリンタコントローラ主制御部、2・・・メモ
リカートリッジ、3・・・メモリカートリッジ・ドライ
バ、4・・・MCD制御部、5・・・アドレス/データ
バス、6・・・前記通信制御ポート、7・・・前記通信
データボート、8・・・サービス要求信号出力ボート、
9・・・カートリッジ・コネクタ、10・・・カートリ
ッジ・データ/アドレスポート、11・・カートリッジ
挿抜検知ボート、12・・・カートリッジ電源供給ポー
ト。 出願人代理人 弁理士 坪井 淳 第 図 第 図 第 図 第 図(a) 第 5図(b) 第5図<c> 第 図(d) 第 7図 第 図 手続ネ山正書く方式) 平成2年8月17日
ラの構成を示すブロック図、第2図はメモリカートリッ
ジの構成を示すブロック図、第3図はMCD制御部の構
成を示すブロック図、第4図はワークRAMの構成を示
すブロック図、第5図(a)乃至(d)は格納記憶手段
(CNCTFLAG)の構成を示すブロック図、第6図
はID登録記憶手段(IDNUM)の構成を示すブロッ
ク図、第7図はカートリッジ挿抜検知ポートの構成例を
示すブロック図、第8図はカートリッジ電源供給ポート
12の構成例を示すブロック図、第9図はメモリカート
リッジのリードの動作を示すフローチャート、第10図
は第9図のリード動作に対応するタイミングチャート、
第11図は挿抜検知処理の動作のタイミングチャート、
第12図は電源供給処理の動作のタイムチャート、第1
3図はID登録・チエツク処理の動作を示すフローチャ
ート。 1・・・プリンタコントローラ主制御部、2・・・メモ
リカートリッジ、3・・・メモリカートリッジ・ドライ
バ、4・・・MCD制御部、5・・・アドレス/データ
バス、6・・・前記通信制御ポート、7・・・前記通信
データボート、8・・・サービス要求信号出力ボート、
9・・・カートリッジ・コネクタ、10・・・カートリ
ッジ・データ/アドレスポート、11・・カートリッジ
挿抜検知ボート、12・・・カートリッジ電源供給ポー
ト。 出願人代理人 弁理士 坪井 淳 第 図 第 図 第 図 第 図(a) 第 5図(b) 第5図<c> 第 図(d) 第 7図 第 図 手続ネ山正書く方式) 平成2年8月17日
Claims (2)
- (1)種々の制御情報を格納したメモリカートリッジと
、 前記メモリカートリッジがコネクタに挿抜されたことを
検知する挿抜検知手段と、 前記挿抜検知手段からの挿抜検知信号を読み込む制御手
段と、 前記挿抜検知手段が瞬時的なノイズを除去し得る所定長
の第1フィルタリング時間を持って前記メモリカートリ
ッジ挿入を検知し、且つ前記第1フィルタリング時間よ
り短時間の第2フィルタリング時間を持って前記メモリ
カートリッジの抜去検知を行うことを特徴とするメモリ
カートリッジの挿抜検知装置。 - (2)メモリカートリッジとコネクタとの接触状態に応
じて接触検知信号を発生する接触検知手段と、 前記接触検知手段からの接触検知信号を所定周期でサン
プリングし、2値化情報として順次記憶するサンプリン
グ手段と、 前記2値化情報を複数個参照して前記メモリカートリッ
ジの挿抜を判定する挿抜判定手段と、前記挿抜判定手段
によりが前記メモリカートリッジの挿入判定が成された
ときに起動し、且つ抜去判定が成されたときにリセット
される計数手段と、 前記計数手段により所定計数のカウントが成されたとき
に前記メモリカートリッジに電源を供給し、且つ前記挿
抜判定手段により前記メモリカートリッジの抜去判定が
成されたときに前記電源の供給を停止する電源供給制御
手段とを具備することを特徴とするメモリカートリッジ
の挿抜検知装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2113245A JPH0410091A (ja) | 1990-04-27 | 1990-04-27 | メモリカートリッジの挿抜検知装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2113245A JPH0410091A (ja) | 1990-04-27 | 1990-04-27 | メモリカートリッジの挿抜検知装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0410091A true JPH0410091A (ja) | 1992-01-14 |
Family
ID=14607253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2113245A Pending JPH0410091A (ja) | 1990-04-27 | 1990-04-27 | メモリカートリッジの挿抜検知装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0410091A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004318836A (ja) * | 2003-03-31 | 2004-11-11 | Ricoh Co Ltd | Pcカード制御装置及びpcカード制御方法 |
JP2007164515A (ja) * | 2005-12-14 | 2007-06-28 | Seiko Epson Corp | メモリカードへの電力供給方法、及び、印刷装置 |
-
1990
- 1990-04-27 JP JP2113245A patent/JPH0410091A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004318836A (ja) * | 2003-03-31 | 2004-11-11 | Ricoh Co Ltd | Pcカード制御装置及びpcカード制御方法 |
JP4526837B2 (ja) * | 2003-03-31 | 2010-08-18 | 株式会社リコー | カード認識システム |
JP2007164515A (ja) * | 2005-12-14 | 2007-06-28 | Seiko Epson Corp | メモリカードへの電力供給方法、及び、印刷装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902995B2 (ja) | 自動ポーリング機能をもつ交換可能ユニット・モニタ・リーダ | |
JP2006209643A (ja) | インタフェース回路及びそのインタフェース回路を使用したシステム装置 | |
WO2001091046A1 (fr) | Carte a circuit integre | |
EP1615164B1 (en) | IC card with self-diagnostic function | |
JP2745669B2 (ja) | プリンタ | |
JPH0410091A (ja) | メモリカートリッジの挿抜検知装置 | |
US5979759A (en) | IC card reader/writer and its control method | |
JPH0410016A (ja) | 電源供給装置 | |
JPS6227841A (ja) | カ−トリツジの***又は除去によるエラ−を防ぐ方法及び装置 | |
JP2000276258A (ja) | Ideデバイス挿抜装置および方法 | |
EP1524595B1 (en) | Removable media device, host device, program and recording medium thereof | |
US6957289B2 (en) | Bus system having improved control process | |
JP2001117779A (ja) | 電子機器、及び、プログラム書き換え方法 | |
JP2005284805A (ja) | 小型メモリーカードアダプタ及び情報機器 | |
JP4681096B2 (ja) | 記憶装置 | |
CN116149155A (zh) | 一种成像盒芯片的实现方法及成像盒芯片 | |
JPS63136385A (ja) | 記録装置 | |
JP2000123126A (ja) | Icカ−ドリ−ド、ライト装置付きハンディタ−ミナル | |
JP3667815B2 (ja) | 燃焼器の制御装置 | |
JPS63279344A (ja) | メモリユニット接続検出装置 | |
JPH09305537A (ja) | I/oリカバリタイム挿入可能なデータ処理装置 | |
JPH01223586A (ja) | Icカードテスト方式 | |
JPS635767B2 (ja) | ||
JPS6357267A (ja) | プリンタ装置 | |
JP2878293B2 (ja) | プリンタの拡張フォント供給装置 |