JPS63278484A - スキュー補正されたマスター・クロック信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルのテレビジョン受ｆ［［使われる
スキュー補正されたマスター・クロック信号ＭＣＳを発
生する装置に関する。

発明の背景 ディジタルのテレビジョン受像機において、放送される
アナログのビデオ信号は普通の受信アンテナに供給され
る。アンテナで受信される信号はアナログのチューナお
よび中間周波（ＩＦ）回路により処理される。中間周波
回路からのベースバンドの複合ビデオ信号Ｃｖｓはアナ
ログｅディジタル（Ａ／Ｄ）変換器に供給される。アナ
ログ・ディジタル変換器は、サンプリングすなわチマス
ター・クロック信号ＭＣＳに応答してアナログの複合ビ
デオ信号ＣＶＳについての２進すなわちディジタル形式
の信号を発生する。２進のサンプルはディジタル回路に
おいて処理され、複合ビデオ信号ＣＶＳのルミナンスＹ
（ルマ〕成分およびクロミナンスＣ（り０．）成分がテ
レビジョン受像機のマトリックス回路に供給されるよう
に適当に条件づけられる。マトリックス回路にょシ発生
される赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の信号は、
アナログ形式に変換されて受像管に供給される。

クロマの復調の場合、サンプリング用クロック信号ＭＣ
Ｓの周波数を色副搬送波周波数ＦＳＣの４倍に設定し、
４Ｆｓｃのクロック信号を入来の複合ビデオ信号ＣＶＳ
に組み入れられている色バースト信号ＢＳに位相固定す
ることが有利である。バースト固定の’ｉＦ’ｓｃのク
ロック（ＢＬＣ）を使ってクロミナンス信号Ｃをサンプ
リングすると、次のサンプル・シーケンス、すなわち、
−（Ｂ−Ｙ）、−（Ｒ−Ｙ）、（Ｂ−Ｙ）、（Ｒ−Ｙ）
、−（Ｂ−Ｙ）等が発生される。復調は、サンプル・ス
トリームを個別の（Ｒ−Ｙ）および（Ｂ−Ｙ）のデータ
・ストリームに単にデマルチプレクスすることにより行
なわれる。

しかしながら、メモリに依存する機能（例えば、ピクチ
ャーインピクチャー、静止画像、ズーム、巡回型濾波等
）の場合、ライン固定のクロック（ＬＬＣ）を使ってビ
デオ信号を処理することが望ましい。ライン固定のクロ
ックは、水平ライン当たシ一定の整数（例えば、９１ｏ
）のサンプリング点を発生する。これは、メモリに依存
するビデオ機能の処理（例えば、ライン・メモリ、フィ
ールド・メモリあるいはフレーム・メモリ）を簡単にす
る。その理由は各サンプルが垂直方向に整合しているか
らである（すなわち、テレビジョンのうスターが直交し
てサンプリングされる）。

標準のＮＴＳＣ方式のビデオ信号（例えば、テレビジョ
ン放送信号）の場合、色副搬送波周波数Ｆ’ｓｃの偶数
の整数倍であるサンプリング・クロック周波数は、水平
ライン期間毎に一定の整数のクロック・・セルスを含ん
でいる。色副搬送波周波数Ｆ’ｓｃは、゛標準のＮＴＳ
Ｃ方式のテレビジョン信号において水平ライン周波数Ｆ
Ｈの４５５／２倍（すなわち、Ｆｓｃ　＝　（４５５／
２）ＸＦＨ）に設定される。４Ｆｓｃのサンプリング・
クロック周波数ＦＭＣＳは、水平ライン周期毎に正確に
９１０個のクロック周期（４×４５５／２）を有する。

標準のＮＴＳＣ方式のビデオ信号の場合、クロック信号
はバースト固定されると共にライン固定され、これによ
りクロマの復調およびメモリに依存する応用例（例えば
、ズーム）の両方が容易になる。

しかしながら、ＮＴＳＣ方式と両立性のあるテレビジョ
ン信号が必ずしもＮＴＳＣ方式の放送標準形式に正確に
一致するわけではない。例えば、ビデオ・カセット・レ
コーダー（ＶＣＲ）から発生される信号は、再生信号中
に変化する水平ライン周期を有する。これは、水平ライ
ン当たシ発生されるクロック・・２ルスの数に変動を生
じる（例えば、９０９．９．９１０．９１０．１等）。

一般に、非標準のテレビジョン信号の場合、クロック信
号がバースト固定されると共にライン固定されるという
ことは考えられない。

ディソタル領域において非標準のテレビジョン信号を処
理する公知の２つの方法は、バースト固定のクロックあ
るいはライン固定のクロックのどちらかを使うものであ
る。バースト固定のクロックを使用するとクロマの復調
が簡単になる。しかしながら、バースト固定のクロック
は、水平ライン当りのクロック・・ぐルスの数に変動を
生じ、従って、クロック信号の位相が水平同期成分に対
してラインからラインで変動することになる。クロック
信号の位相が水平同期信号に対してラインからラインで
変動すると、テレビジョンのラスターの連続するライン
からの各画素（ピクセル）の不整合が生じ、それによっ
てメモリに依存する機能について追加の処理が必要とな
る。

バースト固定のクロック・システムにおいて、ピクセル
がメモリに書き込まれる前にピクセルのラインからライ
ンでの不整合を補償するために、入力信号のサンプルは
、入って来る水平同期・臂ルスｌＨ３Ｐおよびす／ブリ
ング・クロックφＡ’ルスＭＣＳＰ間の位相差に関して
時間シフトすなわちスキュー補正される。また、メモリ
から読み出される信号サンプルは、テレビ−／−Ｉン受
像機のＲＧＢマトリックスに供給される前にスキュー誤
差が補正されるＯ″′′ピクチヤーインピクチヤーレビ
ジョン・システム用のタイミング補正”という名称の米
国特許第４，６３８，３６０号明細書には、／？バース
ト固定クロックを使用し、メモリに依存するビデオ信号
処理システムにおいて入って来る信号と出て行く信号中
の時間軸誤差を補正する回路の一例が示されている。

代りに、非標準のテレビジョン信号をサンプリングする
ためにライン固定のクロックを使うこともできる。これ
は、ビデオの機能処理（例えば、ピクチャーインピクチ
ャー）を簡単にするが、テレビジョン信号が非標準のと
きクロマの復調動作を複雑にする。ライン固定のクロッ
ク・システムで動作するクロマ復調装置の詳細について
は、１９８５年６月にシカゴで開催された消費者用エレ
クトロニクスに関する国際会議において、トム・ニレセ
ン（Ｔｏｍ　Ｎｉ１ｌｅｓｅｎ　）氏により発表された
１ライン固定のディジタル・カラー・デコーディ７　り
”　（ＬＩＮＥ　ＬＯＣＫＥＤ　ＤＩＧＩＴＡＬ　Ｃ０
ＬＯＵＲＤＥＣＯＤｒＮＧ　）という題目の論文を参照
されたい。

発明の概要 本発明に従って、スキュー補正されたマスター・クロッ
ク信号ＭＣＳを発生する装置が開示される。

この装置は、スキュー補正されたマスター・クロック信
号ＭＣＳの所望の公称周波数（例えば、４Ｆｓｃ）の一
定の整数（Ｋ）倍の周波数を有する一定周波数信号ＦＦ
ＯＳを発生する発振器を含んでいる。一定周波数の発振
器信号ＦＦＯＳを受け取るように結合されるＫで分周す
る回路は、水平ライン毎の開示時にリセットされるスキ
ュー補正されたマスター・クロック信号ＭＣＳを発生す
る。

このスキュー補正されたマスター・クロック信号ＭＣＳ
はバースト位相に固定されない。さらに、ス、　　キー
−補正されたマスター・クロックは水平ライン当たり一
定整数のクロック・・ぐルス数を発生せず、従って、ラ
イン固定されない。しかしながら、スキュー補正された
マスター・クロック信号ＭＣＳの位相は水平ライン毎の
開始時にリセットされる。

スキュー補正されたマスター・クロック信号ＭＣＳの位
相が一度リセットされると、その周波数は次の水平ライ
ンの開始まで固定（例えば、４Ｆｓｃ）される。

本発明の第１の特徴に従って、Ｋで分周する回路は、フ
リラグフロッグと直列に接続されるｍで割る回路を含ん
でおり、このｍで割る回路は水平ライン毎に一回第１の
制御信号ＦＣＳによりリセットされ、また装置は、前記
ｍで割る回路がリセットされる間前記の７リノグフロツ
プの出力が変化しないようにする手段を含んでいる。

本発明の第２の特徴に従って、Ｋで分周する回路の状態
は、それかりセットされる直前に捕捉され、保持される
（例えば、クロマ復調装置において使用される）。

実施例 図において、各種のブロックを相互接続する線は、場合
によってアナログ信号を伝達する単一の導体結線あるい
は多ビットの並列ディジタル信号を伝達する多導体バス
のいずれかを表わす線である。

以下に説明する機能の多くのものがディジタルあるいは
アナログの領域で実施されるということは、ビデオ信号
処理の技術分野における当業者には容易に理解されるこ
とである。

入って来るビデオ信号はＮＴＳＣ方式の標準形式に名目
上一致するものと仮定する。ＮＴＳＣ方式の標準形式に
名目上一致する信号の例は、ビデオ・カセット・レコー
ダーあるいはビデオ・ディスク・プレーヤーから発生さ
れる信号（以下、非標準のビデオ信号という）。さらに
、所望の公称クロック周波数ＦｖｃＳは色副搬送波周波
数Ｆｓｃの４倍であるものと仮定する。

第１図は、本発明の原理に従って、スキュー補正された
マスター・クロック信号ＭＣＳを発生する装置２０を示
す。スキュー補正されたマスター・クロック信号ＭＣＳ
は、以下に説明する方法で第６図のクロマ復調装置２０
０で使われる。

第１図に示すクロック発生装置２０は、非同期の一定周
波数の発振器信号ＦＦＯＳを発生する自走発振器２２を
含んでいる。自走発振器２２の周波数Ｆｒｒｏｓは、ス
キュー補正されたクロック信号ＭＣＳの所望公称周波数
（例えば、４Ｆｓｃ）の一定の整数（Ｋ）（例えば、３
２）倍に設定される。

Ｋで分周する回路３０（以下、分周回路という）は、非
同期発振器２２の出力端子２４に結合され、その出力端
子３２にスキュー補正されたマスター・クロック信号Ｍ
ＣＳを発生する。クロック信号ＭＣＳの位相は、以下に
説明する方法で水平同期信号・ぐルスｌＨ８５Ｐの発生
に続くライン毎の開始時にリセットさせる。

本発明の利点は、自走で一定周波数の発振器２２がライ
ン固定された電圧制御発振器（ＶＣＯ）の代わりに使わ
れることである。もう１つの利点は、マスター・クロッ
ク信号ＭＣＳが水平ライン毎にリセットされ、それによ
ってビクセルのタイミングがラインからラインで変らな
いことである。これは、メモリに依存する応用例（例え
ば、巡回型フィルタリング、ズーム機能、ピクチャーイ
ンピクチャー処理、凍結機能等）の実現を容易にする。

発振器の周波数の選択は、画像について必要とされるタ
イミング解像度によって決まる。分周回路３０の設計を
簡単にするために、倍数Ｋ（ＦＦＦＯＳ／　４ＦＳＣ）
を２の整数ベキ乗もしくは２の整数倍（例えば、１２８
）に等しく設定することが有利である。例えば、１．８
３２７２７　ＧＨｚの発振器周波数ＦＦＦＯＳは、マス
ター・クロック信号ＭＣＳの所望の公称周沫牧１４．３
１８１８　ＭＨｚ　（４Ｆｓｃ　）の１２８倍である。

これはテレビジョンのラスターに関して０．５４６ナノ
セカンドのタイミング解像度を生じる。

分周回路３０はＪＫフリノゾフロノプ５０に直列に接続
されるｍで割る回路・［０（＋ｎは一定の整数）を含ん
でいる。ｍが２のベキ乗（例えば、１６）であると、ｍ
で割る回路４０は、第１図に示す方法でリプル構成で接
続される複数個のトグル型フリッグフロッグ４２．４４
・・・および４８で実現することができる。トグル型の
フリップフロップ４２−４８は、第１の制御すなわちタ
イミング信号ＦＣＳに応答して水平ライン毎に一回リセ
ットされる。

第２図は、一定の周波数の発振器信号ＦＦＯＳおよび入
って来る水平同期信号ｉＰルスｌＨ８５Ｐの個々のエツ
ジ１０２（例えば、前縁）に応答して第１の制御信号Ｆ
ＣＳを発生する装置１００を示す。制御信号発生装置１
００に供給される水平同期信号ｌＨ８５は、連続時間の
アナログ信号である。水平同期信号ｌＨ８５は、テレビ
ジョン受像機の通常の水平位相固定ループ回路から得ら
れる。

制御信号発生装置１００は、複数個のＤ型フリノグフロ
ッ７’１０４，１０６，１０８．および一対のオアゲー
ト１１０と１１２を含んでいる。制御信号発生装置１０
０の動作は、第３図に示す波形と関連させて説明する。

一定周波数の発振器信号ＦＦＯＳ（波形３６ａ）はクリ
ップフロップ１０４−１０８のクロック入力端子に供給
される。入って来る水平同期信号・ぐルスｌＨ８５Ｐの
前縁１０２（波形３．ｂ）は第１のフリップフロップ１
０４のデータ入力端子Ｄ１に結合される。第１のクリッ
プフロップ１０４のＱ！およびＱ１出力（波形３．　ｃ
と３．ｄ）は、オアゲート１１２の入力端子および第一
２のフリップフロップ１０６のデータ入力端子Ｄ２にそ
れぞれ供給される。Ｑ２およびＱ２の出力（波形３．　
ｅと３．ｆ）は第３のフリップフロップ１０８のデータ
入力端子Ｄ３およびオアダート１１０の入力端子にそれ
ぞれ結合される。第３のクリップフロップ１０８のＱ３
出力（波形３６ｇ）は、オアゲート１１０および１１２
の各入力端子に供給される。第１および第２の制御信号
すなわちタイミング信号ＦＣＳおよびＳＣＳ　（波形３
、　ｈと３．ｉ）は、オアゲート１１０および１１２の
出力端子１１４と１１６にそれぞれ発生される。

波形３．ｊは第２の制御信号ＳＣＳの反転された値ＳＣ
Ｓを示す。

波形３．　ｈから分るように、第１の制御信号ＦＣＳは
、一定周波数の発振器信号ＦＦＯＳの第２の上がシエッ
ジ１２２（入って来る水平同期信号）ｅシスｌＨ８５Ｐ
の前縁１０２の発生後）から第３の上がシエッジ１２４
まで延びる。第２の制御信号ＳＣ８は、波形３．　ｉに
示すように、一定周波数の発振器信号ＦＦＯＳの第１の
上がり１２０から第３の上がシエツジ１２４まで延びる
。第１の制御信号パルスＦＣＳＰの前縁１２６は、関連
する第２の制御信号パルス５ｃｓｐの前縁１２８の後生
じる。

先に示したように分周回路３０ｔｉｍで割る回路４０お
よびＪＫフリクプフロッゾ５０を含んでいる。

ｍで割る回路４０のトグル型フリッゾフロッグ４８の出
力Ｑ４は、アンドｆ−トロ　６を介してＪＫ型フリップ
７０ッゾ５０のクロック入力端子に供給される。第２の
制御信号ＳＣ８は、フリップフロップ５０のＪおよびＫ
の入力端子に結合される。

クリップフロップ５０のＪおよびＫの入力端子に第２の
制御信号ＳＯ８を供給すると、ｍで割る回路４０が第１
の制御信号Ｆ’Ｃ８に応答してライン毎に一回リセット
されている間Ｑ出力（すなわち、ＭＯＳ信号）における
変化が防止される。

本発明のもう１つの特徴に従って、クロック信号発生装
置２０は、さらに第１図に示す回路６０を含んでいる。

回路６０は、リセット動作の間ＪＫフリップフロッｆ５
０の出力状態Ｑ５に関係なく各々のスキュー補正された
クロック信号／４’ルスＭＣＳＰ　（すべての入って来
る水平同期信号・２ルスｌＨ８５Ｐの後に生じる）の次
の予め定められる遷移（すなわち、上がりあるいは下が
り）を整合させる。整合回路６０の機能については第４
図および第５図の波形を参照しながら以下に説明する。

整合回路６０は、ＪＫフリップフロップ６２、オアゲー
ト６４およびアンドｅ　−）　６６を含んでいる。フリ
ップ７０ノブ６２のＪおよびＫの入力端子は、論理“１
″の状態（＋５Ｖ）および論理“０”の状態（接地）に
それぞれバイアスされている。

クリップフロップ６２のクロック入力端子はトグル型の
フリップフロップ４８の出力信号Ｑ４を受け取るように
結合される。

オアダート６４は、第２の制御信号ＳＣ８およびＪＫ７
１Ｊッゾフロップ５０の出力信号Ｑ５／ＭＣＳを受け取
るように結合される入力端子を有し、ＪＫフリノプフロ
ノｆ６２のリセット端子に結合される出力端子を有する
。アンドゲート６６は、トグル型のフリップフロップ４
８の出力信号Ｑ４およびＪＫフリノゾフロップ６２の出
力信号Ｑ５″を受け取るように結合される入力端子を有
する。アンドゲート６６の出力はＪＫフリップフロップ
５０のクロック入力端子に供給される。

第４図は、クロック信号Ｑｓ　／　ＭＣＳ（波形４．ｄ
）が低い間に制御信号ＦＣＳおよびＳＣＳ　（波形４．
ｂおよび４．Ｃ）が生じる状況を示す。第５図は、クロ
ック信号Ｑｓ／ＭＣＳ（波形５．ｄ）が高い間に制御信
号ＦＣＳおよびＳＣＳ　（波形５．　ｂおよび５．Ｃ）
が生じる状況を示す。クロック信号ＭＣＳの第１の上が
りエツジ８０および８２は、第１の制御信号ｔＪ？ルス
ＦＣＳＰ　７０および７２の終了後一定の時間期間”δ
”の後に生じることが分る。従って、これは制御信号す
なわちタイミング信号ＦＣＳおよびＳＣ８の発生時点に
おいてクロック信号ＭＣＳが低いか高いかどうかに関係
がない。

波形４．　ａは、ｍで割る回路４０の出力信号Ｑ４を示
す。ｍで割る回路４０のトグル型のフリップフロｙ　７
’　４２−４８は第１の制御信号ＦＣＳでリセットされ
る（波形４．ｂ）。一度すセットノｅルスＦＣＳＰ　７
０が無くなると、ｍで割る回路４０の出力Ｑ４は波形４
．ａに示す通常の・ぐターンになる（すなわち、ＦＦＯ
Ｓ信号のｍサイクルごとについてＯ４信号の１つの下が
りエツジ８４）。

リセットパルスＲＰ（波形４．ｅ）によりＪＫフリップ
フロップ６２の出力信号Ｑ５“は低くなる。信号Ｑ５″
は、フリップフロップ６２のクロック入力端子に供給さ
れる信号Ｑ４　（波形４．ａ）の第１の負方向のエツジ
８４の発生まで低いままであり、その時点で信号Ｑｊ／
は高くなる。

アンドゲートロ６の出力における信号Ｑ４′（波形４１
ｇ）は、ＪＫフリッゾフロップ６２からのもう１つの入
力信号Ｑ５“（波形４．ｆ）が高いとき入力信号Ｑ４　
（波形４．ａ）に追従する。フリップフロップ５０のＪ
およびＫの入力端子が低いとき（すなわち、ＳＣ８が低
い）、その出力Ｑ５は低いままである。フリップフロッ
プ５０のＪおよびＫの入力端子が高いとき（すなわち、
ＳＣ８が高い）、クロック入力信号Ｑ４“の負方向エツ
ジごとにフリップフロップ５０はその出力状態Ｑ５が変
わる。ＪＫフリップフロップ５０の出力（波形４．ｄ）
はスキュー補正されたクロック信号ＭＣＳである。

先に説明したように、第５図の波形は、クロック信号Ｑ
ｓ　／ＭＣＳ（波形５．ｄ）が高い間に制御信号ＦＣＳ
およびＳＣ８（波形５．ｂおよび５．ｃ）が発生する状
態を示す。信号Ｑ４、Ｆｅ２およびＳＣＳを示す波形５
．　ａ、５．　ｂおよび５．　ｃは、第４図に示す各波
形４、　ａ、４．ｂおよび４．　ｃと同じである。

フリップフロップ６２がリセットされていないので、Ｊ
Ｋフリップフロノア’６２の出力Ｑ５′（波形５．ｆ）
は高いままである。アンドゲート６６の出力Ｑ４”（波
形５６ｇ）はｍで割る回路４０の出力信号Ｑ４　　（波
形５．ａ）に追従する。フリップフロップ５０のＪおよ
びＫの入力が高い（すなわち、ＳＣ８が高い）ので、ク
ロック入力信号Ｑ４“（波形５、ｇ）のすべての下がり
エツジがＪＫフリップフロップ５０をトリガーする。波
形５．　ｄはＪＫフリッグフロッグ５０の出力ＭＣＳを
示す。クロック信号ＭＣＳの第１の上がシエッゾ８２は
、ｍで割る回路４０が第１の制御信号ＦＣ３に応答して
リセットされた後同じ時間期間１δ”後に生じる。

クロック発生装置２０は、さらに分周回路３０が第１の
制御信号ＦＣＳに応答して水平ラインごとにリセットさ
れる前に分周回路３０の現在の状態ＳＥＳを捕捉し保持
するように分周回路３０に結合される手段１５０を含ん
でいる。状態信号５ＥＳ（分周回路３０がリセットされ
る時点における分周回路の計数値を表わす）は、各ライ
ンの開始時において関連する水平同期ｉ’？ルスｌＨ８
５Ｐに対するクロック信号ＭＣＳのスキューすなわち位
相誤差を示す。状態捕捉手段１５０は、分周回路のフリ
ッグフロノプ４２．４４・・・４８＋よび５０の各出力
段ＱＩＩＱ２１・・・Ｏ４およびＯ５を受け取るように
結合される各り入力端子を有する複数個のＤ型フリッグ
フロッゾ１５２．１５４・・・１５８および１６０を含
んでいる。第２の制御信号ＳＣＳの補数５ＣＳ（波形３
．ｊ）は状態を捕捉するフリップフロップ１５２−１６
０のクロック入力端子のすべてに供給される。

スキューすなわち位相誤差を示す分周回路のフリップフ
ロップ４２−５０の現在の状態ＳＥＳは、ＳＣ８の信号
に応答して各フリップフロップ１５２−１６０に保持さ
れる。第３図から、第２図の制御信号パルス５ｃｓｐ　
（波形３．ｉ）の前縁１２８は第１の制御信号パルスＦ
ＣＳＰ　（波決３．ｈ）の前縁１２６に先だって生じる
ことが分る。これにより、状態捕捉手段１５０は分周回
路３０が第１の制御信号ＦＣＳによりリセットされる前
に分周回路３０の現在の状態ＳＥＳを保持することがで
きる。

クロマ復調装置２００は、第６図に示す方法でスキュー
補正済みの信号ＭＣＳおよび状態信号５ＥＳ（スキュー
誤差を示す）を利用する。第６図のりａマ復調装置は１
９８７年３月３１日に出願番号第０３２．８２９号とし
て出願された米国特許出願の主題である。

入って来る複合のビデオ信号ＣＶＳはアナログ・ディジ
タル変換器（以下、Ａ／Ｄ変換器という）２１０の入力
端子２０２に供給される。Ａ／Ｄ変換器２１０は、スキ
ュー補正されたクロック信号ＭＣＳにより決まる周波数
で入来のビデオ信号ＣＶＳのディジタル表現形式の信号
ＣＶＳ　’を発生する。

ディジタルのサンプルｃｖｓ’は一対の乗算器の２２０
および２３０に供給され、そこでバースト固定の色副搬
送波信号の位相角φ８Ｃ，の余弦値および正弦値がそれ
ぞれ掛けられる。ここで、φｓｃ”ωｓｃ、ｔもしくは
２π・Ｆ　Ｂ　（ｍ　ｔである。第１および第２の乗算
器２２０および２３０の出力ＦＭＯおよびＳＭＯは次式
で表わされる。

ＦＭＯ＝（Ｂ−Ｙ）＋２倍の周波数（２Ｆｓｃ）成分　
　（す５Ｍ０＝（Ｒ−Ｙ）＋２倍の周波数（２Ｆｓｃ）
成分　　（２）上式において、２倍の周波数成分は色副
搬送波周波数Ｆ’ｓｃの２倍の周波数の信号成分である
。一対の低域通過フィルタ２５０および２６０が各乗算
器２２０および２３０に結合され、その出力から望まし
くない２倍の周波数（２Ｆｇｃ）成分を除去する。

乗算器２３０および２３０に供給される正弦値および余
弦値は、色副搬送波信号に位相固定され、内部的に発生
される信号の瞬時位相φｇｃＫ応答してランダム・アク
セスの読出し専用メモリ（ＲＯＭ）２４０から発生され
る。位相角情報φｓｃがどのようにして発生されるかの
説明は後で行なう。

クロマ復調装置２００は、バースト固定の色副搬送波を
表わす信号の瞬時位相角φｓｃを発生する回路３００を
含んでいる。回路３００は、離散時間発振器（以下、Ｄ
ＴＯという）３１０、スキニー補正されたクロック信号
ＭＣＳにおける１ラインに一度の不連続を補償する手段
３２０およびバースト位相誤差情報を供給する手段３３
０を含んでいる。ＤＴＯ３１０は、遅延要素３１２およ
び加算器３１４を含んでいる。遅延要素３１２はマスタ
ー・クロック信号ＭＣＳでクロック制御される複数個Ｃ
）のＤ型フリッグフロップで構成される。各クロック期
間ごとに加算器３１４はｐビットの前の和（第１の入力
端子３１６における）に（ｐ−１）ビット増加分（第２
の入力端子３１８における）を加える。加算器出力のｐ
ビットだけがＤ型フリップフロッグに保持され、それに
よりモジュロ（２ｐ）の累算器が構成される。

端子３１８における増加分は以下の和から成る。

０公称色副搬送波Ｆｓｃ　（すなわち、ＮＴＳＣ方式の
場合３．５８　ＭＨｚ　）を表わす端子３４０における
（ｐ−１）ビット値ＮＣ８５ Ｏラインごとに一度、ｑビットの状態すなわちスキュー
誤差信号ＳＥＳの正規化された値を表わす端子３２２の
（ｐ−１）ビット値Ｎ５ＥＳＯ内部的に発生される色副
搬送波を表わす信号φｓｃおよび入って来る複合ビデオ
信号ＣＶＳに含まれるバースト信号８８間の位相誤差Δ
φｓｃを表わす端子３２２における（ｐ−４２）有効ピ
ット値ＰＥ５ｐＯ値は、色副搬送波を表わす信号φｓｃ
の再生における所望の解像度が得られるように選択され
る。Ｈｚ、（例えば、３０　Ｈｚ、）すなわち公称クロ
ノク周波数ＦＭＣＳ（例えば、ＮＴＳＣ方式の場合、１
４．３　ＭＨｚ　）における解像度ｒおよびビット数９
間の関係は次式で与えられる。

ｒ　＝　ＦＭＣＳ／２ｐ この特定の実施例において、ｐは２０ビツトで、　ある
。

加算器３５０は、端子３３２の位相誤差信号ＰＥＳ　ｆ
　ｆＭ子３４０の色副搬送波周波数の公称値ＮＣ３Ｓに
加える。もう１つの加算器３６０は、端子３２２の状態
すなわちスキュー誤差信号Ｎ５ＥＳ　　の正規化された
値を加算器３５０の出力に水平ラインごとに一度加える
。

次のような例示的状態を考えてみる。

０ｐ＝８ビツト Ｏｑ　＝　５ビツト ０位相誤差信号ＰＥＳ　＝　０ ０正規化された状態すなわちスキュー誤差信号Ｎ５ＥＳ
　＝０ ０マスター・クロック信号ＭＣＳの公称周波数は４ＦＳ
Ｃである。

０色副搬送波信号を表わす公称ディジタル値が以下のよ
うに与えられる。

ＮＣ３Ｓ　＝　２Ｐ／４ ＝２ｐ−２ ＝２６ ＝ｏｉｏｏ　ｏｏｏ。

これらの状態の下で、加算器３１４のモジュロ２８の出
力はクロック周期ごとに一定増加分０１００００００だ
け増加される。

クロック屋　　　　　　　加算器の出力上記の表から、
ＤＴＯ３１０の出力は鋸歯状形式の応答であり、ＦＢＣ
（すなわち、４つのクロック・・ゼルスごとに１サイク
ル）で−組の４つの値（００００００００，０１０００
０００，１０００００００，１１００ｏｏｏｏ　）を反
復する。この例の場合、ＤＴＯの出力値は、色副搬送波
信号周波数Ｆ’ｓｃの公称値を表わすＮＣ３Ｓの値（す
なわち、０１００００００　）によシ設定される。先に
示したように、ＰＥ５Ｏ値およびＮＳ　ＥＳの値は両方
ともＯであるものと仮定する。

機能ブロック３２０は乗算器３２４およびアンドダート
３２６を含んでいる。乗算器３２４は、ｑピットのスキ
ュー誤差信号ＳＥＳに正規化因数ＮＦ＝２ｐＱ／４を掛
けることにより（ｐ−１）ビットの正規化されたディノ
タル値Ｎ５ＥＳｔ発生する。

正規化因数ＮＦは２の整数ベキ乗であるから、乗算機能
は簡単なビット・シフトにより実現することができる。

アンドダート３２６の一方の入力は（ｐ−１）ビットの
正規化されたスキュー誤差信号Ｎ５ＥＳを受け取るよう
に結合される。新しいライン信号ＮＬＳの補数ＮＬＳ　
（４，ｉおよび５．ｉ）はアンドゲート３２６の他方の
入力に結合される。アンドタート３２６は、ＮＬＳ信号
に応答して水平ラインごとに一回出力端子３２２に正規
化されたスキュー誤差信号Ｎ５ＥＳを発生する。正規化
されたスキュー誤差信号Ｎ５ＥＳを色副搬送波信号の公
称値ＮＣ３Ｓに加えることは−、水平ラインごとの開始
時においてクロック・ｉ４ルスＭＣＳＰの伸長について
ＤＴＯの出力φｓｃを補償する。

第７図に示すＤ型フリッグフロッグ３７０は新しいライ
ン信号ＮＬＳを発生する。フリップフロッグ３７０のＤ
入力端子は論理″１＃の状態（−１−５Ｖ　）にバイア
スされる。クロック信号ＭＣＳおよび第２の制御信号Ｓ
Ｃ８は、フリップ７０ツブ３７０のクロック入力端子お
よびリセット入力端子にそれぞれ供給される。波形４．
　ｉ　および波形５．　ｉは、フリップフロッグ３７０
の出力端子３７２におけるＮＬＳ信号を示す。

機能ブロック３３０はアンドダート３３４およびバース
ト・ループ・フィルタ３３６を含んでぃる。アンドゲー
ト３３４は、端子２６２における信号およびバースト信
号ＢＧＳを受け取るように結合される。バースト・ター
ト信号ＢＧＳは入って来る複合ビデオ信号ＣＶＳのバー
スト・セグメントの間論理″１＃である。アンドゲート
３３４は、バースト・ダート信号ＢＧＳが論理“１＃の
とき、低域通過フィルタ２６０の出力をその出力に発生
する。この期間の間、低域通過フィルタ２６０の出力は
、内部的に発生される色副搬送波を表わす信号φｓｃお
よび入って来る複合ビデオ信号ＣＶＳ中に含まれるバー
スト信号８８間の位相誤差Δφｓｃを表わす。

内部的に発生されるφｓｃ信号がバースト信号ＢＳと同
相のときは、低域通過フィルタ２６０の出力は零である
。φｓｃ信号がＢＳ信号より進んでいると、低域通過フ
ィルタ２６０の出力は負である。

また、φｓｃ信号がＢＳ信号より遅れていると低域通過
フィルタ２６０の出力は正である。

バースト・ルーフ書フィルタ３３６は、バースト信号Ｂ
Ｓの幾つかのサイクルにわたってアンドゲート３３４の
出力Δφｓｃの重み付けされた平均ＰＥＳ　（例えば、
ΣＷｉ・Δφｓｃ）を発生する。色副搬送波信号の公称
値をＮＣ３Ｓに正または負の位相誤差値ＰＥＳを加える
と、ＤＴＯの出力φｓｃがバースト信号ＢＳと同期する
ようにＤＴＯの出力周波数を高くしたり、低くしたりす
る。

ＲＯＭ　２４０は、ＲＯＭのアドレス入力ポートに供給
されるφ８ｃの値により表わされる位相角について正弦
および余弦の関数値を発生する。色副搬送波信号の位相
角およびＲＯＭ　２４０のφｓｃ入力間の関係は次式で
与えられる。

位相角＝φｓｃ／２ｐＸ２π ここでφｓｃは正の数を表わす。

要するに、回路３００は、クロマ復調装置２００で使わ
れる不連続のスキュー補正されたクロック信号ＭＣＳか
らバースト固定された色副搬送波を表わす信号φｇｃを
発生する。ＤＴＯ３１０は、バースト固定された色副搬
送波を表わす信号φｓｃを示すモノ−口（２ｐ）の出力
を発生する。機能ブロック３２０は、スキュー補正され
たクロック信号ＭＣＳＫおける１ラインー回の不連続を
補償する。機能ブロック３３０は、内部的に発生される
φｓｃ信号および入って来る複合ビデオ信号ＣＶＳ中の
色バースト信号８８間の位相誤差を補正する。

【図面の簡単な説明】

第１図は、本発明に従って、スキュー補正されたマスタ
ー・クロック信号ＭＣＳおよび付随するスキュー誤差信
号ＳＥＳを発生する装置のブロック図である。 第２図は、第１図のクロック信号発生装置に使われる一
対の制御信号ＦＣＳおよびＳＣＳを発生する装置の論理
図である。 第３図は、第２図の制御信号発生装置の動作を理解する
のに有用な信号波形図である。 第４図および第５図は、第１図のクロック信号発生装置
の機能を説明するのに有用な信号波形図である。 第６図は、スキュー補正されたクロック信号ＭＣＳを使
用するクロマ復調装置のｆｏツク図である。 第７図は、第６図のクロマ復調装置に使われる新しいラ
イン信号ＮＬＳを発生する装置の一部のブロック図であ
る。 ２０・・・スキュー補正されたマスター・クロック信号
発生装置、２２・・・一定周波数の発振器、３０・・・
Ｋで分周する回路、４０・・・ｍで割る回路、６０・・
・整合回路、１００・・・制御信号発生装置、１５０・
・・状態捕捉手段。

Claims (2)

【特許請求の範囲】
1. （１）画像情報から成り連続する水平ライン間に配置さ
   れる周期的な水平同期信号ＩＨＳＳを含んでいる入来の
   複合ビデオ信号ＣＶＳのディジタル・サンプルを処理し
   、かつ前記複合ビデオ信号ＣＶＳの前記ディジタル・サ
   ンプルを発生するためのスキュー補正されたマスター・
   クロック信号ＭＣＳを発生する装置を含んでいるディジ
   タル・テレビジョン・システムにおいて使われる、スキ
   ュー補正されたマスター・クロック信号発生装置であっ
   て、前記スキュー補正されたマスター・クロック信号Ｍ
   ＣＳの所望の公称周波数の一定の整数（Ｋ）倍の周波数
   を有する非同期の一定周波数信号ＦＦＯＳを発生する発
   振器と、 前記入来の水平同期信号ＩＨＳＳおよび前記非同期の一
   定周波数の発振器信号ＦＦＯＳに応答し、入来の水平同
   期信号パルスＩＨＳＳＰごとの発生に続いて第１の制御
   信号ＦＣＳを発生する手段と、前記非同期の一定周波数
   の発振器信号ＦＦＯＳを受け取るように結合され、前記
   第１の制御信号ＦＣＳに応答し、ラインごとに一回変更
   された位相を有する前記スキュー補正されたマスター・
   クロック信号ＭＣＳを発生する位相変更手段とを含んで
   おり、 前記位相変更手段は前記スキュー補正されたマスター・
   クロック信号ＭＣＳを発生し、水平ラインごとに一回リ
   セットされるＫで割る分周回路を含み、 前記非同期の一定周波数の発振器信号ＦＦＯＳの前記周
   波数は、前記スキュー補正されたマスター・クロック信
   号ＭＣＳの前記所望の公称周波数の偶数の整数倍（Ｋ＝
   ２ｍ、ｍは整数である）であり、前記分周回路は、フリ
   ップフロップと直列に接続されるｍで割る回路を含み、
   前記ｍで割る回路は水平ラインごとに一回前記第１の制
   御信号によりリセットされ、 前記装置が、さらに前記ｍで割る回路が前記第１の制御
   信号ＦＣＳに応答してリセットされる間に前記フリップ
   フロップの出力が変わらないようにする手段を含んでい
   る、前記スキュー補正されたマスター・クロック信号発
   生装置。
2. （２）画像情報から成り連続する水平ライン間に配置さ
   れる周期的な水平同期信号ＩＨＳＳを含んでいる入来の
   アナログ複合ビデオ信号ＣＶＳのディジタル表現形式の
   ものを処理するディジタルのテレビジョン・システムで
   あり、マスターすなわちサンプリングのクロック信号Ｍ
   ＣＳに応答して前記入来の複合ビデオ信号ＣＶＳをディ
   ジタル表現形式に変換するアナログ・ディジタル変換器
   を含んでいるディジタル・テレビジョン・システムにお
   いて使われる、スキュー補正されたマスター・クロック
   信号発生装置であって、 前記マスター・クロック信号ＭＣＳの所望周波数の一定
   整数（Ｋ）倍の公称周波数を有する高周波信号ＦＦＯＳ
   を発生する発振器と、 前記高周波の発振器信号ＦＦＯＳを受け取るように結合
   される入力端子および前記マスター・クロック信号ＭＣ
   Ｓが供給される出力端子を有するＫで割る分周回路と、 前記入来の水平同期信号ＩＨＳＳおよび前記一定の高周
   波の発振器信号ＦＦＯＳに応答し、水平ラインごとに一
   回制御信号ＣＳを発生する手段と、前記分周回路に結合
   され、前記制御信号ＣＳに応答し、前記入来の水平同期
   信号ＩＨＳＳに対する前記クロック信号ＭＣＳの位相す
   なわちスキューを示す前記分周回路の現在の出力状態を
   水平ラインごとに一回捕捉する手段とを含む、スキュー
   補正されたマスター・クロック信号発生装置。