JP2635988B2 - ディジタル位相同期回路 - Google Patents
ディジタル位相同期回路Info
- Publication number
- JP2635988B2 JP2635988B2 JP63017444A JP1744488A JP2635988B2 JP 2635988 B2 JP2635988 B2 JP 2635988B2 JP 63017444 A JP63017444 A JP 63017444A JP 1744488 A JP1744488 A JP 1744488A JP 2635988 B2 JP2635988 B2 JP 2635988B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- input
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 （発明の属する技術分野） 本発明は、ディジタル化された入力信号に位相同期し
た信号を発生する位相同期回路に関するものである。
た信号を発生する位相同期回路に関するものである。
（従来の技術） NTSCカラーテレビ信号を輝度信号（Ｙ）と色信号
（Ｃ）に分離してＩ信号、Ｑ信号あるいはＲ−Ｙ信号、
Ｂ−Ｙ信号等を正確に得ようとすれば、色副搬送波に位
相同期した信号を発生する位相同期回路が必要である。
この位相同期回路には、アナログ信号処理による方法
と、ディジタル信号処理による方法とがある。
（Ｃ）に分離してＩ信号、Ｑ信号あるいはＲ−Ｙ信号、
Ｂ−Ｙ信号等を正確に得ようとすれば、色副搬送波に位
相同期した信号を発生する位相同期回路が必要である。
この位相同期回路には、アナログ信号処理による方法
と、ディジタル信号処理による方法とがある。
アナログ信号処理による方法では、入力テレビ信号の
色副搬送波に位相同期したｎ倍の周波数のクロックでA/
D変換し、その後ディジタル信号処理によりY/C分離を行
うことになる。このような方法では、A/D変換に際して
使用する標本化クロックの周波数が色副搬送波周波数の
４倍であることが同位相のディジタル信号の抽出に望ま
しく、標本化周波数に制限がある欠点があった。
色副搬送波に位相同期したｎ倍の周波数のクロックでA/
D変換し、その後ディジタル信号処理によりY/C分離を行
うことになる。このような方法では、A/D変換に際して
使用する標本化クロックの周波数が色副搬送波周波数の
４倍であることが同位相のディジタル信号の抽出に望ま
しく、標本化周波数に制限がある欠点があった。
また、この方法では、色副搬送波の分離に際して、水
平同期信号の分離を行う時のように同期信号の振幅分離
方式を利用できないため、入力テレビ信号の内、色副搬
送波の期間のみ分離するためのゲートを開く回路等を必
要とし、その分離回路が複雑な回路構成となり、更に、
このような複雑な回路をアナログ回路で構成しなければ
ならないため、回路が不安定なり易いという欠点があっ
た。
平同期信号の分離を行う時のように同期信号の振幅分離
方式を利用できないため、入力テレビ信号の内、色副搬
送波の期間のみ分離するためのゲートを開く回路等を必
要とし、その分離回路が複雑な回路構成となり、更に、
このような複雑な回路をアナログ回路で構成しなければ
ならないため、回路が不安定なり易いという欠点があっ
た。
また、ディジタル信号処理による方法には、入力信号
をA/D変換する標本化周波数と同じ周波数のクロックで
入力信号と同じデータを発生させる方法がある。
をA/D変換する標本化周波数と同じ周波数のクロックで
入力信号と同じデータを発生させる方法がある。
従来のこの種の方法では、入力信号と同じ波形の信号
を前記クロックに対し十分高いｍ倍の周波数で標本化し
た形でのデータを記憶しておき、このデータの標本化周
期に対応する位相毎にメモリのアドレス信号を発生させ
て読み出している。
を前記クロックに対し十分高いｍ倍の周波数で標本化し
た形でのデータを記憶しておき、このデータの標本化周
期に対応する位相毎にメモリのアドレス信号を発生させ
て読み出している。
そして、一般的には入力信号の繰り返し周波数と前記
標本化周波数が正数比になっていないため、前記読み出
しアドレス信号を発生させる手段（位相発生回路）とし
てROMを使用し、このROMの内容を所定の値にセットする
ことにより、正数比にならない分を近似値で表わすよう
にしている。第３図はこのようなROMを使用した位相発
生回路の構成図であり、標本化クロックをカウンタ31で
カウントし、そのカウント値をROM32のアドレスとし
て、ROM32から標本化時刻における搬送波の位相情報33
を発生する。
標本化周波数が正数比になっていないため、前記読み出
しアドレス信号を発生させる手段（位相発生回路）とし
てROMを使用し、このROMの内容を所定の値にセットする
ことにより、正数比にならない分を近似値で表わすよう
にしている。第３図はこのようなROMを使用した位相発
生回路の構成図であり、標本化クロックをカウンタ31で
カウントし、そのカウント値をROM32のアドレスとし
て、ROM32から標本化時刻における搬送波の位相情報33
を発生する。
このように、従来の方法では読み出しアドレス信号を
発生する手段にもROMを使用していたため、メモリ容量
が非常に大きくなり、特に、LSIで構成する場合には１
チップに入り難いという欠点があった。
発生する手段にもROMを使用していたため、メモリ容量
が非常に大きくなり、特に、LSIで構成する場合には１
チップに入り難いという欠点があった。
（発明の目的） 本発明は、上述したような従来の欠点を解消し、標本
化周波数の制限，回路の不安定性，ならびに回路の小形
化を解決した位相同期回路をうることを目的とするもの
である。
化周波数の制限，回路の不安定性，ならびに回路の小形
化を解決した位相同期回路をうることを目的とするもの
である。
（発明の構成） （発明の特徴と従来の技術との差異） 本発明は、入力信号と同じ波形の信号を発生するため
に入力する基本アドレス信号（すなわち位相情報）を標
本化クロック毎に一定の値を累算する回路で発生するこ
とを最も主要な特徴とする。従来の技術ではROMを用い
てアドレス信号を発生していたのに対し、本発明では論
理回路により行う点が異なる。
に入力する基本アドレス信号（すなわち位相情報）を標
本化クロック毎に一定の値を累算する回路で発生するこ
とを最も主要な特徴とする。従来の技術ではROMを用い
てアドレス信号を発生していたのに対し、本発明では論
理回路により行う点が異なる。
（実施例） 第１図は本発明の一実施例のブロック構成図を示し、
図において、１はNTSC信号入力端子、２は同期分離回
路、３はクロック発生回路、４はA/D変換回路、５はY/C
分離回路、６は色信号復調回路、50はＹ信号出力端子、
51はC1信号出力端子、52はC2信号出力端子、100は本発
明の対象である位相同期回路である。この位相同期回路
の中で101は位相比較回路、102は信号発生回回路、103
は同期化信号出力端子、104は位相発生回路、105は位相
補正回路、106は位相補正量決定回路である。
図において、１はNTSC信号入力端子、２は同期分離回
路、３はクロック発生回路、４はA/D変換回路、５はY/C
分離回路、６は色信号復調回路、50はＹ信号出力端子、
51はC1信号出力端子、52はC2信号出力端子、100は本発
明の対象である位相同期回路である。この位相同期回路
の中で101は位相比較回路、102は信号発生回回路、103
は同期化信号出力端子、104は位相発生回路、105は位相
補正回路、106は位相補正量決定回路である。
次に動作を説明すると、NTSC信号入力端子１から入力
されるNTSCカラーテレビ信号は同期分離回路２におい
て、水平同期信号が分離され、この水平同期信号に位相
同期した標本化クロック（Ｔ）がクロック発生回路３に
おいて発生させ、この発生された標本化クロック（Ｔ）
がそれぞれ必要な各種回路に供給される。
されるNTSCカラーテレビ信号は同期分離回路２におい
て、水平同期信号が分離され、この水平同期信号に位相
同期した標本化クロック（Ｔ）がクロック発生回路３に
おいて発生させ、この発生された標本化クロック（Ｔ）
がそれぞれ必要な各種回路に供給される。
また、入力されたNTSCカラーテレビ信号はA/D変換回
路４にも供給され、ここでアナログ信号からディジタル
信号に変換される。
路４にも供給され、ここでアナログ信号からディジタル
信号に変換される。
NTSCの信号形式は、色副搬送波を色信号で変調した搬
送色信号成分が輝度信号Ｙの高周波領域に周波数多重さ
れた形になっており、このため輝度信号Y,搬送色信号Ｃ
を独立に処理するためにはY/Cを分離する必要がある。
送色信号成分が輝度信号Ｙの高周波領域に周波数多重さ
れた形になっており、このため輝度信号Y,搬送色信号Ｃ
を独立に処理するためにはY/Cを分離する必要がある。
従って、A/D変換回路の出力信号はY/C分離回路５にお
いて輝度信号Ｙと搬送色信号Ｃに分離され、輝度信号Ｙ
がＹ信号出力端子50に、搬送色信号が色信号復調回路６
に出力される。
いて輝度信号Ｙと搬送色信号Ｃに分離され、輝度信号Ｙ
がＹ信号出力端子50に、搬送色信号が色信号復調回路６
に出力される。
色信号復調回路６では２つの色信号C1,C2信号が復調
されるが、この時復調のために入力NTSC信号の色副搬送
波と同相の信号を発生する必要がある。この信号を発生
するのが本発明の対象である位相同期回路100である。
されるが、この時復調のために入力NTSC信号の色副搬送
波と同相の信号を発生する必要がある。この信号を発生
するのが本発明の対象である位相同期回路100である。
位相同期回路100では、A/D変換回路４の出力であるデ
ィジタル化されたNTSC信号のうち、色副搬送波のみに注
目し、この色副搬送波と信号発生回路102の出力との位
相を位相比較回路101において比較し、位相補正量決定
回路106において位相同期化するための位相補正量を決
定する。
ィジタル化されたNTSC信号のうち、色副搬送波のみに注
目し、この色副搬送波と信号発生回路102の出力との位
相を位相比較回路101において比較し、位相補正量決定
回路106において位相同期化するための位相補正量を決
定する。
位相比較回路101および位相補正量決定回路106の構成
は既存の方法で実現でき、例えば入力NTSC信号の色副搬
送波SINθに対し、信号発生回路102において、SIN（θ
＋φ）、COS（θ＋φ）を発生し、位相比較回路101にお
いてSINθ・SIN（θ＋φ）およびSINθ・COS（θ＋φ）
を計算する。そしてφ＝０となるように位相補正量決定
回路106か動作する。すなわち、φ＝０の時、SIN2θ＝
最大値となり、SINθ・COSθ＝０となるので、この条件
を満たすように位相補正量決定回路106が動作する。
は既存の方法で実現でき、例えば入力NTSC信号の色副搬
送波SINθに対し、信号発生回路102において、SIN（θ
＋φ）、COS（θ＋φ）を発生し、位相比較回路101にお
いてSINθ・SIN（θ＋φ）およびSINθ・COS（θ＋φ）
を計算する。そしてφ＝０となるように位相補正量決定
回路106か動作する。すなわち、φ＝０の時、SIN2θ＝
最大値となり、SINθ・COSθ＝０となるので、この条件
を満たすように位相補正量決定回路106が動作する。
信号発生回路102は、基本的には位相発生回路104の出
力に基づいて各標本化クロック（Ｔ）毎の位相でのSIN
θ・COSθの値を発生するが、位相発生回路104の出力に
対して位相補正量決定回路106により支持される値だけ
位相を補正された位相、すなわち位相補正回路105の出
力に従って動作する。
力に基づいて各標本化クロック（Ｔ）毎の位相でのSIN
θ・COSθの値を発生するが、位相発生回路104の出力に
対して位相補正量決定回路106により支持される値だけ
位相を補正された位相、すなわち位相補正回路105の出
力に従って動作する。
次に、本発明の特徴である位相発生回路104の基本動
作原理を説明する。一例として、標本化周波数がスタジ
オ内での標準である13.5M Hzの場合について述べる。
作原理を説明する。一例として、標本化周波数がスタジ
オ内での標準である13.5M Hzの場合について述べる。
第２図は色副搬送波の基本位相と各サンプリング点の
位相関係を示す図である。同図（１）に示す色副搬送波
の周波数fSCはテレビ信号の水平同期周波数fHに対し
て、 fSC＝455/2・fH という関係にあるため、第２図に示すように走査線２ラ
イン当り455サイクル存在することになる。また、13.5M
Hz標本化の場合、同図（２）に示すように２ライン当
り1716サンプル存在する。従って、入力繰り返し波形の
周期1/fSCをＭ分割、入力繰り返し波形が標本化されて
いる標本化クロックの周期、即ち１サンプル間隔をＮ分
割し、 455M＝1716N を満足する（M,N）の組合せを使用する。すなわち、色
副搬送波の１周期の1/M毎に位相を表現する。そして、
位相発生回路104では、１サンプル毎つまり13.5MHzの標
本化クロック毎に２π×N/Mずつ累算し、その累算結果
が該位相発生回路104の出力となる。このことより、位
相発生回路104の出力から信号発生回路102の入力まで
は、log2M（ビット）の信号となる。
位相関係を示す図である。同図（１）に示す色副搬送波
の周波数fSCはテレビ信号の水平同期周波数fHに対し
て、 fSC＝455/2・fH という関係にあるため、第２図に示すように走査線２ラ
イン当り455サイクル存在することになる。また、13.5M
Hz標本化の場合、同図（２）に示すように２ライン当
り1716サンプル存在する。従って、入力繰り返し波形の
周期1/fSCをＭ分割、入力繰り返し波形が標本化されて
いる標本化クロックの周期、即ち１サンプル間隔をＮ分
割し、 455M＝1716N を満足する（M,N）の組合せを使用する。すなわち、色
副搬送波の１周期の1/M毎に位相を表現する。そして、
位相発生回路104では、１サンプル毎つまり13.5MHzの標
本化クロック毎に２π×N/Mずつ累算し、その累算結果
が該位相発生回路104の出力となる。このことより、位
相発生回路104の出力から信号発生回路102の入力まで
は、log2M（ビット）の信号となる。
第４図は位相発生回路104の構成例を示したもので、
標本化クロック毎に、直前の標本化クロック時点におけ
る搬送波位相を示すレジスタ41の出力値と定数N/Mを加
算器42で加算し、レジスタ41に設定して、次の標本化ク
ロック移転の搬送波位相43とする。上述の第２図の例で
は、M,Nは455M＝1716Nを満足し、定数N/Mは値455/1716
＝0.2651…を搬送波位相の時間的必要精度のビット数で
表わした値とする。第４図の構成により、第３図のROM
出力と同様な搬送波位相系列を発生することができる。
標本化クロック毎に、直前の標本化クロック時点におけ
る搬送波位相を示すレジスタ41の出力値と定数N/Mを加
算器42で加算し、レジスタ41に設定して、次の標本化ク
ロック移転の搬送波位相43とする。上述の第２図の例で
は、M,Nは455M＝1716Nを満足し、定数N/Mは値455/1716
＝0.2651…を搬送波位相の時間的必要精度のビット数で
表わした値とする。第４図の構成により、第３図のROM
出力と同様な搬送波位相系列を発生することができる。
（発明の効果） 以上説明したように、本発明は位相発生回路104を大
容量のメモリを用いることなく、単に所定の値を累算す
る論理回路で構成するようにしたため、回路規模が小形
化できる利点がある。特にLSIを実現する場合、前記信
号発生回路102等において大容量メモリを必要とするた
め、位相発生回路104までもメモリで構成する場合には
メモリ容量が大きくなりすぎ、１チップでの実現が困難
であるのに対し、メモリ容量を削減した結果、LSI化の
実現の可能性が高くなる利点がある。
容量のメモリを用いることなく、単に所定の値を累算す
る論理回路で構成するようにしたため、回路規模が小形
化できる利点がある。特にLSIを実現する場合、前記信
号発生回路102等において大容量メモリを必要とするた
め、位相発生回路104までもメモリで構成する場合には
メモリ容量が大きくなりすぎ、１チップでの実現が困難
であるのに対し、メモリ容量を削減した結果、LSI化の
実現の可能性が高くなる利点がある。
第１図は本発明の一実施例のブロック構成図、第２図は
色副搬送波の基本位相と各サンプリング点の位相関係を
示す図、第３図は従来の位相発生回路を示す図、第４図
は本発明の位相発生回路を示す図である。 １……NTSC信号入力端子、２……同期分離回路、３……
クロック発生回路、４……A/D変換回路、５……Y/C分離
回路、６……色信号復調回路、50……Ｙ信号出力端子、
51……C1信号出力端子、52……C2信号出力端子、100…
…位相同期回路、101……位相比較回路、102……信号発
生回路、103……同期化信号出力端子、104……位相発生
回路、105……位相補正回路、106……位相補正量決定回
路。
色副搬送波の基本位相と各サンプリング点の位相関係を
示す図、第３図は従来の位相発生回路を示す図、第４図
は本発明の位相発生回路を示す図である。 １……NTSC信号入力端子、２……同期分離回路、３……
クロック発生回路、４……A/D変換回路、５……Y/C分離
回路、６……色信号復調回路、50……Ｙ信号出力端子、
51……C1信号出力端子、52……C2信号出力端子、100…
…位相同期回路、101……位相比較回路、102……信号発
生回路、103……同期化信号出力端子、104……位相発生
回路、105……位相補正回路、106……位相補正量決定回
路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田尻 哲男 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 谷中 一寿 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 高橋 敏幸 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭58−88905（ＪＰ，Ａ)
Claims (1)
- 【請求項１】繰り返し波形を含む入力信号系列に対し、
当該繰り返し部分の波形の位相に同期した信号を発生す
るディジタル位相同期回路において、入力繰り返し波形
の周期をＭ分割、入力繰り返し波形が標本化されている
標本化クロックの周期をＮ分割し、その時の標本化クロ
ックをＴとしたとき、２π×1/Mの位相毎に入力繰り返
し波形に対応する標本化データを記憶しておき、これを
標本化クロック毎に２π×N/M×Ｔ位相のデータを読み
出す信号発生回路と、この信号発生回路の基本アドレス
信号を発生する位相発生回路とを含み、当該位相発生回
路の基本アドレス信号を、標本化クロックＴが１増加す
る毎に２π×N/Mずつ累算し、その累算結果を出力する
ように構成したことを特徴とするディジタル位相同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017444A JP2635988B2 (ja) | 1988-01-29 | 1988-01-29 | ディジタル位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017444A JP2635988B2 (ja) | 1988-01-29 | 1988-01-29 | ディジタル位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194695A JPH01194695A (ja) | 1989-08-04 |
| JP2635988B2 true JP2635988B2 (ja) | 1997-07-30 |
Family
ID=11944197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017444A Expired - Lifetime JP2635988B2 (ja) | 1988-01-29 | 1988-01-29 | ディジタル位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2635988B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03267894A (ja) * | 1990-03-16 | 1991-11-28 | Fujitsu Ltd | カラーテレビ信号の輝度・色差分離回路 |
-
1988
- 1988-01-29 JP JP63017444A patent/JP2635988B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194695A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870661A (en) | Sample rate conversion system having interpolation function | |
| AU611696B2 (en) | Clock signal generation system | |
| JPS61228793A (ja) | ビデオ信号処理システム | |
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| US4506286A (en) | PAL digital video signal processing arrangement | |
| JP2603096B2 (ja) | クロマ復調装置 | |
| US5253042A (en) | Burst phase detection circuit | |
| JP2635988B2 (ja) | ディジタル位相同期回路 | |
| EP0777391A2 (en) | Apparatus with A/D converter for processing television signal | |
| EP0364225B1 (en) | Color signal processing apparatus | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JPS6143086A (ja) | Ｐｌｌ装置 | |
| JP2663351B2 (ja) | スキュー補正されたマスター・クロック信号発生装置 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JPH02301288A (ja) | 色信号処理装置 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JPH0771300B2 (ja) | デイジタル形位相同期回路 | |
| JPH02301290A (ja) | 色信号処理装置 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP2772004B2 (ja) | テレビジョン信号位相同期回路 | |
| JPH0543230B2 (ja) | ||
| JPH11308631A (ja) | 画像信号処理装置 | |
| JPH01303987A (ja) | 遅延誤差補正装置 | |
| JPH09154160A (ja) | 走査線数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |