JP2603096B2 - クロマ復調装置 - Google Patents
クロマ復調装置Info
- Publication number
- JP2603096B2 JP2603096B2 JP63076679A JP7667988A JP2603096B2 JP 2603096 B2 JP2603096 B2 JP 2603096B2 JP 63076679 A JP63076679 A JP 63076679A JP 7667988 A JP7667988 A JP 7667988A JP 2603096 B2 JP2603096 B2 JP 2603096B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- skew
- clock
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002131 composite material Substances 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 13
- 230000006870 function Effects 0.000 description 12
- 238000005070 sampling Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 101000916489 Homo sapiens Chondroitin sulfate proteoglycan 4 Proteins 0.000 description 3
- 101000829725 Homo sapiens Phospholipid hydroperoxide glutathione peroxidase Proteins 0.000 description 3
- 101001056234 Homo sapiens Sperm mitochondrial-associated cysteine-rich protein Proteins 0.000 description 3
- 102100023410 Phospholipid hydroperoxide glutathione peroxidase Human genes 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000012479 in-house spinning solution Substances 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 241000023320 Luma <angiosperm> Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、スキュー補正されたマスター・クロック信
号MCSで複合ビデオ信号CVSをサンプリングすることによ
り発生されるディジタル・サンプルから一対の色差信号
（Ｒ−Ｙ）および（Ｂ−Ｙ）を発生する装置に関する。
号MCSで複合ビデオ信号CVSをサンプリングすることによ
り発生されるディジタル・サンプルから一対の色差信号
（Ｒ−Ｙ）および（Ｂ−Ｙ）を発生する装置に関する。
発明の背景 ディジタルのテレビジョン受像機において、放送され
るアナログのビデオ信号は普通の受信アンテナに供給さ
れる。アンテナで受信される信号はアナログのチューナ
および中間周波（IF）回路により処理される。中間周波
回路からのベースバンドの複合ビデオ信号CVSはアナロ
グ・ディジタル（A/D）変換器に供給される。アナログ
・ディジタル変換器は、サンプリングすなわちマスター
・クロック信号MCSに応答してアナログの複合ビデオ信
号CVSについての２進すなわちディジタル形式の信号を
発生する。２進のサンプルはディジタル回路において処
理され、複合ビデオCVSのルミナンスＹ（ルマ）成分お
よびクロミナンスＣ（クロマ）成分がテレビジョン受像
機のマトリックス回路に供給されるように適当に条件づ
けられる。マトリックス回路により発生される赤
（Ｒ）、緑（Ｇ）、および青（Ｂ）の信号は、アナログ
形式に変換されて受像管に供給される。
るアナログのビデオ信号は普通の受信アンテナに供給さ
れる。アンテナで受信される信号はアナログのチューナ
および中間周波（IF）回路により処理される。中間周波
回路からのベースバンドの複合ビデオ信号CVSはアナロ
グ・ディジタル（A/D）変換器に供給される。アナログ
・ディジタル変換器は、サンプリングすなわちマスター
・クロック信号MCSに応答してアナログの複合ビデオ信
号CVSについての２進すなわちディジタル形式の信号を
発生する。２進のサンプルはディジタル回路において処
理され、複合ビデオCVSのルミナンスＹ（ルマ）成分お
よびクロミナンスＣ（クロマ）成分がテレビジョン受像
機のマトリックス回路に供給されるように適当に条件づ
けられる。マトリックス回路により発生される赤
（Ｒ）、緑（Ｇ）、および青（Ｂ）の信号は、アナログ
形式に変換されて受像管に供給される。
クロマの復調の場合、サンプリング用クロック信号MC
Sの周波数を色副搬送波周波数Fscの４倍に設定し、4Fsc
のクロック信号を入来の複合ビデオ信号CVSに組み入れ
られている色バースト信号BSに位相固定することが有利
である。バースト固定の4Fscのクロック（BLC）を使っ
てクロミナンス信号Ｃをサンプリングすると、次のサン
プル・シーケンス、すなわち、−（Ｂ−Ｙ），−（Ｒ−
Ｙ），（Ｂ−Ｙ），（Ｒ−Ｙ），−（Ｂ−Ｙ）等が発生
される。復調は、サンプル・ストリームを個別の（Ｒ−
Ｙ）および（Ｂ−Ｙ）のデータ・ストリームに単にデマ
ルチプレクスにより行なわれる。
Sの周波数を色副搬送波周波数Fscの４倍に設定し、4Fsc
のクロック信号を入来の複合ビデオ信号CVSに組み入れ
られている色バースト信号BSに位相固定することが有利
である。バースト固定の4Fscのクロック（BLC）を使っ
てクロミナンス信号Ｃをサンプリングすると、次のサン
プル・シーケンス、すなわち、−（Ｂ−Ｙ），−（Ｒ−
Ｙ），（Ｂ−Ｙ），（Ｒ−Ｙ），−（Ｂ−Ｙ）等が発生
される。復調は、サンプル・ストリームを個別の（Ｒ−
Ｙ）および（Ｂ−Ｙ）のデータ・ストリームに単にデマ
ルチプレクスにより行なわれる。
しかしながら、メモリに依存する機能（例えば、ピク
チューインピクチャー、静止画像、ズーム、巡回型濾波
等）の場合、ライン固定のクロック（LLC）を使ってビ
デオ信号を処理することが望ましい。ライン固定のクロ
ックは、水平ライン当たり一定の整数（例えば、910）
のサンプリング点を発生する。これは、メモリに依存す
るビデオ機能の処理（例えば、ライン・メモリ・フィー
ルド・メモリあるいはフレーム・メモリ）を簡単にす
る。その理由は各サンプルが垂直方向に整合しているか
らである（すなわち、テレビジョンのラスターが直交し
てサンプリングされる）。
チューインピクチャー、静止画像、ズーム、巡回型濾波
等）の場合、ライン固定のクロック（LLC）を使ってビ
デオ信号を処理することが望ましい。ライン固定のクロ
ックは、水平ライン当たり一定の整数（例えば、910）
のサンプリング点を発生する。これは、メモリに依存す
るビデオ機能の処理（例えば、ライン・メモリ・フィー
ルド・メモリあるいはフレーム・メモリ）を簡単にす
る。その理由は各サンプルが垂直方向に整合しているか
らである（すなわち、テレビジョンのラスターが直交し
てサンプリングされる）。
標準のNTSC方式のビデオ信号（例えば、テレビジョン
放送信号）の場合、色副搬送波周波数Fscの偶数の整数
倍であるサンプリング・クロック周波数は、水平ライン
期間毎に一定の整数のクロック・パルスを含んでいる。
色副搬送波周波数Fscは、標準のNTSC方式のテレビジョ
ン信号において水平ライン周波数FHの455/2倍（すなわ
ち、Fsc＝（455/2）xFH）に設定される。4Fscのサンプ
リング・クロック周波数FMCSは、水平ライン周期毎に正
確に910個のクロック周期（4x455/2）を有する。標準の
NTSC方式のビデオ信号の場合、クロック信号はバースト
固定されると共にライン固定され、これによりクロマの
復調およびメモリに依存する応用例（例えば、ズーム）
の両方が容易になる。
放送信号）の場合、色副搬送波周波数Fscの偶数の整数
倍であるサンプリング・クロック周波数は、水平ライン
期間毎に一定の整数のクロック・パルスを含んでいる。
色副搬送波周波数Fscは、標準のNTSC方式のテレビジョ
ン信号において水平ライン周波数FHの455/2倍（すなわ
ち、Fsc＝（455/2）xFH）に設定される。4Fscのサンプ
リング・クロック周波数FMCSは、水平ライン周期毎に正
確に910個のクロック周期（4x455/2）を有する。標準の
NTSC方式のビデオ信号の場合、クロック信号はバースト
固定されると共にライン固定され、これによりクロマの
復調およびメモリに依存する応用例（例えば、ズーム）
の両方が容易になる。
しかしながら、NTSC方式と両立性のあるテレビジョン
信号が必ずしもNTSC方式の放送標準形式に正確に一致す
るわけではない。例えば、ビデオ・カセット・レコーダ
ー（VCR）から発生される信号は、再生信号中に変化す
る水平ライン周期を有する。これは、水平ライン当たり
発生されるクロック・パルスの数に変動を生じる（例え
ば、909.9,910,910.1等）。一般に、非標準のテレビジ
ョン信号の場合、クロック信号がバースト固定されると
共にライン固定されるということは考えられない。
信号が必ずしもNTSC方式の放送標準形式に正確に一致す
るわけではない。例えば、ビデオ・カセット・レコーダ
ー（VCR）から発生される信号は、再生信号中に変化す
る水平ライン周期を有する。これは、水平ライン当たり
発生されるクロック・パルスの数に変動を生じる（例え
ば、909.9,910,910.1等）。一般に、非標準のテレビジ
ョン信号の場合、クロック信号がバースト固定されると
共にライン固定されるということは考えられない。
ディジタル領域において非標準のテレビジョン信号を
処理する公知の２つの方法は、バースト固定のクロック
あるいはライン固定のクロックのどちらかを使うもので
ある。バースト固定のクロックを使用するとクロマの復
調が簡単になる。しかしながら、バースト固定のクロッ
クは、水平ライン当りのクロック・パルスの数に変動を
生じ、従って、クロック信号の位相が水平同期成分に対
してラインからラインで変動することになる。クロック
信号の位相が水平同期信号に対してラインからラインで
変動すると、テレビジョンのラスターの連続するライン
からの各画素（ピクセル）の不整合が生じ、それによっ
てメモリに依存する機能について追加の処理が必要とな
る。
処理する公知の２つの方法は、バースト固定のクロック
あるいはライン固定のクロックのどちらかを使うもので
ある。バースト固定のクロックを使用するとクロマの復
調が簡単になる。しかしながら、バースト固定のクロッ
クは、水平ライン当りのクロック・パルスの数に変動を
生じ、従って、クロック信号の位相が水平同期成分に対
してラインからラインで変動することになる。クロック
信号の位相が水平同期信号に対してラインからラインで
変動すると、テレビジョンのラスターの連続するライン
からの各画素（ピクセル）の不整合が生じ、それによっ
てメモリに依存する機能について追加の処理が必要とな
る。
バースト固定のクロック・システムにおいて、ピクセ
ルがメモリに書き込まれる前にピクセルのラインからラ
インでの不整合を補償するために、入力信号のサンプル
は、入って来る水平同期パルスIHSPサンプリング・クロ
ック・パルスMCSP間の位相差に関して時間シフトすなわ
ちスキュー補正される。また、メモリから読み出される
信号サンプルは、テレビジョン受像機のRGBマトリック
スに供給される前にスキュー誤差が補正される。“ピク
チャーインピクチャーのテレビジョン・システム用のタ
イミング補正”という名称の米国特許第4,638,360号明
細書には、バースト固定のクロックを使用し、メモリに
依存するビデオ信号処理システムにおいて入って来る信
号と出て行く信号中の時間軸誤差を補正する回路の一例
が示されている。
ルがメモリに書き込まれる前にピクセルのラインからラ
インでの不整合を補償するために、入力信号のサンプル
は、入って来る水平同期パルスIHSPサンプリング・クロ
ック・パルスMCSP間の位相差に関して時間シフトすなわ
ちスキュー補正される。また、メモリから読み出される
信号サンプルは、テレビジョン受像機のRGBマトリック
スに供給される前にスキュー誤差が補正される。“ピク
チャーインピクチャーのテレビジョン・システム用のタ
イミング補正”という名称の米国特許第4,638,360号明
細書には、バースト固定のクロックを使用し、メモリに
依存するビデオ信号処理システムにおいて入って来る信
号と出て行く信号中の時間軸誤差を補正する回路の一例
が示されている。
代りに、非標準のテレビジョン信号をサンプリングす
るためのライン固定のクロックを使うこともできる。こ
れは、ビデオの機能処理（例えば、ピクチャーインピク
チャー）を簡単にするが、テレビジョン信号が非標準の
ときクロマの復調動作を複雑にする。ライン固定のクロ
ック・システムで動作するクロマ復調装置の詳細につい
ては、1985年６月にシカゴで開催された消費者用エレク
トロニクスに関する国際会議において、トム・ニレセン
（Tom Nillesen）氏により発表された“ライン固定のデ
ィジタル・カラー・デコーディング”（LINE LOCKED DI
GITAL COLOUR DECODING）という題目の論文を参照され
たい。
るためのライン固定のクロックを使うこともできる。こ
れは、ビデオの機能処理（例えば、ピクチャーインピク
チャー）を簡単にするが、テレビジョン信号が非標準の
ときクロマの復調動作を複雑にする。ライン固定のクロ
ック・システムで動作するクロマ復調装置の詳細につい
ては、1985年６月にシカゴで開催された消費者用エレク
トロニクスに関する国際会議において、トム・ニレセン
（Tom Nillesen）氏により発表された“ライン固定のデ
ィジタル・カラー・デコーディング”（LINE LOCKED DI
GITAL COLOUR DECODING）という題目の論文を参照され
たい。
1987年３月31日に米国において特許出願された出願番
号第032258号の“スキュー補正されたクロックを有する
テレビジョン受像機”という名称の願書には非標準のテ
レビジョン信号をサンプリングするもう１つの方法が開
示されている。アナログ・ディジタル変換器が、スキュ
ー補正されたマスター・クロック信号MCSに応答して入
来の複合ビデオ信号CVSのディジタル・サンプルを発生
する。スキュー補正されたクロック信号は、水平ライン
期間毎の始まりにおいて調整された位相を有し、連続す
る位相調整の間に色副搬送波周波数Fscの一定の倍数
（Ｌ）（例えば４）の一定周波数を有する。
号第032258号の“スキュー補正されたクロックを有する
テレビジョン受像機”という名称の願書には非標準のテ
レビジョン信号をサンプリングするもう１つの方法が開
示されている。アナログ・ディジタル変換器が、スキュ
ー補正されたマスター・クロック信号MCSに応答して入
来の複合ビデオ信号CVSのディジタル・サンプルを発生
する。スキュー補正されたクロック信号は、水平ライン
期間毎の始まりにおいて調整された位相を有し、連続す
る位相調整の間に色副搬送波周波数Fscの一定の倍数
（Ｌ）（例えば４）の一定周波数を有する。
発明の概要 本発明に従って、スキュー補正されたクロック信号MC
Sおよびクロック信号の１ラインに一回の位相調整を示
すスキュー誤差信号SESで動作するクロマ復調装置が開
示される。このクロマ復調装置は、スキュー補正された
クロック信号MCSおよびスキュー誤差信号SESに応答し、
バースト固定の色副搬送波を表わす信号φscを内部的に
発生する手段を含んでいる。クロマ復調装置は、複合ビ
デオ信号CVSのディジタル・サンプルを受け取るように
結合され、内部的に発生される色副搬送波を表わす信号
φscに応答し、一対の色差信号（Ｒ−Ｙ）および（Ｂ−
Ｙ）を発生する手段も含んでいる。
Sおよびクロック信号の１ラインに一回の位相調整を示
すスキュー誤差信号SESで動作するクロマ復調装置が開
示される。このクロマ復調装置は、スキュー補正された
クロック信号MCSおよびスキュー誤差信号SESに応答し、
バースト固定の色副搬送波を表わす信号φscを内部的に
発生する手段を含んでいる。クロマ復調装置は、複合ビ
デオ信号CVSのディジタル・サンプルを受け取るように
結合され、内部的に発生される色副搬送波を表わす信号
φscに応答し、一対の色差信号（Ｒ−Ｙ）および（Ｂ−
Ｙ）を発生する手段も含んでいる。
実施例 図において、各種のブロックを相互接続する線は、場
合によってアナログ信号を伝達する単一の導体結線ある
いは多ビットの並列ディジタル信号を伝達する多導体バ
スのいずれかを表わす線である。
合によってアナログ信号を伝達する単一の導体結線ある
いは多ビットの並列ディジタル信号を伝達する多導体バ
スのいずれかを表わす線である。
以下に説明する機能の多くのものがディジタルあるい
はアナログの領域で実施されるということは、ビデオ信
号処理の技術分野における当業者には容易に理解される
ことである。
はアナログの領域で実施されるということは、ビデオ信
号処理の技術分野における当業者には容易に理解される
ことである。
入って来るビデオ信号はNTSC方式の標準形式に名目上
一致するものと仮定する。NTSC方式の標準形式に名目上
一致する信号の例は、ビデオ・カセット・レコーダーあ
るいはビデオ・ディスク・プレーヤーから発生される信
号（以下、非標準のビデオ信号という）。さらに、所望
の公称クロック周波数FMCSは色副搬送波周波数Fscの４
倍であるものと仮定する。
一致するものと仮定する。NTSC方式の標準形式に名目上
一致する信号の例は、ビデオ・カセット・レコーダーあ
るいはビデオ・ディスク・プレーヤーから発生される信
号（以下、非標準のビデオ信号という）。さらに、所望
の公称クロック周波数FMCSは色副搬送波周波数Fscの４
倍であるものと仮定する。
第１図に示すクロック発生装置20（これは先に示した
出願番号032258号の特許出願の主題である）は、非同期
の一定周波数の発振器信号FFOSを発生する自走発振器22
を含んでいる。自走発振器22の周波数FFFOSは、スキュ
ー補正されたクロック信号MCSの所望公称周波数（例え
ば、4Fsc）の一定の整数（Ｋ）（例えば、32）倍に設定
される。
出願番号032258号の特許出願の主題である）は、非同期
の一定周波数の発振器信号FFOSを発生する自走発振器22
を含んでいる。自走発振器22の周波数FFFOSは、スキュ
ー補正されたクロック信号MCSの所望公称周波数（例え
ば、4Fsc）の一定の整数（Ｋ）（例えば、32）倍に設定
される。
Ｋで分周する回路30（以下、分周回路という）は、非
同期発振器22の出力端子24に結合され、その出力端子32
にスキュー補正されたマスター・クロック信号MCSを発
生する。クロック信号MCSの位相は、以下に説明する方
法で水平同期信号パルスIHSSPの発生に続くライン毎の
開始時にリセットさせる。
同期発振器22の出力端子24に結合され、その出力端子32
にスキュー補正されたマスター・クロック信号MCSを発
生する。クロック信号MCSの位相は、以下に説明する方
法で水平同期信号パルスIHSSPの発生に続くライン毎の
開始時にリセットさせる。
スキュー補正されたクロック信号MCSの利点は、クロ
ックが水平ラインごとの開始時にリセットされるので、
ピクセルのタイミングがラインからラインで一致するこ
とである。これは、ピクチャーインピクチャー、ズー
ム、画像凍結等のようなメモリに依存する応用例の実現
を容易にする。
ックが水平ラインごとの開始時にリセットされるので、
ピクセルのタイミングがラインからラインで一致するこ
とである。これは、ピクチャーインピクチャー、ズー
ム、画像凍結等のようなメモリに依存する応用例の実現
を容易にする。
発振器の周波数の選択は、画像について必要とされる
タイミング解像度によって決まる。分周回路30の設計を
簡単にするために、倍数Ｋ（FFFOS/4Fsc）を２の整数ベ
キ乗もしくは２の整数倍（例えば、128）に等しく設定
することが有利である。例えば、1.832727GHzの発振器
周波数FFFOSは、マスター・クロック信号MCSの所望の公
衆周波数14.31818MHz（4Fsc）の128倍である。これはテ
レビジョンのラスターに関して0.546ナノセカンドのタ
イミング解像度を生じる。
タイミング解像度によって決まる。分周回路30の設計を
簡単にするために、倍数Ｋ（FFFOS/4Fsc）を２の整数ベ
キ乗もしくは２の整数倍（例えば、128）に等しく設定
することが有利である。例えば、1.832727GHzの発振器
周波数FFFOSは、マスター・クロック信号MCSの所望の公
衆周波数14.31818MHz（4Fsc）の128倍である。これはテ
レビジョンのラスターに関して0.546ナノセカンドのタ
イミング解像度を生じる。
分周回路30はJKフリップフロップ50に直列に接続され
るｍで割る回路40（ｍは一定の整数）を含んでいる。ｍ
が２のベキ乗（例えば、16）であると、ｍで割る回路40
は、第１図に示す方法でリプル構成で接続される複数個
のトグル型フリップフロップ42,44…および48で実現す
ることができる。トグル型のフリップフロップ42−48
は、第１の制御すなわちタイミング信号FCSに応答して
水平ライン毎に一回リセットされる。
るｍで割る回路40（ｍは一定の整数）を含んでいる。ｍ
が２のベキ乗（例えば、16）であると、ｍで割る回路40
は、第１図に示す方法でリプル構成で接続される複数個
のトグル型フリップフロップ42,44…および48で実現す
ることができる。トグル型のフリップフロップ42−48
は、第１の制御すなわちタイミング信号FCSに応答して
水平ライン毎に一回リセットされる。
第２図は、一定の周波数の発振器信号FFOSおよび入っ
て来る水平同期信号パルスIHSSPの個々のエッジ102（例
えば、前縁）に応答して第１の制御信号FCSを発生する
装置100を示す。制御信号発生装置100に供給される水平
同期信号IHSSは、連続時間のアナログ信号である。水平
同期信号IHSSは、テレビジョン受像機の通常の水平位相
固定ループ回路から得られる。
て来る水平同期信号パルスIHSSPの個々のエッジ102（例
えば、前縁）に応答して第１の制御信号FCSを発生する
装置100を示す。制御信号発生装置100に供給される水平
同期信号IHSSは、連続時間のアナログ信号である。水平
同期信号IHSSは、テレビジョン受像機の通常の水平位相
固定ループ回路から得られる。
制御信号発生装置100は、複数個のＤ型フリップフロ
ップ104,106,108,および一対のオアゲート110と112を含
んでいる。制御信号発生装置100の動作は、第３図に示
す波形と関連させて説明する。
ップ104,106,108,および一対のオアゲート110と112を含
んでいる。制御信号発生装置100の動作は、第３図に示
す波形と関連させて説明する。
一定周波数の発振器信号FFOS（波形3.a）はフリップ
フロップ104−108のクロック入力端子に供給される。入
って来る水平同期信号パルスIHSSPの前縁102（波形3.
b）は第１のフリップフロップ104のデータ入力端子D1に
結合される。第１のフリップフロップ104のQ1および
１出力（波形3.cと3.d）は、オアゲート112の入力端子
および第２のフリップフロップ106のデータ入力端子D2
にそれぞれ供給される。Q2および２の出力（波形3.e
と3.f）は第３のフリップフロップ108のデータ入力端子
D3およびオアゲート110の入力端子にそれぞれ結合され
る。第３のフリップフロップ108のQ3出力（波形3.g）
は、オアゲート110および112の各入力端子に供給され
る。第１および第２の制御信号すなわちタイミング信号
FCSおよびSCS（波形3.hと3.i）は、オアゲート110およ
び112の出力端子114と116にそれぞれ発生される。波形
3.jは第２の制御信号SCSの反転された値▲▼を示
す。
フロップ104−108のクロック入力端子に供給される。入
って来る水平同期信号パルスIHSSPの前縁102（波形3.
b）は第１のフリップフロップ104のデータ入力端子D1に
結合される。第１のフリップフロップ104のQ1および
１出力（波形3.cと3.d）は、オアゲート112の入力端子
および第２のフリップフロップ106のデータ入力端子D2
にそれぞれ供給される。Q2および２の出力（波形3.e
と3.f）は第３のフリップフロップ108のデータ入力端子
D3およびオアゲート110の入力端子にそれぞれ結合され
る。第３のフリップフロップ108のQ3出力（波形3.g）
は、オアゲート110および112の各入力端子に供給され
る。第１および第２の制御信号すなわちタイミング信号
FCSおよびSCS（波形3.hと3.i）は、オアゲート110およ
び112の出力端子114と116にそれぞれ発生される。波形
3.jは第２の制御信号SCSの反転された値▲▼を示
す。
波形3.hから分るように、第１の制御信号FCSは、一定
周波数の発振器信号FFOSの第２の上がりエッジ122（入
って来る水平同期信号パルスIHSSPの前縁102の発生後）
から第３の上がりエッジ124まで延びる。第２の制御信
号SCSは、波形3.iに示すように、一定周波数の発振器信
号FFOSの第１の上がりエッジ120から第３の上がりエッ
ジ124まで延びる。第１の制御信号パルスFCSPの前縁126
は、関連する第２の制御信号パルスSCSPの前縁128の後
生じる。
周波数の発振器信号FFOSの第２の上がりエッジ122（入
って来る水平同期信号パルスIHSSPの前縁102の発生後）
から第３の上がりエッジ124まで延びる。第２の制御信
号SCSは、波形3.iに示すように、一定周波数の発振器信
号FFOSの第１の上がりエッジ120から第３の上がりエッ
ジ124まで延びる。第１の制御信号パルスFCSPの前縁126
は、関連する第２の制御信号パルスSCSPの前縁128の後
生じる。
先に示したように分周回路30はｍで割る回路40および
JKフリップフロップ50を含んでいる。ｍで割る回路40の
トグル型フリップフロップ48の出力Q4は、アンドゲート
66を介してJK型フリップフロップ50のクロック入力端子
に供給される。第２の制御信号SCSは、フリップフロッ
プ50のＪおよびＫの入力端子に結合される。フリップフ
ロップ50のＪおよびＫの入力端子に第２の制御信号SCS
を供給すると、ｍで割る回路40が第１の制御信号FCSに
応答してライン毎に一回リセットされている間Ｑ出力
（すなわち、MCS信号）における変化が防止される。
JKフリップフロップ50を含んでいる。ｍで割る回路40の
トグル型フリップフロップ48の出力Q4は、アンドゲート
66を介してJK型フリップフロップ50のクロック入力端子
に供給される。第２の制御信号SCSは、フリップフロッ
プ50のＪおよびＫの入力端子に結合される。フリップフ
ロップ50のＪおよびＫの入力端子に第２の制御信号SCS
を供給すると、ｍで割る回路40が第１の制御信号FCSに
応答してライン毎に一回リセットされている間Ｑ出力
（すなわち、MCS信号）における変化が防止される。
第１図のクロック信号発生装置20のもう１つの特徴に
従って、リセット動作の間JKフリップフロップ50の出力
状態Q5に関係なく各々のスキュー補正されたクロック信
号パルスMCSP（すべての入って来る水平同期信号パルス
IHSSPの後に生じる）の次の予め定められる遷移（すな
わち、上がりあるいは下がり）を整合させるための回路
60が設けられる。整合回路60の機能については第４図お
よび第５図の波形を参照しながら以下に説明する。
従って、リセット動作の間JKフリップフロップ50の出力
状態Q5に関係なく各々のスキュー補正されたクロック信
号パルスMCSP（すべての入って来る水平同期信号パルス
IHSSPの後に生じる）の次の予め定められる遷移（すな
わち、上がりあるいは下がり）を整合させるための回路
60が設けられる。整合回路60の機能については第４図お
よび第５図の波形を参照しながら以下に説明する。
整合回路60は、JKフリップフロップ62、オアゲート64
およびアンドゲート66を含んでいる。フリップフロップ
62のＪおよびＫの入力端子は、論理“1"の状態（＋5V）
および論理“0"の状態（接地）にそれぞれバイアスされ
ている。フリップフロップ62のクロック入力端子はトグ
ル型のフリップフロップ48の出力信号Q4の受け取るよう
に結合される。
およびアンドゲート66を含んでいる。フリップフロップ
62のＪおよびＫの入力端子は、論理“1"の状態（＋5V）
および論理“0"の状態（接地）にそれぞれバイアスされ
ている。フリップフロップ62のクロック入力端子はトグ
ル型のフリップフロップ48の出力信号Q4の受け取るよう
に結合される。
オアゲート64は、第２の制御信号SCSおよびJKフリッ
プフロップ50の出力信号Q5/MCSを受け取るように結合さ
れる入力端子を有し、JKフリップフロップ62のリセット
端子に結合される出力端子を有する。アンドゲート66
は、トグル型のフリップフロップ48の出力信号Q4および
JKフリップフロップ62の出力信号Q5″を受け取るように
結合される入力端子を有する。アンドゲート66の出力は
JKフリップフロップ50のクロック入力端子に供給され
る。
プフロップ50の出力信号Q5/MCSを受け取るように結合さ
れる入力端子を有し、JKフリップフロップ62のリセット
端子に結合される出力端子を有する。アンドゲート66
は、トグル型のフリップフロップ48の出力信号Q4および
JKフリップフロップ62の出力信号Q5″を受け取るように
結合される入力端子を有する。アンドゲート66の出力は
JKフリップフロップ50のクロック入力端子に供給され
る。
第４図は、クロック信号Q5/MCS（波形4.d）が低い間
に制御信号FCSおよびSCS（波形4.bおよび4.c）が生じる
状況を示す。第５図は、クロック信号Q5/MCS（波形5.
d）が高い間に制御信号FCSおよびSCS（波形5.bおよび5.
c）が生じる状況を示す。クロック信号MCSの第１の上が
りエッジ80および82は、第１の制御信号パルスFCSP70お
よび72の終了後一定の時間期間“δ”の後に生じること
が分る。従って、これは制御信号すなわちタイミング信
号FCSおよびSCSの発生時点においてクロック信号MCSが
低いか高いかどうかに関係がない。
に制御信号FCSおよびSCS（波形4.bおよび4.c）が生じる
状況を示す。第５図は、クロック信号Q5/MCS（波形5.
d）が高い間に制御信号FCSおよびSCS（波形5.bおよび5.
c）が生じる状況を示す。クロック信号MCSの第１の上が
りエッジ80および82は、第１の制御信号パルスFCSP70お
よび72の終了後一定の時間期間“δ”の後に生じること
が分る。従って、これは制御信号すなわちタイミング信
号FCSおよびSCSの発生時点においてクロック信号MCSが
低いか高いかどうかに関係がない。
波形4.aは、ｍで割る回路40の出力信号Q4を示す。ｍ
で割る回路40のトグル型のフリップフロップ42−48は第
１の制御信号FCSでリセットされる（波形4.b）。一度リ
セットパルスFCSP70が無くなると、ｍで割る回路40の出
力Q4は波形4.aに示す通常のパターンになる（すなわ
ち、FFOS信号のｍサイクルごとについてQ4信号の１つの
下がりエッジ84）。
で割る回路40のトグル型のフリップフロップ42−48は第
１の制御信号FCSでリセットされる（波形4.b）。一度リ
セットパルスFCSP70が無くなると、ｍで割る回路40の出
力Q4は波形4.aに示す通常のパターンになる（すなわ
ち、FFOS信号のｍサイクルごとについてQ4信号の１つの
下がりエッジ84）。
リセットパルスRP（波形4.e）によりJKフリップフロ
ップ62の出力信号Q5″は低くなる。信号Q5″は、フリッ
プフロップ62のクロック入力端子に供給される信号Q
4（波形4.a）の第１の負方向のエッジ84の発生まで低い
ままであり、その時点で信号Q5″は高くなる。
ップ62の出力信号Q5″は低くなる。信号Q5″は、フリッ
プフロップ62のクロック入力端子に供給される信号Q
4（波形4.a）の第１の負方向のエッジ84の発生まで低い
ままであり、その時点で信号Q5″は高くなる。
アンドゲート66の出力における信号Q4″（波形4.g）
は、JKフリップフロップ62からのもう１つの入力信号
Q5″（波形4.f）が高いとき入力信号Q4（波形4.a）に追
従する。フリップフロップ50のＪおよびＫの入力端子が
低いとき（すなわち、SCSが低い）、その出力Q5は低い
ままである。フリップフロップ50のＪおよびＫの入力端
子が高いとき（すなわち、SCSが高い）、クロック入力
信号Q4の負方向エッジごとにフリップフロップ50はその
出力状態Q5が変わる。JKフリップフロップ50の出力（波
形4.d）はスキュー補正されたクロック信号MCSである。
は、JKフリップフロップ62からのもう１つの入力信号
Q5″（波形4.f）が高いとき入力信号Q4（波形4.a）に追
従する。フリップフロップ50のＪおよびＫの入力端子が
低いとき（すなわち、SCSが低い）、その出力Q5は低い
ままである。フリップフロップ50のＪおよびＫの入力端
子が高いとき（すなわち、SCSが高い）、クロック入力
信号Q4の負方向エッジごとにフリップフロップ50はその
出力状態Q5が変わる。JKフリップフロップ50の出力（波
形4.d）はスキュー補正されたクロック信号MCSである。
先に説明したように、第５図の波形は、クロック信号
Q5/MCS（波形5.d）が高い間に制御信号FCSおよびSCS
（波形5.bおよび5.c）が発生する状態を示す。信号Q4,F
CSおよびSCSを示す波形5.a,5.bおよび5.cは、第４図に
示す各波形4.a,4.bおよび4.cと同じである。
Q5/MCS（波形5.d）が高い間に制御信号FCSおよびSCS
（波形5.bおよび5.c）が発生する状態を示す。信号Q4,F
CSおよびSCSを示す波形5.a,5.bおよび5.cは、第４図に
示す各波形4.a,4.bおよび4.cと同じである。
フリップフロップ64がリセットされていないので、JK
フリップフロップ62の出力Ｑ″５（波形5.f）が高いま
まである。アンドゲート66の出力Ｑ″４（波形5.g）は
ｍで割る回路40の出力信号Q4（波形5.a）に追従する。
フリップフロップ50のＪおよびＫの入力が高い（すなわ
ち、SCSが高い）ので、クロック入力信号Ｑ″４（波形
5.g）のすべての下がりエッジがJKフリップフロップ50
をトリガーする。波形5.dはJKフリップフロップ50の出
力MCSを示す。クロック信号MCSの第１の上がりエッジ82
は、ｍで割る回路40が第１の制御信号FCSに応答してリ
セットされた後同じ時間期間“δ”後に生じる。
フリップフロップ62の出力Ｑ″５（波形5.f）が高いま
まである。アンドゲート66の出力Ｑ″４（波形5.g）は
ｍで割る回路40の出力信号Q4（波形5.a）に追従する。
フリップフロップ50のＪおよびＫの入力が高い（すなわ
ち、SCSが高い）ので、クロック入力信号Ｑ″４（波形
5.g）のすべての下がりエッジがJKフリップフロップ50
をトリガーする。波形5.dはJKフリップフロップ50の出
力MCSを示す。クロック信号MCSの第１の上がりエッジ82
は、ｍで割る回路40が第１の制御信号FCSに応答してリ
セットされた後同じ時間期間“δ”後に生じる。
クロック発生装置20は、さらに分周回路30が第１の制
御信号FCSに応答して水平ラインごとにリセットされる
前に分周回路30の現在の状態SESを捕捉し保持するよう
に分周回路30に結合される手段150を含んでいる。状態
信号SES（分周回路30がリセットされる時点における分
周回路の計数値を表わす）は、各ラインの開始時におい
て関連する水平同期パルスIHSSPに対するクロック信号M
CSのスキューすなわち位相誤差を示す。状態捕捉手段15
0は、分周回路のフリップフロップ42,44…48および50の
各出力段Q1,Q2,…Q4および５を受け取るように結合さ
れる各Ｄ力端子を有する複数個のＤ型フリップフロップ
152,154…158および160を含んでいる。第２の制御信号S
CSの補数▲▼（波形3.j）は状態を捕捉するフリ
ップフロップ152−160のクロック入力端子のすべてに供
給される。
御信号FCSに応答して水平ラインごとにリセットされる
前に分周回路30の現在の状態SESを捕捉し保持するよう
に分周回路30に結合される手段150を含んでいる。状態
信号SES（分周回路30がリセットされる時点における分
周回路の計数値を表わす）は、各ラインの開始時におい
て関連する水平同期パルスIHSSPに対するクロック信号M
CSのスキューすなわち位相誤差を示す。状態捕捉手段15
0は、分周回路のフリップフロップ42,44…48および50の
各出力段Q1,Q2,…Q4および５を受け取るように結合さ
れる各Ｄ力端子を有する複数個のＤ型フリップフロップ
152,154…158および160を含んでいる。第２の制御信号S
CSの補数▲▼（波形3.j）は状態を捕捉するフリ
ップフロップ152−160のクロック入力端子のすべてに供
給される。
スキューすなわち位相誤差を示す分周回路のフリップ
フロップ42−50の現在の状態SESは、SCSの信号に応答し
て各フリップフロップ152−160に保持される。第３図か
ら、第２図の制御信号パルスSCSP（波形3.j）の前縁128
は第１の制御信号パルスFCSP（波形3.h）の前縁126に先
だって生じることが分る。これにより、状態捕捉手段15
0は分周回路30が第１の制御信号FCSによりリセットされ
る前に分周回路30の現在の状態SESを保持することがで
きる。
フロップ42−50の現在の状態SESは、SCSの信号に応答し
て各フリップフロップ152−160に保持される。第３図か
ら、第２図の制御信号パルスSCSP（波形3.j）の前縁128
は第１の制御信号パルスFCSP（波形3.h）の前縁126に先
だって生じることが分る。これにより、状態捕捉手段15
0は分周回路30が第１の制御信号FCSによりリセットされ
る前に分周回路30の現在の状態SESを保持することがで
きる。
スキュー補正されたクロック信号MCSおよびスキュー
誤差信号SESは、本発明の原理に従ってクロマ復調装置2
00において使用される。入って来る場合のビデオ信号CV
Sはアナログ・ディジタル変換器（以下、A/D変換器とい
う）210の入力端子202に供給される。A/D変換器210は、
スキュー補正されたクロック信号MCSにより決まる周波
数で入って来るビデオ信号CVSについての８ビットのデ
ィジタル表現形式の信号CVS′を発生する。
誤差信号SESは、本発明の原理に従ってクロマ復調装置2
00において使用される。入って来る場合のビデオ信号CV
Sはアナログ・ディジタル変換器（以下、A/D変換器とい
う）210の入力端子202に供給される。A/D変換器210は、
スキュー補正されたクロック信号MCSにより決まる周波
数で入って来るビデオ信号CVSについての８ビットのデ
ィジタル表現形式の信号CVS′を発生する。
ディジタルのサンプルCVS′は一対の乗算器の220およ
び230に供給され、そこでバースト固定の色副搬送波信
号の位相角φscの余弦値および正弦値がそれぞれ掛けら
れる。ここで、φsc＝ωsc・ｔもしくは２πFsc・ｔで
ある。第１および第２の乗算器220および230の出力FMO
およびSMOは次式で表わされる。
び230に供給され、そこでバースト固定の色副搬送波信
号の位相角φscの余弦値および正弦値がそれぞれ掛けら
れる。ここで、φsc＝ωsc・ｔもしくは２πFsc・ｔで
ある。第１および第２の乗算器220および230の出力FMO
およびSMOは次式で表わされる。
FMO＝（Ｂ−Ｙ）＋２倍の周波数（2Fsc）成分 （１） SMO＝（Ｒ−Ｙ）＋２倍の周波数（2Fsc）成分 （２） 上式において、２倍の周波数成分は色副搬送波周波数
Fscの２倍の周波数の信号成分である。一対の低域通過
フィルタ250および260が名乗算器220および230に結合さ
れ、その出力から望ましくない２倍の周波数（2Fsc）成
分を除去する。
Fscの２倍の周波数の信号成分である。一対の低域通過
フィルタ250および260が名乗算器220および230に結合さ
れ、その出力から望ましくない２倍の周波数（2Fsc）成
分を除去する。
乗算器230および230に供給される正弦値および余弦値
は、色副搬送波信号に位相固定され、内部的に発生され
る信号の瞬時位相φscに応答してランダム・アクセスの
読出し専用メモリ（ROM）240から発生される。位相角情
報φscがどのようにして発生されるかの説明は後で行な
う。
は、色副搬送波信号に位相固定され、内部的に発生され
る信号の瞬時位相φscに応答してランダム・アクセスの
読出し専用メモリ（ROM）240から発生される。位相角情
報φscがどのようにして発生されるかの説明は後で行な
う。
クロマ復調装置200は、バースト固定の色副搬送波を
表わす信号の位相角φscを発生する回路300を含んでい
る。回路300は、離散時間発振器（以下、DTOという）31
0は、スキュー補正されたクロック信号MCSにおける１ラ
イン一回の不連続を補償する手段320および内部的に発
生されるφsc信号および入来の複合ビデオ信号CVSの中
に含まれるバースト信号BS間の位相誤差を補償する手段
330を含んでいる。DTO310は、遅延要素312および加算器
314を含んでいる。遅延要素312はマスター・クロック信
号MCSでクロック制御される複数個（ｐ）のＤ型フリッ
プフロップで構成される。各クロック期間ごとに加算器
314はｐビットの前の和（第１の入力端子316における）
に（ｐ−１）ビットの増加分（第２の入力端子318にお
ける）を加える。加算器出力のｐビット分だけがＤ型フ
リップフロップに保持され、それによりモジュロ（2p）
の累算器が構成される。
表わす信号の位相角φscを発生する回路300を含んでい
る。回路300は、離散時間発振器（以下、DTOという）31
0は、スキュー補正されたクロック信号MCSにおける１ラ
イン一回の不連続を補償する手段320および内部的に発
生されるφsc信号および入来の複合ビデオ信号CVSの中
に含まれるバースト信号BS間の位相誤差を補償する手段
330を含んでいる。DTO310は、遅延要素312および加算器
314を含んでいる。遅延要素312はマスター・クロック信
号MCSでクロック制御される複数個（ｐ）のＤ型フリッ
プフロップで構成される。各クロック期間ごとに加算器
314はｐビットの前の和（第１の入力端子316における）
に（ｐ−１）ビットの増加分（第２の入力端子318にお
ける）を加える。加算器出力のｐビット分だけがＤ型フ
リップフロップに保持され、それによりモジュロ（2p）
の累算器が構成される。
端子318における増加分は以下の和から成る。
○公称色副搬送波周波数Fsc（すなわち、NTSC方式の場
合3.58MHz）を表わす端子340における（ｐ−１）ビット
値NCSS ○ラインごとに一度、ｑビットの状態すなわちスキュー
誤差信号SESの正規化された値を表わす端子322の（ｐ−
１）ビット値NSES ○内部的に発生される色副搬送波を表わす信号φscおよ
び入って来る複合ビデオ信号CVSに含まれるバースト信
号BS間の位相誤差Δφscを表わす端子332における（ｐ
−12）有効ビット値PES ｐの値は、色副搬送波を表わす信号φscの再生におけ
る所望の解像度が得られるように選択される。Hz.（例
えば、30Hz.）、すなわち公称クロック周波数FMCS（例
えば、NTSC方式の場合、14.3MHz）における解像度ｒお
よびビット数ｐ間の関係は次式で与えられる。
合3.58MHz）を表わす端子340における（ｐ−１）ビット
値NCSS ○ラインごとに一度、ｑビットの状態すなわちスキュー
誤差信号SESの正規化された値を表わす端子322の（ｐ−
１）ビット値NSES ○内部的に発生される色副搬送波を表わす信号φscおよ
び入って来る複合ビデオ信号CVSに含まれるバースト信
号BS間の位相誤差Δφscを表わす端子332における（ｐ
−12）有効ビット値PES ｐの値は、色副搬送波を表わす信号φscの再生におけ
る所望の解像度が得られるように選択される。Hz.（例
えば、30Hz.）、すなわち公称クロック周波数FMCS（例
えば、NTSC方式の場合、14.3MHz）における解像度ｒお
よびビット数ｐ間の関係は次式で与えられる。
ｒ＝FMCS/2p この特定の実施例において、ｐは20ビットである。
加算器350は、端子332の位相誤差信号PESを端子340の
色副搬送波周波数Fscの公称値NCSSに加える。もう１つ
の加算器360は、端子322のスキュー誤差信号NSESの正規
化値を加算器350の出力に水平ラインごとに一回加え
る。
色副搬送波周波数Fscの公称値NCSSに加える。もう１つ
の加算器360は、端子322のスキュー誤差信号NSESの正規
化値を加算器350の出力に水平ラインごとに一回加え
る。
次のような例示的状態を考えてみる。
○ｐ＝８ビット ○ｑ＝５ビット ○位相誤差信号PES＝０ ○正規化されたスキュー誤差信号NSES＝０ ○マスター・クロック信号MCSの公称周波数は4Fscであ
る。
る。
○色副搬送波信号を表わす公称ディジタル値が以下のよ
うに与えられる。
うに与えられる。
NCSS＝2p/4 ＝2p-2 ＝26 ＝0100 0000 これらの状態の下で、加算器314の出力は加算器の出
力がｐ＋１の９ビットを必要とし、オーバーフローが生
じるまでクロック周期ごとに一定増加分0100 0000だけ
増加される。オーバーフロー後、このサイクルは繰り返
えす。DTOの出力シーケンスは次のように与えられる。 DTO 出 力 クロックNo. 加算器の出力 １ 0000 0000 ２ 0100 0000 ３ 1000 0000 ４ 1100 0000 ５ 0000 0000 ６ 0100 0000 ７ 1000 0000 ８ 1100 0000 ９ 0000 0000 ： ： ・ ・ 上記の表から、DTO310の出力は鋸歯状形式の応答であ
り、Fscの周波数（すなわち、４つのクロック・パルス
ごとに１サイクル）で一組の４つの値（0000 0000,0100
0000,1000 0000,1100 0000）を反復する。この例の場
合、DTOの出力値は、色副搬送波信号周波数Fscの公称値
を表わすNCSSの値（すなわち、0100 0000）により設定
される。先に示したように、PESの値およびNSESの値は
両方とも０であるものと仮定する。
力がｐ＋１の９ビットを必要とし、オーバーフローが生
じるまでクロック周期ごとに一定増加分0100 0000だけ
増加される。オーバーフロー後、このサイクルは繰り返
えす。DTOの出力シーケンスは次のように与えられる。 DTO 出 力 クロックNo. 加算器の出力 １ 0000 0000 ２ 0100 0000 ３ 1000 0000 ４ 1100 0000 ５ 0000 0000 ６ 0100 0000 ７ 1000 0000 ８ 1100 0000 ９ 0000 0000 ： ： ・ ・ 上記の表から、DTO310の出力は鋸歯状形式の応答であ
り、Fscの周波数（すなわち、４つのクロック・パルス
ごとに１サイクル）で一組の４つの値（0000 0000,0100
0000,1000 0000,1100 0000）を反復する。この例の場
合、DTOの出力値は、色副搬送波信号周波数Fscの公称値
を表わすNCSSの値（すなわち、0100 0000）により設定
される。先に示したように、PESの値およびNSESの値は
両方とも０であるものと仮定する。
機能ブロック320は乗算器324およびアンドゲート326
を含んでいる。乗算器324は、ｑビットのスキュー誤差
信号SESに正規化因数NF＝2p-q/4を掛けることにより
（ｐ−１）ビットの正規化されたディジタル値NSESを発
生する。正規化因数NFは２の整数ベキ乗であるから、乗
算機能は簡単なビット・シフトにより実現することがで
きる。
を含んでいる。乗算器324は、ｑビットのスキュー誤差
信号SESに正規化因数NF＝2p-q/4を掛けることにより
（ｐ−１）ビットの正規化されたディジタル値NSESを発
生する。正規化因数NFは２の整数ベキ乗であるから、乗
算機能は簡単なビット・シフトにより実現することがで
きる。
アンドゲート326の一方の入力は（ｐ−１）ビットの
正規化されたスキュー誤差信号NSESを受け取るように結
合される。新しいライン信号NLSの補数▲▼（4.i
および5.i）はアンドゲート326の他方の力に結合され
る。アンドゲート326は、▲▼信号に応答して水
平ラインごとに一度出力端子322に正規化されたスキュ
ー誤差信号NSESを発生する。正規化されたスキュー誤差
信号NSESを色副搬送波信号の公称値NCSSを加えること
は、水平ラインごとに開始時においてクロック・パルス
MCSPの伸長についてDTOの出力φscを補償する。
正規化されたスキュー誤差信号NSESを受け取るように結
合される。新しいライン信号NLSの補数▲▼（4.i
および5.i）はアンドゲート326の他方の力に結合され
る。アンドゲート326は、▲▼信号に応答して水
平ラインごとに一度出力端子322に正規化されたスキュ
ー誤差信号NSESを発生する。正規化されたスキュー誤差
信号NSESを色副搬送波信号の公称値NCSSを加えること
は、水平ラインごとに開始時においてクロック・パルス
MCSPの伸長についてDTOの出力φscを補償する。
第７図に示すＤ型フリップフロップ370は新しいライ
ン信号▲▼を発生する。フリップフロップ370の
Ｄ入力端子は論理“1"の状態（＋5V）にバイアスされ
る。クロック信号MCSおよび第２の制御信号SCSは、フリ
ップフロップ370のクロック入力端子およびリセット入
力端子にそれぞれ供給される。波形4.iおよび波形5.i
は、フリップフロップ370の出力端子372における▲
▼信号を示す。
ン信号▲▼を発生する。フリップフロップ370の
Ｄ入力端子は論理“1"の状態（＋5V）にバイアスされ
る。クロック信号MCSおよび第２の制御信号SCSは、フリ
ップフロップ370のクロック入力端子およびリセット入
力端子にそれぞれ供給される。波形4.iおよび波形5.i
は、フリップフロップ370の出力端子372における▲
▼信号を示す。
機能ブロック330はアンドゲート334およびバースト・
ループ・フィルタ336を含んでいる。アンドゲート334
は、端子262における信号およびバースト信号BGSを受け
取るように結合される。バースト・ゲート信号BGSは入
って来る複合ビデオ信号CVSのバースト・セグメントの
間論理“1"である。アンドゲート334は、バースト・ゲ
ート信号BGSが論理“1"のとき、低域通過フィルタ260の
出力をその出力に発生する。この期間の間、低域通過フ
ィルタ260の出力は、内部的に発生される色副搬送波を
表わすφscおよび入って来る複合ビデオ信号CVS中に含
まれるバースト信号BS間の位相誤差Δφscを表わす。
ループ・フィルタ336を含んでいる。アンドゲート334
は、端子262における信号およびバースト信号BGSを受け
取るように結合される。バースト・ゲート信号BGSは入
って来る複合ビデオ信号CVSのバースト・セグメントの
間論理“1"である。アンドゲート334は、バースト・ゲ
ート信号BGSが論理“1"のとき、低域通過フィルタ260の
出力をその出力に発生する。この期間の間、低域通過フ
ィルタ260の出力は、内部的に発生される色副搬送波を
表わすφscおよび入って来る複合ビデオ信号CVS中に含
まれるバースト信号BS間の位相誤差Δφscを表わす。
内部的に発生されるφsc信号がバースト信号BSと同相
のときは、低域通過フィルタ260の出力は零である。φs
c信号がBS信号より進んでいると、低域通過フィルタ260
の出力は負である。また、φsc信号がBS信号より遅れて
いると低域通過フィルタ260の出力は正である。
のときは、低域通過フィルタ260の出力は零である。φs
c信号がBS信号より進んでいると、低域通過フィルタ260
の出力は負である。また、φsc信号がBS信号より遅れて
いると低域通過フィルタ260の出力は正である。
バースト・ループ・フィルタ336は、バースト信号BS
の幾つかのサイクルにわたってアンドゲート334の出力
φscの重み付けされた平均PES（例えば、ΣWi,Δφsc）
を発生する。色副搬送波信号の公称値をNCSSに正または
負の位相誤差値PESを加えると、DTOの出力φscガバース
ト信号BSと同期するようにDTOの出力周波数を高くした
り、低くしたりする。
の幾つかのサイクルにわたってアンドゲート334の出力
φscの重み付けされた平均PES（例えば、ΣWi,Δφsc）
を発生する。色副搬送波信号の公称値をNCSSに正または
負の位相誤差値PESを加えると、DTOの出力φscガバース
ト信号BSと同期するようにDTOの出力周波数を高くした
り、低くしたりする。
ROM240は、ROMのアドレス入力ポートに供給されるφs
cの値により表わされる位相角について正弦および余弦
の関数値を発生する。色副搬送波信号の位相角およびRO
M240のφsc入力間の関係は次式で与えられる。
cの値により表わされる位相角について正弦および余弦
の関数値を発生する。色副搬送波信号の位相角およびRO
M240のφsc入力間の関係は次式で与えられる。
位相角＝φsc/2px2π ここでφscは正の数を表わす。
要するに、回路300は、クロマ復調装置200で使われる
不連続のスキュー補正されたクロック信号MCSからバー
スト固定された色副搬送波を表わす信号φscを発生す
る。DTO310は、バースト固定された色副搬送波を表わす
信号φscを示すモジュロ（2p）の出力を発生する。機能
ブロック320は、スキュー補正されたクロック信号MCSに
おける１ラインに一回の不連続を補償する。機能ブロッ
ク330は、内部的に発生されるφsc信号および入って来
る複合ビデオ信号CVS中の色バースト信号BS間の位相誤
差を補正する。
不連続のスキュー補正されたクロック信号MCSからバー
スト固定された色副搬送波を表わす信号φscを発生す
る。DTO310は、バースト固定された色副搬送波を表わす
信号φscを示すモジュロ（2p）の出力を発生する。機能
ブロック320は、スキュー補正されたクロック信号MCSに
おける１ラインに一回の不連続を補償する。機能ブロッ
ク330は、内部的に発生されるφsc信号および入って来
る複合ビデオ信号CVS中の色バースト信号BS間の位相誤
差を補正する。
第１図は、スキュー補正されたマスター・クロック信号
MCSおよび付随するスキュー誤差信号SESを発生する装置
のブロック図である。 第２図は、第１図のクロック信号発生装置に使われる一
対の制御信号FCSおよびSCSを発生する装置の論理図であ
る。 第３図は、第２図の制御信号発生装置の動作を理解する
のに有用な信号波形図である。 第４および第５図は、第１図のクロック信号発生装置の
機能を説明するのに有用な信号波形図である。 第６図は、本発明の原理に従って、スキュー補正された
クロック信号MCSおよび付随するスキュー誤差信号SESを
使用するクロマ復調装置のブロック図である。 第７図は、第６図のクロマ復調装置に使われる新しいラ
イン信号▲▼を発生する装置の一部のブロック図
である。 200……クロマ復調装置、202……複合ビデオ信号の入力
端子、210……アナログ・ディジタル変換器（A/D変換
器）、300……バースト固定の色副搬送波を表わす信号
の位相角φscを発生する回路、310……離散時間発振
器、320……１ラインごとの不連続を補償する手段、330
……バースト位相誤差情報を発生する手段。
MCSおよび付随するスキュー誤差信号SESを発生する装置
のブロック図である。 第２図は、第１図のクロック信号発生装置に使われる一
対の制御信号FCSおよびSCSを発生する装置の論理図であ
る。 第３図は、第２図の制御信号発生装置の動作を理解する
のに有用な信号波形図である。 第４および第５図は、第１図のクロック信号発生装置の
機能を説明するのに有用な信号波形図である。 第６図は、本発明の原理に従って、スキュー補正された
クロック信号MCSおよび付随するスキュー誤差信号SESを
使用するクロマ復調装置のブロック図である。 第７図は、第６図のクロマ復調装置に使われる新しいラ
イン信号▲▼を発生する装置の一部のブロック図
である。 200……クロマ復調装置、202……複合ビデオ信号の入力
端子、210……アナログ・ディジタル変換器（A/D変換
器）、300……バースト固定の色副搬送波を表わす信号
の位相角φscを発生する回路、310……離散時間発振
器、320……１ラインごとの不連続を補償する手段、330
……バースト位相誤差情報を発生する手段。
Claims (1)
- 【請求項１】スキュー補正されたクロック信号MCSに応
答して入来の複合ビデオ信号CVSをディジタル表現形式
に変換するアナログ・ディジタル変換器を含んでいるデ
ィジタル・テレビジョン受像機であり、前記複合ビデオ
信号CVSは水平および垂直の同期成分とバースト信号成
分を含み、前記スキュー補正されたクロック信号は水平
ラインごとに一回調整される位相を有すると共に連続す
る位相調整の間に一定の周波数Ｌ・Fsc（Ｌは定数）を
有し、前記１ラインごとに一回の位相調整を示すスキュ
ー誤差信号SESを発生する手段をも含んでいる前記ディ
ジタル・テレビジョン受像機におけるクロマ復調装置で
あって、 前記スキュー補正されたクロック信号MCSおよび前記ス
キュー誤差信号SESに応答し、前記複合ビデオ信号CVSの
前記バースト信号成分に位相固定された不連続でない色
副搬送波を表わす信号Φscを内部的に発生する手段と、 前記複合ビデオ信号CVSの前記ディジタル表現形式の信
号を受け取るように結合され、前記内部的に発生される
色副搬送波を表わす信号Φscに応答し、前記複合ビデオ
信号の少なくとも１つの色差成分を発生する手段とを具
備する、前記クロマ復調装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/032,829 US4736237A (en) | 1987-03-31 | 1987-03-31 | Chroma demodulation apparatus for use with skew corrected clock signal |
| US032829 | 1987-03-31 | ||
| US32829 | 2001-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261976A JPS63261976A (ja) | 1988-10-28 |
| JP2603096B2 true JP2603096B2 (ja) | 1997-04-23 |
Family
ID=21867044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63076679A Expired - Fee Related JP2603096B2 (ja) | 1987-03-31 | 1988-03-31 | クロマ復調装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4736237A (ja) |
| JP (1) | JP2603096B2 (ja) |
| KR (1) | KR970000849B1 (ja) |
| DE (1) | DE3811115B4 (ja) |
| FR (1) | FR2613574B1 (ja) |
| GB (1) | GB2203311B (ja) |
| HK (1) | HK70596A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591522A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | デイジタル発振器及びこれを用いた色副搬送波再生回路 |
| US5459524A (en) * | 1991-11-18 | 1995-10-17 | Cooper; J. Carl | Phase modulation demodulator apparatus and method |
| GB9207506D0 (en) * | 1992-04-06 | 1992-05-20 | Questech Ltd | Digital colour television signal processing |
| DE4221683A1 (de) * | 1992-07-02 | 1994-01-13 | Philips Patentverwaltung | Verfahren zur Datenübertragung |
| US6064446A (en) * | 1997-04-09 | 2000-05-16 | U.S. Philips Corporation | Color decoding |
| EP0906701B1 (en) * | 1997-04-09 | 2006-11-15 | Koninklijke Philips Electronics N.V. | Color demodulation using digital and analog circuits |
| JP3459339B2 (ja) * | 1997-07-03 | 2003-10-20 | 株式会社リコー | Ｐｐｍ方式を採用する変調回路、復調回路及び変復調回路システム |
| US6330034B1 (en) * | 1997-10-31 | 2001-12-11 | Texas Instruments Incorporated | Color phase-locked loop for video decoder |
| US7421043B2 (en) * | 2002-11-27 | 2008-09-02 | Lsi Corporation | Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4463371A (en) * | 1982-05-28 | 1984-07-31 | Rca Corporation | Clock generation apparatus for a digital television system |
| NL8204936A (nl) * | 1982-12-22 | 1984-07-16 | Philips Nv | Demodulatieschakeling voor een gedigitaliseerd chrominantiesignaal. |
| JPS6079895A (ja) * | 1983-10-06 | 1985-05-07 | Nec Corp | デイジタルメモリカラ−フレ−ミング回路 |
| NL8402286A (nl) * | 1984-07-19 | 1986-02-17 | Philips Nv | Kleurentelevisieontvanger bevattende een chrominantiesignaalverwerkingsschakeling en een geintegreerde schakeling daarvoor. |
| US4623925A (en) * | 1984-10-31 | 1986-11-18 | Rca Corporation | Television receiver having character generator with non-line locked clock oscillator |
| US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
| US4612568A (en) * | 1984-11-05 | 1986-09-16 | Rca Corporation | Burst-to-line-locked clock digital video signal sample rate conversion apparatus |
| NL8500864A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Digitale chrominantiesignaalverwerkingsschakeling. |
| US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
| US4864399A (en) * | 1987-03-31 | 1989-09-05 | Rca Licensing Corporation | Television receiver having skew corrected clock |
-
1987
- 1987-03-31 US US07/032,829 patent/US4736237A/en not_active Expired - Lifetime
-
1988
- 1988-03-28 GB GB8807434A patent/GB2203311B/en not_active Expired - Fee Related
- 1988-03-30 FR FR888804224A patent/FR2613574B1/fr not_active Expired - Fee Related
- 1988-03-31 JP JP63076679A patent/JP2603096B2/ja not_active Expired - Fee Related
- 1988-03-31 DE DE3811115A patent/DE3811115B4/de not_active Expired - Fee Related
- 1988-03-31 KR KR1019880003576A patent/KR970000849B1/ko not_active IP Right Cessation
-
1996
- 1996-04-25 HK HK70596A patent/HK70596A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB2203311A (en) | 1988-10-12 |
| KR970000849B1 (ko) | 1997-01-20 |
| FR2613574B1 (fr) | 1992-12-04 |
| GB8807434D0 (en) | 1988-05-05 |
| GB2203311B (en) | 1991-06-19 |
| FR2613574A1 (fr) | 1988-10-07 |
| DE3811115B4 (de) | 2005-09-29 |
| DE3811115A1 (de) | 1988-10-13 |
| HK70596A (en) | 1996-05-03 |
| US4736237A (en) | 1988-04-05 |
| KR880012105A (ko) | 1988-11-03 |
| JPS63261976A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2696901B2 (ja) | サンプリング周波数変換回路 | |
| US5335074A (en) | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates | |
| US4745463A (en) | Generalized chrominance signal demodulator for a sampled data television signal processing system | |
| EP0262647A2 (en) | Sample rate conversion system having interpolation function | |
| JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
| US4612568A (en) | Burst-to-line-locked clock digital video signal sample rate conversion apparatus | |
| JP2603096B2 (ja) | クロマ復調装置 | |
| US4864399A (en) | Television receiver having skew corrected clock | |
| US5303061A (en) | Apparatus for rejecting time base error of video signal | |
| GB2142801A (en) | Transmission and reception of component video signals | |
| US4219838A (en) | Horizontal blanking corrector for television signals | |
| US4600937A (en) | Digital television receiver with digital sync/reproduction circuit | |
| JPS6312434B2 (ja) | ||
| US5278651A (en) | Method and apparatus for synchronizing respective phases of high definition television signal components | |
| JP2663351B2 (ja) | スキュー補正されたマスター・クロック信号発生装置 | |
| US4772937A (en) | Skew signal generating apparatus for digital TV | |
| JP2896901B2 (ja) | 位相固定された副搬送波再生回路 | |
| JP2635988B2 (ja) | ディジタル位相同期回路 | |
| US5128761A (en) | Method and apparatus from transmitting augmentation panel components on one channel of a two channel wide aspect ratio television signal transmission system | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPS62164379A (ja) | ブランキング用信号発生回路 | |
| JP3253482B2 (ja) | 色信号復調回路 | |
| JP3244398B2 (ja) | Ｐａｌ方式の色信号復調回路 | |
| JP2968619B2 (ja) | サンプリングクロック発生回路 | |
| JPH0496595A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |