JPS5927524A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5927524A JPS5927524A JP13818782A JP13818782A JPS5927524A JP S5927524 A JPS5927524 A JP S5927524A JP 13818782 A JP13818782 A JP 13818782A JP 13818782 A JP13818782 A JP 13818782A JP S5927524 A JPS5927524 A JP S5927524A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- oxygen
- nitrogen
- mixed
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000000137 annealing Methods 0.000 claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はトランジスタ、集積回路装置などの半導体装
置の製造方法に係シ、特にシリコンにヒ素（Ａ日）をイ
オン注入して、ｎ影領域を形成する方法の改良に関する
ものである。以下、一般的なｎｐｎ形トランジスタの製
造方法を例にあげて説明する。
置の製造方法に係シ、特にシリコンにヒ素（Ａ日）をイ
オン注入して、ｎ影領域を形成する方法の改良に関する
ものである。以下、一般的なｎｐｎ形トランジスタの製
造方法を例にあげて説明する。
Ｍ’Ｓ ｌ 図（ａ）〜（ｆ’） ｉ、Ｊ：シリコンエ
ピタキシャル中ブレーす形トランジスタの製造工程の主
要段階における状態を示す断面図で、まず、第１図（ａ
）に示すようにｎ形シリコンエピタキシャル成長ウェー
・（１）の一方の主面上全面に二酸化シリコン（Ｓ １
０２ ）膜などの絶縁膜（２）を形成し、第１図（ｂ）
に示すように絶縁ｍ（２）の一部にホトエツチング技術
によってベース領域形成窓（３）を形成する。つづいて
、第１図（ｃｌＫ示すようＫｐ形不純物の拡散法または
イオン注入技術によってｐ形ベース領域（４〕を形成す
る。このｐ形ベース領域形成時忙新たにＳ ｉＯ２膜（
５）が形成場れる。第１図ｆ、ｉ）では上述の絶縁膜（
２）と５ＩＯ２膜（５）とを一体化してＳｉＯ□膜（６
）として示し、同図に示すようにＳｉＯ２膜（６）のｐ
形ベース領域（４）上の部分の一部にエミッタ領域形成
窓（７ンをホトエツチング法で形成し、この窓を通して
ｌｌ形不純物を導入してｎ形エミッタ饋域（８）″ｆＩ
：形成する。′このｎ形エミツク領域（８〕の不純物と
しては、ｎ形エミツク領域（８）形成後の熱処理におい
て、ｎ形エミッタ領域（８）が変化しないように、また
浅いｎ形エミッタ領域（８）を形成するためにイオン注
入技術を用いてヒ素（八〇）を不純物として形成する。
ピタキシャル中ブレーす形トランジスタの製造工程の主
要段階における状態を示す断面図で、まず、第１図（ａ
）に示すようにｎ形シリコンエピタキシャル成長ウェー
・（１）の一方の主面上全面に二酸化シリコン（Ｓ １
０２ ）膜などの絶縁膜（２）を形成し、第１図（ｂ）
に示すように絶縁ｍ（２）の一部にホトエツチング技術
によってベース領域形成窓（３）を形成する。つづいて
、第１図（ｃｌＫ示すようＫｐ形不純物の拡散法または
イオン注入技術によってｐ形ベース領域（４〕を形成す
る。このｐ形ベース領域形成時忙新たにＳ ｉＯ２膜（
５）が形成場れる。第１図ｆ、ｉ）では上述の絶縁膜（
２）と５ＩＯ２膜（５）とを一体化してＳｉＯ□膜（６
）として示し、同図に示すようにＳｉＯ２膜（６）のｐ
形ベース領域（４）上の部分の一部にエミッタ領域形成
窓（７ンをホトエツチング法で形成し、この窓を通して
ｌｌ形不純物を導入してｎ形エミッタ饋域（８）″ｆＩ
：形成する。′このｎ形エミツク領域（８〕の不純物と
しては、ｎ形エミツク領域（８）形成後の熱処理におい
て、ｎ形エミッタ領域（８）が変化しないように、また
浅いｎ形エミッタ領域（８）を形成するためにイオン注
入技術を用いてヒ素（八〇）を不純物として形成する。
Ａ８のイオン注入後、不純物Ａｓを活性化するために、
熱処理炉内でアニールを行なう。このアニールは窒素雰
囲気中で行なう。酸素雰囲気や大気中で行なうと、トラ
ンジスタのベース開放、コレクタ・エミッタ間電圧印加
時（ｖｏ）、ｏｑ！ｉ性と呼ぶ）のリーク電流が増大す
名など好ましくない特性を招来するからである。
熱処理炉内でアニールを行なう。このアニールは窒素雰
囲気中で行なう。酸素雰囲気や大気中で行なうと、トラ
ンジスタのベース開放、コレクタ・エミッタ間電圧印加
時（ｖｏ）、ｏｑ！ｉ性と呼ぶ）のリーク電流が増大す
名など好ましくない特性を招来するからである。
次に第１図（ｅ）に示すように、ｎ形エミッタ領域（８
）の上を含めてＳｉＯ□膜（６）の上にＣＶＤ法などで
膜（９）を形成し、更に、第１図（ｆ）に示すようにＳ
ｉＯ□膜（６）と膜（９）とで構成される保護膜ＱＱに
選択的ホトエツチングを施して、ベース電極取り出し窓
（１１）およびエミッタ電極取り出し窓０２）を形成し
た上で、ベース電極（Ｉ（６）およびエミッタ電極（１
４）を形成する。
）の上を含めてＳｉＯ□膜（６）の上にＣＶＤ法などで
膜（９）を形成し、更に、第１図（ｆ）に示すようにＳ
ｉＯ□膜（６）と膜（９）とで構成される保護膜ＱＱに
選択的ホトエツチングを施して、ベース電極取り出し窓
（１１）およびエミッタ電極取り出し窓０２）を形成し
た上で、ベース電極（Ｉ（６）およびエミッタ電極（１
４）を形成する。
このように、従来の製造方法では窒素雰囲気中でアニー
ルしてｎ形エミンタ領域（８）を形成していたが、不純
物濃度が大きく、またアニール温度も高いので、ウェハ
表面が荒れたり、結晶欠陥を生じ、半導体装置の電気的
特性を劣化させる欠点があった。
ルしてｎ形エミンタ領域（８）を形成していたが、不純
物濃度が大きく、またアニール温度も高いので、ウェハ
表面が荒れたり、結晶欠陥を生じ、半導体装置の電気的
特性を劣化させる欠点があった。
この発明は以上のような点に鑑みてなされたもので、シ
リコン基体中にｎ影領域をＡ日のイオン注入によって形
成する際のイオン注入後のアニールの条件に工夫を加え
ることによって、エミッタ領域の表面の荒れ、結晶欠陥
の生じない１り遣方法を提供することを目的としている
。
リコン基体中にｎ影領域をＡ日のイオン注入によって形
成する際のイオン注入後のアニールの条件に工夫を加え
ることによって、エミッタ領域の表面の荒れ、結晶欠陥
の生じない１り遣方法を提供することを目的としている
。
すなわち、この発り１ではシリコン基体へのＡ日のイオ
ン注入後のアニールｙｒ−囲気として、子のアニールの
頭初１〜５分間は窒素に５〜１０俤の酸素を混入したも
のを用いることによって上ｉ己目的を達成することがで
きた。
ン注入後のアニールｙｒ−囲気として、子のアニールの
頭初１〜５分間は窒素に５〜１０俤の酸素を混入したも
のを用いることによって上ｉ己目的を達成することがで
きた。
実験例を示すと次のとおりである。Ａ８を約１００ｋｅ
Ｖのエネルギーで５ Ｘ １０’ ａｔｏｍｓ／ｃａｎ
２の注入量でイオン注入したシリコンウェハを窒素２７
／ｍｉ ｎに酸素１００〜２００ｃｃ／ｍｉｎ混合さぜ
た雰囲気の熱処理炉に入れ１約１０００°Ｃの温度に加
熱する。最初の１〜５分間経過したらｉＪ！２素をシリ
っで窒素雰囲気のみでアニールを行なった。これによっ
て−り述のような所望の結果を得た。
Ｖのエネルギーで５ Ｘ １０’ ａｔｏｍｓ／ｃａｎ
２の注入量でイオン注入したシリコンウェハを窒素２７
／ｍｉ ｎに酸素１００〜２００ｃｃ／ｍｉｎ混合さぜ
た雰囲気の熱処理炉に入れ１約１０００°Ｃの温度に加
熱する。最初の１〜５分間経過したらｉＪ！２素をシリ
っで窒素雰囲気のみでアニールを行なった。これによっ
て−り述のような所望の結果を得た。
酸素の混入割合を多くしたり、酸素混入時間を長くする
と、トランジスタのｖａｘ。特性におけるリーク電流を
増大させる。要するに、酸素の混入量は窒素の５〜１０
係、酸素の混入時間は最初の１〜５分間程度が最も良好
であった。
と、トランジスタのｖａｘ。特性におけるリーク電流を
増大させる。要するに、酸素の混入量は窒素の５〜１０
係、酸素の混入時間は最初の１〜５分間程度が最も良好
であった。
この発明では上述のような条件でＡ８注人後のシリコン
ウニ／）をアニールすることによって、ｎ形御成領域の
表面の荒れ、結晶欠陥はなくなシ、電気的特性の良好な
半導体装置を歩留りよく得ｌことができる。
ウニ／）をアニールすることによって、ｎ形御成領域の
表面の荒れ、結晶欠陥はなくなシ、電気的特性の良好な
半導体装置を歩留りよく得ｌことができる。
第１図（ａ）〜ｉｆ）はこの発明の適用対象例としてシ
リコンプレーオ形トランジスタの製造工程の主り段階に
おける状態を示す断面図である。 図において、（１）はｎ形シリコンウェー・、（４）は
］形ベース領域、（８）はｎ形エミッタ領域（ヒ紮導。 領域）である０ なお、図中同一符号は同一または相当部分をンすＯ 代理人 葛野信 −（外１名） 第１図 ／ 磐 〕 （ 伝
リコンプレーオ形トランジスタの製造工程の主り段階に
おける状態を示す断面図である。 図において、（１）はｎ形シリコンウェー・、（４）は
］形ベース領域、（８）はｎ形エミッタ領域（ヒ紮導。 領域）である０ なお、図中同一符号は同一または相当部分をンすＯ 代理人 葛野信 −（外１名） 第１図 ／ 磐 〕 （ 伝
Claims (1)
- （１） シリコン基体中にヒ素をイオン注入法で注入
した後、この注入されたヒ素を不純物として活性化する
だめの熱処理によるアニール工程を有する半導体装置の
製造方法において、上記アニール工程の最初の１〜５分
間のみ酸素を５〜１０チ含む窒素中で、それ以後は窒素
のみの雰囲気中でアニールを行なうことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13818782A JPS5927524A (ja) | 1982-08-07 | 1982-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13818782A JPS5927524A (ja) | 1982-08-07 | 1982-08-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927524A true JPS5927524A (ja) | 1984-02-14 |
Family
ID=15216095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13818782A Pending JPS5927524A (ja) | 1982-08-07 | 1982-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5979522A (ja) * | 1982-10-29 | 1984-05-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61190321A (ja) * | 1985-02-19 | 1986-08-25 | スタンダード・エレクトリツク・ローレンツ・アクチエンゲゼルシヤフト | 双方向性光マルチプレクサ及びデマルチプレクサ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52109369A (en) * | 1976-03-10 | 1977-09-13 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5343473A (en) * | 1976-09-30 | 1978-04-19 | Nec Corp | Impurity driving-in method |
| JPS54102964A (en) * | 1978-01-31 | 1979-08-13 | Pioneer Electronic Corp | Method of heat treating semiconductor |
-
1982
- 1982-08-07 JP JP13818782A patent/JPS5927524A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52109369A (en) * | 1976-03-10 | 1977-09-13 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5343473A (en) * | 1976-09-30 | 1978-04-19 | Nec Corp | Impurity driving-in method |
| JPS54102964A (en) * | 1978-01-31 | 1979-08-13 | Pioneer Electronic Corp | Method of heat treating semiconductor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5979522A (ja) * | 1982-10-29 | 1984-05-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6327846B2 (ja) * | 1982-10-29 | 1988-06-06 | Oki Electric Ind Co Ltd | |
| JPS61190321A (ja) * | 1985-02-19 | 1986-08-25 | スタンダード・エレクトリツク・ローレンツ・アクチエンゲゼルシヤフト | 双方向性光マルチプレクサ及びデマルチプレクサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02301131A (ja) | 半導体装置の製造方法 | |
| JPH08102448A (ja) | 半導体基板の製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPS5927524A (ja) | 半導体装置の製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JP2663523B2 (ja) | 半導体酸化薄膜の形成方法 | |
| JPS5834959A (ja) | 半導体装置およびその製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JP2563798B2 (ja) | 半導体装置の製造方法 | |
| JPS6245179A (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JPS60105267A (ja) | 半導体装置の製造方法 | |
| JPS59225566A (ja) | 半導体素子の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPS6263475A (ja) | 半導体装置 | |
| JPH04137632A (ja) | 半導体装置の製造方法 | |
| JPH06224209A (ja) | 縦型トランジスタおよびその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH0451515A (ja) | 半導体装置の製法 | |
| JPS60253264A (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 |