JPH02170522A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02170522A
JPH02170522A JP32657988A JP32657988A JPH02170522A JP H02170522 A JPH02170522 A JP H02170522A JP 32657988 A JP32657988 A JP 32657988A JP 32657988 A JP32657988 A JP 32657988A JP H02170522 A JPH02170522 A JP H02170522A
Authority
JP
Japan
Prior art keywords
silicon film
recrystallized
interface
insulator
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32657988A
Other languages
English (en)
Inventor
Yutaka Ito
豊 伊藤
Atsuo Wada
敦夫 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32657988A priority Critical patent/JPH02170522A/ja
Publication of JPH02170522A publication Critical patent/JPH02170522A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はSol (Silicon On  In5u
lator)構造の半導体装置の製造方法に関するもの
である。
従来の技術 Solの形成方法として、エネルギービームによる再結
晶化法が近年注目をあびている。これは、絶縁物基板あ
るいは絶縁膜上に非単結晶シリコン膜を堆積し、レーザ
、電子ビーム等のエネルギービームを照射し、シリコン
膜を再結晶化し、再結晶化したシリコン膜に、トランジ
スタ等の素子を形成するものである。概要を第2図に示
す。
第2図の方法は、(a)に示す絶縁物21上に非単結晶
シリコン膜22を形成しくb)、エネルギービーム23
にて膜22を溶融再結晶化して再結晶化シリコン膜24
を形成しくC)、膜24にMOSトランジスタ等の半導
体素子を形成する(d)。26はゲート、27はソース
、28はドレイン、29はゲート絶縁膜である。
発明が解決しようとする課題 第2図において説明すると、絶縁物21に非単結晶シリ
コン膜22を堆積する方法として、CVD法、スパッタ
法等が考えられるが、いずれの方法で堆積しても非単結
晶シリコン膜22には、シリコン以外のC(炭素)、O
(酸素)、金属等の不要不純物が含まれており、シリコ
ン基板に比べるとその量は多い。なおこれら不要不純物
は本来のドーパント不純物ではない。不要不純物の混入
源は、洗浄、シリコン膜を堆積する時に流すガス。
堆積装置自身等がある。また、堆積したシリコン膜には
含まれていなくても、エネルギービームによる単結晶化
時に下地絶縁膜から不純物が混入したり、単結晶化前に
、シリコン膜を島構造等に加工する場合には、ドライエ
ツチング工程による不純物の汚染が考えられる。不純物
種としては、Ae。
ClO2重金属等が考えられるが、これらの不純物は非
単結晶シリコン膜をエネルギービームで溶融再結晶化す
る際、転位等結晶欠陥の原因となり、実際に素子を形成
した場合、その電気特性劣化につながる。Cr等の重金
属では深いエネルギー準位を形成しやはり電気特性の劣
化を招いi %、Sだ。
また再結晶化シリコン膜と下地絶縁膜界面に大きな応力
が生じ、クラックや電気特性劣化の原因の一つになって
いた。
本発明者らは以上のような従来のエネルギービームによ
る再結晶化を用いたSol構造の半導体装置の製造方法
の諸欠点にかんがみて、本発明を完成するに至ったので
ある。
課題を解決するための手段 本発明の方法は、絶縁物表面を研磨して微小な凹凸を形
成してから、非単結晶シリコン膜を堆積し、エネルギー
ビームで非単結晶シリコン膜を溶融再結晶化し、その後
熱処理を行い、再結晶化されたシリコン膜に回路素子を
形成するものである。
作用 本発明において、絶縁物の表面すなわち絶縁物と非単結
晶シリコン膜との界面には、微小な凹凸が形成されてい
る為、エネルギービームを照射して再結晶化する際に、
界面が滑らかな場合と比べて、再結晶化されたシリコン
膜の絶縁膜との界面部分に、ごく微小な転位等の結晶欠
陥を多数発生する。この界面部分の多数の結晶欠陥は不
純物のゲッタリング効果があるので、再結晶化後の熱処
理で再結晶化シリコン膜に含まれる不純物が界面付近に
捕獲され、実際に素子を形成する再結晶化シリコン膜の
表面付近の不純物の数を低減させることができる。同時
に、界面の多数の結晶欠陥は、熱処理により表面付近の
結晶欠陥を吸収し、素子形成部分の結晶欠陥低減の効果
もある。
実施例 以下図面に基づいて更に詳しく説明する。第1図は本発
明の一実施例にかかる半導体装置の製造方法を示すもの
である。第1図(a)において絶縁物1は石英基板ある
いはシリコン基板を酸化あるいは酸化膜を堆積したもの
である場合が多い。通常シリコン基板を酸化した場合で
も、酸化膜表面は滑らかである。そこで、第1図(b)
に示すように絶縁物1表面を機械研磨し微小な凹凸20
を形成する。前記微小な凹凸20は高さで300A以下
、周期も300A以下の非常に小さなものとする。
その後第1図(C)に示すように非単結晶シリコン膜2
をCVD法等で例えば0.5μI堆積し、第1図(d)
に示すようにレーザ等のエネルギービーム3で溶融再結
晶化し、再結晶化シリコン膜4を形成する。この後、イ
オン注入工程、酸化、熱処理等のMOSプロセスで、M
OSトランジスタを形成したのが、第1図(e)である
。6はゲート、7はソース、8はドレイン、9はゲート
絶縁膜である。
第1図(d)に示すように絶縁物1の表面に微小な凹凸
20を設けておくことにより、再結晶化シリコン膜4の
絶縁物1との界面付近に、再結晶化時に多数の転位等の
微小な欠陥5を生じる。しかし、界面付近に生じた結晶
欠陥5は、非常に微小であるので、実際に素子を形成す
る再結晶化シリコン膜4の表面にまでは、欠陥は波及し
ない。界面付近の多数結晶欠陥5は、不純物のゲッタと
して働(ので、再結晶化シリコン膜4に、C(炭素)や
重金属等の不要不純物が含まれる場合、熱処理を行うこ
とにより前記不純物を界面付近に捕獲することができ、
素子を形成する再結晶化シリコン膜4の表面付近の不要
不純物を低減することができる。また界面の結晶欠陥5
は、不純物だけでなく、再結晶化シリコン膜4の界面部
分以外に生じた転位等の結晶欠陥を吸収する働きを持つ
界面付近の結晶欠陥5に、前述したような不純物や結晶
欠陥のゲッタとして機能させるには、再結晶化以後の熱
処理もしくは熱処理に相当するプロセスを少なくとも9
00℃望ましくは1000℃以上で行う。
また、界面付近の多数の結晶欠陥5は、不純物や結晶欠
陥のゲッタとして働(たけてな(、再結晶化シリコン膜
4と絶縁物1との界面に生じる応力を緩和する働きも持
つ。
なお、形成する素子は、MoSトランジスタに限らず他
の素子が形成されてもよい。
本発明は前記したような方法により、絶縁物表面に研磨
による微少な凹凸を形成することにより、非単結晶膜を
エネルギービームで再結晶化した時に、再結晶化シリコ
ン膜の絶縁物との界面付近に集中して、結晶欠陥を発生
させることにより、界面の応力を緩和するとともに、界
面の結晶欠陥が不純物や結晶欠陥のゲッタとして働くた
め、表面付近素子形成部分の不純物や結晶欠陥を低減で
きる。
発明の詳細 な説明したように、本発明によれば、エネルギービーム
による溶融再結晶化法を用いて、501(Silico
n On  In5ulator)構造の半導体装置を
製造する上で、再結晶化シリコン膜の素子形成部分の不
純物や結晶欠陥を低減でき、しかも界面の応力の緩和に
も寄与する。したがってSO■構造半導体装置の電気特
性を向上させることができる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の一実施例の半導体装置
の製造工程断面図、第2図(a)〜(d)は従来の半導
体装置の製造工程断面図である。 1・・・・・・絶縁物、2・・・・・・非単結晶シリコ
ン膜、3・・・・・・エネルギービーム、4・・・・・
・再結晶シリコン膜、5・・・・・・結晶欠陥、20・
・・・・・微小凹凸。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 111図 エネルギーヒーへ 、3 第 図 莞 図 \ 2/

Claims (1)

    【特許請求の範囲】
  1. 絶縁物表面に機械的研磨により微小な凹凸を形成した後
    、前記絶縁物上に非単結晶シリコン膜を堆積し、エネル
    ギービームを用いて、前記非単結晶シリコン膜を溶融再
    結晶化し、その後熱処理を行い、再結晶化された前記シ
    リコン膜に回路素子を形成することを特徴とする半導体
    装置の製造方法。
JP32657988A 1988-12-23 1988-12-23 半導体装置の製造方法 Pending JPH02170522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32657988A JPH02170522A (ja) 1988-12-23 1988-12-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32657988A JPH02170522A (ja) 1988-12-23 1988-12-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02170522A true JPH02170522A (ja) 1990-07-02

Family

ID=18189391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32657988A Pending JPH02170522A (ja) 1988-12-23 1988-12-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02170522A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774362A (ja) * 1993-09-06 1995-03-17 Nec Corp 薄膜トランジスタおよびその製造方法
US6271066B1 (en) 1991-03-18 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271066B1 (en) 1991-03-18 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0774362A (ja) * 1993-09-06 1995-03-17 Nec Corp 薄膜トランジスタおよびその製造方法

Similar Documents

Publication Publication Date Title
JPH0582442A (ja) 多結晶半導体薄膜の製造方法
JPH07297377A (ja) 半導体装置およびその製造方法
JPH02170522A (ja) 半導体装置の製造方法
US7084459B2 (en) SOI substrate
JP3262190B2 (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板
JPS59136926A (ja) 半導体装置の製法
JPS6120337A (ja) 半導体装置の製造方法
JP3091800B2 (ja) Soi基板の製造方法
JPH0468770B2 (ja)
JP3295171B2 (ja) 半導体基板の製造方法
JPH0969526A (ja) 半導体装置の製造方法
JPH0355829A (ja) 半導体装置の製造方法
JPH0336312B2 (ja)
JP2994667B2 (ja) Soi構造の形成方法
JPH05144730A (ja) 半導体装置の製造方法
JPH0878298A (ja) シリコン半導体ウェーハ及びその製造方法
JPS63254720A (ja) 半導体薄膜の形成方法
JPH05283355A (ja) 半導体装置の製造方法
JP2730905B2 (ja) 半導体装置の製造方法
JP3191346B2 (ja) 貼り合わせ基板の製造方法
JPH05121399A (ja) 半導体集積回路装置の製造方法
JPH02109337A (ja) 半導体装置の製造方法
JPH0510820B2 (ja)
JPH10223559A (ja) 半導体装置の製造方法
JPH0491429A (ja) 半導体装置の製造方法