JPS63259877A - 光デイスク信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ記録再生用光ディスク信号処理装置に関
し、特にデータム・／ファを（ｌｉえエラー訂正及びエ
ラー回復処理効率向」二を量った光ディスク信号処理装
置に関する （従来の技術〕 従来の光ディスク信号処理装置では、光ディスク媒体上
にエラー訂正コード（Ｅ、　ＣＣ）付てインターリーブ
が施されてデータ配列を行う手法をとり、読出し、書き
込みに対してデータバッファを２系列設けて交互に１吏
用し、エラー訂正での遅れ時間を吸収していた　又書き
込みに対しても２系列のデータバッファを交互に使用す
る方法がとられていた。

〔発明が解決しようとする問題点〕

上述した従来の光子イスク処理装置では、２系列のデー
タバッファ（通常１トラツク容量のバイト数のものを２
個）を交互に使用するなめ、■系列の処理か遅れるとム
う一方のデータバッファは１吏用できず、待機状態とな
ってしまうという欠点があった　これは光ディスク処理
装置の場合、従来の磁気ディスク処理装置と比較し、媒
体の生のエラーレートか極端に悪いため強力なエラー訂
正を必要とし、その訂正処理に長時間を要するため発生
するものである　そのため１トラツク毎に１バツフアを
割り付けると、そのトラ・ツクのエラー訂正処理又はエ
ラー回復処理が成功するまて、次のトラックの処理かで
きないという欠点があった。

〔問題点を解決するための手段〕

本発明の第１の発明の光ディスク信号処理装置は、エラ
ー訂正コードを付加し光子イスク媒体上にインターリー
ブを施してデータを配列しパース１〜誤りを訂正する光
ディスク処理装置において、複数バイトのワード長から
なるデータバッファ装置と、ポストインターフェイス制
御回路　ドライブインターフェイス及びマイクロプロセ
ッサバスの各々に対応した複数バイトの２段しジスタ装
置と、前記各２段レジスタ装置に対応したタイミング制
御装置およびアドレス制御装置と、データバッファ装置
のアクセス要求に対する待ち合せ装置とを備えて構成さ
れる 本発明の第２の発明の光ディスク信号処理装置は、エラ
ー訂正コードを１１加し光ディスク媒体上にインターリ
ーブを施してデータを配列しハース１〜誤りを訂正する
光ディスク処理装置において、複数バイトのワー１へ長
からなる第１のデータバッファ装置と、ホスト、インタ
ーフェイス　ドライブインターフェイス及びマイクロプ
ロセッサバスの各々に対応した複数バイトの２段レジス
タ装置と、前記各２段レジスタ装置に対応したタイミン
グ制御装置およびアドレス制御装置と、データバッファ
装置のアクセス要求に対する待ち合せ装置と、エラー訂
正処理装置の前段に読み出しデータを一時保存する第２
のデータバッファと、これに対応するタイミング制御装
置およびアドレス制御装置とを備えて構成される ［゛実施例〕 次に本発明の実施例を図面を参照して説明する。

第１図は本発明の第］の発明の一実施例の構成を示すブ
ロフク図、第２図は本発明のデータバッファとレジスタ
の構成を示すプロ・ツク図１、第３図は本発明のデータ
バッファの分割例を示す説明図、第４図は本発明の第２
の発明の一実施例の構成を示すブロック図、第５図は本
発明の第２の発明に使用するエラー訂正コードの構成を
示す図表、第６図は本発明の第２の発明のタイミング補
完のタイムチャートである。

まず、本発明の第１の発明の一実施例について第１図を
参照して説明する、 第１図でホスＩ・インクフェイス制御回路１ては、信号
１０１を通して書き込み命令を受けると、その命令はデ
ータ・バス１０４を通してマイクロプロセッサ１つへ転
送される、マイクロブロセ・ソサ］９ては、ホストシス
テムからのデータを受は取るＩ＼くデータ転送要求がデ
ータリクエスト制御回路１８に送られると同時に、レジ
スタ３とプリレジスタ４とを経由してデータバッフ７９
のデータを受は取るＩ＼きアドレスを決定するために、
アドレス制御回路５てアドレスがセラ１−されるレジス
タタイミング制御回路２はレジスタ３とプリレジス４ヘ
クロ・ツク信号を送る３デ一タリクエスト制御回路１８
ては書き込み信号１３０か出力されデータバッファ９に
データを書き込む、データバッファ９が規定数の子−タ
を取り込み後、マイクロプロセッサ１９はレジスタ１６
とフリレシスター７を介して子−タハ・ソファ９へアク
セスするため、アドレス制御回路７　レジスタタイミン
グ制御回路］５　データリクエスト制御回路１８へ信号
を送り、データバッファ９内の書込みデータに、制御情
報（例えは代替トう・ツクアドレス杓埋トラック　セレ
クタアドレス等）を付加する 次に、エラー訂正回路１３　トライフィンターフェイス
制御卸回路］４（このニー）を合わせてトライフィンタ
フェイスという）を経由して光ディスク）・ライフＩ＼
データか転送されるためマイクロブロセ・ｌザ１９はブ
リレジスター０．レジスタ１１に対応するレジスタタイ
ミング′制御回路１２とアドレス制御回路−？ｆＣ＋と
を起動する　以上の動作を繰り逗１−ことにより、書込
データを連続的に光ディスクドライフＩ＼転送する 次に読取り命令をポストインターフェイス制御回路１を
介して受信した場合は、１〜ライフインタ一フエイス制
両回路１４とエラー訂正回路１３が起動される　エラー
訂正回路１３よりの出力はレジスタ１トブリしシスタ１
０を経由してデータバッファ９へ書き込まれる２レシス
タクイミンク制御回路１２．アドレス制御回路６等はマ
イクロブロセ・ソサ］９により制御内容か設定される。

読取りデータバッファ９内て規定数になると、マイクロ
ブロセ・ソサ１９はエラー訂正回路１３より、エラー訂
正情報（シンドローム・ポインタ等）を読み取り、セ・
要ならはレジスタ１６　プリレジスタ１７を経由してデ
ータバッファにアクセスしてエラー訂正を行う　このエ
ラー訂正力量も光ディスクドライブからの読出しデータ
は連続的に子−タバ・ソファ９／＼取り込まれるエ ラー訂正か終えると、修正されたデータ（正しい場合は
訂正不要）は、ブリレジスタ４　レジスタ３を経由して
ホストインターフェイス１へ転送される。通常ホストイ
ンターフェイス制御回路の処理速度は光ディスクドライ
フよりの読出しスピードよりも高いので、誤り訂正で時
間をついやしてもデータバッファ９の容量分たげの訂正
許容時間がある。また、データ欠陥か連続的に発生して
も、データバッファの容量を大きくしてお（うは連続処
理が可能であり、処理速度の向上が可能となる。

次に第２〜３図を参照してデータバッファ９へのアクセ
ス方法について記述する７ ここではデータバッファ９を４分割して、第３図の様に
バ・ソファＡ〜Ｆ）としてそれぞれにアドレスをバ・ノ
ファＡ→パｌファＢ→ハソファＣ→バッファＤ−バ・ソ
ファＡ・の様に割り付けた例を示している　第２図では
ホストインターフェイスの７トレス制御回路５　エラー
訂正用のアドレス制御回路６　マイクロプロセッサ用の
アドレス制御回路７からの出力はセレクタ８て選択され
、必要に応してバ・ｌファＡ〜Ｄのア１〜レス信号とな
る。プリレジスタおよびレジスタの生動中についてはエ
ラー訂正回路に対応するもののみを記載しているかその
他に対しても同様である ます書込みについて説明すると、エラー訂正回路１３か
らのデータはデータハス１００を通してレジスタ１１／
＼書き込まれる２工ラー訂正回路］３よりの転送ストロ
ーブ信号１１４は、データリクエスト制御回路１８を経
てレジスタタイミング制御回路１２へのレジスタ制御信
号］］７として送られ、レジスタ１１のレジスタＡ・レ
ジスタＢ・レジスタＣ・レジスタＤ　レジスタＡ・・の
順序でそれぞれのレジスタがセットされる。レジスタＡ
からレジスタＤまて入力された時点てフリレジスタ１０
のプリレジスタＡ〜Ｄも同一時にセ・ソ）・される。セ
ット後はデータリクエスト制御回路から書き込み信号１
３０（第１図参照）によりデータバッファ９へ書き込ま
れるにの時的のハスからの使用中であれば書き込みは最
大４バイトまて保留され、他のバスの使用後書き込まれ
るここでは書込時と逆にデータバッファ９からブリレジ
スタ１０のプリレジスタＡ〜Ｄへ制御信号１２０に従っ
て一度に読み込み次にその値はレジスタ１１のレジスタ
Ａ〜Ｄへ制御信号１２１〜１２４に従って転送される　
レジスタ１１からエラー訂正回路への送り出しはレジス
タＡ〜Ｄの出力を順次選択しながらエラー訂正回路Ｉ＼
のストロ−フ訂正信号］１８とともに転送する以」 二の様に構成することにより、テータハ・ソファっは３
個のハスから入出力できるようになり効率の良い処理か
可能となる 次に、本発明の第２の発明の一実施例について第一１図
を参照して説明する 第２の発明の一実施例（第一１図参照）が第１の発明の
一実施例（第４図９明）と相違している点を述Ｉ＼る　
第２の発明の−・実施例は第１の発明の一実施例に比ｌ
＼て、第二の子−タハＩファ２ｏと、第二のデータバッ
ファ制御回路２］と、タイミ〉り補完回路２２とグー１
〜回路２３とを追加して備え、データバッファ０に替え
て第一のテータバ・ソファ９Ａ、（構成・作動とらデー
タノ〈ソファ（：）に同しであり名称と参照符号のみが
異るたけである）を備えたものである　従って第１の発
明の一実施例と異る改、すなわち第二のデータバッファ
２０を中心に説明する。

次に第５図と第６図を参照してエラー訂正回路１３付近
の第２のテータバ・ソファ２ｏと第２のデータバッファ
制御回路２１とについて記述する。

また、光ディスク装置のエラー訂正コードのフォーマッ
トを第５図に示す。

インターリーブ数かλ個あり、］インターリーブＤｎ１
Ｄｎ２・Ｄｎ３−ＥｎｌＨＥｎ２・に対して、数バイト
の訂正が可能であるようにしたものである。

データ読み取り時に例えはテークマークに欠陥がありＤ
目よりデータか転送されない場合で、次の再同期マーク
からテーク転送か開始できた場合を考えろと、エラー訂
正回路１３てはシンドローム演算を行う対象バイトかす
れてしまうため正しい計算ができず訂正不能となる　ま
た、エラー訂正回路１３てはバイト位置さえ正しく送ら
れてくれは、充分に訂正できる。

ここて、第５図のエラー訂正コード１寸力入カフオーマ
ットについて述べる、この図の左の列の上から順に入り
、最も下に達すれば右の次の列の」二から、同様の構成
て右から左Ｉ＼と続き、最後かエラー訂正コードとなる
フォーマ・ソ１〜を入出力している。テークマークの５
呉ったデ゛−タ（プロ・ツク）に対しては、データバッ
ファとア）へレス制御回路により、次め再同期マークま
でのデータＤ１、Ｄ２１’Ｄ３□・　Ｄ１□　Ｄ２２・
Ｄ３□・・を補って、エラー訂正回路！〈のデータとす
る　この場合補うデータは任意“００（１６進表示）”
″てよい、これによりエラー訂正演算か正しい位置で行
われるためエラー訂正可能となる、了り加エラー訂正コ
ードか大きく、訂正能力か高い場合はさらに第二　第三
の再同期マークまでのデータを補うことで訂正能力か発
揮できるようになる、 転送テークの補完はマイクロプロセツサ１９より、タイ
ミング補完回路２２１＼指示し規定のバイト数を補完す
る　ゲート回！４２３は転送テークを”００（１６進表
示）゛とするためのゲートである 第０図に補完チータストローブのタイムチャーｔ・を示
ず　通常は、正常時のタイミングＡで示すように、テー
クマークの位置より読出しチータストローフが発生する
。テークマークに欠陥かあると、夕、イミンクＢて示す
ようにデータマーク不検−１３＝ 小時には最初のりシンクまでの子−夕が送られない。タ
イミング補完回路２２により第二のデータバッファから
のデータ転送時は、タイミングＣのように、データを補
完してエラー訂正回路Ｉ＼転送する。データマーク異常
の発生確率は比較的小さいがその時のみ第二のデータバ
ッファを使用することになる。

〔発明の効果〕

以上説明したように本発明は、主なるデータバッファに
対する入出力線ごとに複数バイトのレジスタを３個のバ
スから２段設け、そのレジスタに対するアドレス制御回
路とタイミング制御回路とを設けたことにより、３個ま
たはこれ以上のハスから入出力てきるので、例えはポス
トインターフェイス　ドライブインターフェイス・マイ
クロプロセツサの同時動作を可能とすることかでき、エ
ラー訂正に長時間を必要とする欠陥データに対しても、
連続テーク処理ができるという効果がある２まな、エラ
ー打丁回路前段に第２テータバ・ソファを配置すること
により、データの先頭位置（デ−タマーク）を誤った場
合にも、次のリシンクまてグ）データを補完（または補
間）することて工−ラー訂正ができるという効果かある

【図面の簡単な説明】

第１図は本発明の第１の発明の一実施例の構成を示すフ
ロック図、第２図は本発明のデータバッファとレジスタ
の構成を示すフロ・ツク図、第３図は本発明のテータハ
・ソファの分割例を示す説明図、第・４図は本発明の第
２の発明の一実施例の構成を示すフロック図、第５図は
本発明の第２の発明に使用するエラー訂正コードの構成
を示す図表、第０図は本発明の第２の発明のタイミング
補完のタイムチャート７

Claims (2)

【特許請求の範囲】
1. （１）エラー訂正コードを付加し光ディスク媒体上にイ
   ンターリーブを施してデータを配列しバースト誤りを訂
   正する光ディスク処理装置において、複数バイトのワー
   ド長からなるデータバッファ装置と、ホストインターフ
   ェイス制御回路・ドライブインターフェイス及びマイク
   ロプロセッサバスの各々に対応した複数バイトの２段レ
   ジスタ装置と、前記各２段レジスタ装置に対応したタイ
   ミング制御装置およびアドレス制御装置と、データバッ
   ファ装置のアクセス要求に対する待ち合せ装置とを備え
   てなることを特徴とする光ディスク信号処理装置。
2. （２）エラー訂正コードを付加し光ディスク媒体上にイ
   ンターリーブを施してデータを配列しバースト誤りを訂
   正する光ディスク処理装置において、複数バイトのワー
   ド長からなる第１のデータバッファ装置と、ホストイン
   ターフェイス・ドライブインターフェイス及びマイクロ
   プロセッサバスの各々に対応した複数バイトの２段レジ
   スタ装置と、前記各２段レジスタ装置に対応したタイミ
   ング制御装置およびアドレス制御装置と、データバッフ
   ァ装置のアクセス要求に対する待ち合せ装置と、エラー
   訂正処理装置の前段に読み出しデータを一時保存する第
   ２のデータバッファと、これに対応するタイミング制御
   装置およびアドレス制御装置とを備えてなることを特徴
   とする光ディスク信号処理装置。