JPS63254788A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPS63254788A JPS63254788A JP8952087A JP8952087A JPS63254788A JP S63254788 A JPS63254788 A JP S63254788A JP 8952087 A JP8952087 A JP 8952087A JP 8952087 A JP8952087 A JP 8952087A JP S63254788 A JPS63254788 A JP S63254788A
- Authority
- JP
- Japan
- Prior art keywords
- board
- printed wiring
- wiring board
- printed
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011253 protective coating Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 241000531908 Aramides Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はエレクトロニクス用電子機器に用いるプリント
配線板に関し、とりわけ半導体チップを実装した構造に
関する。
配線板に関し、とりわけ半導体チップを実装した構造に
関する。
従来の技術
半導体チップを、プリント配線板に直接実装する方法と
してフィルムキャリヤ、チップオンボードなどの技術が
すでに存在する。前者は複雑な工程とコスト高のため一
般的な技術として用いられていない。基材であるポリイ
ミドフィルムのフレキシブル性はユーザにとって必ずし
も便利ではなく、またそのコスト高も普及を妨げる原因
となっている。後者はガラス布エポキシ板のような一般
的なボードに展開しセラミックベースの印刷配線板に取
って代りつつあるが、チップの特性検査をおこないに<
<、半導体チップ搭載数の検査歩留まり低下によるコス
ト高を招来している。
してフィルムキャリヤ、チップオンボードなどの技術が
すでに存在する。前者は複雑な工程とコスト高のため一
般的な技術として用いられていない。基材であるポリイ
ミドフィルムのフレキシブル性はユーザにとって必ずし
も便利ではなく、またそのコスト高も普及を妨げる原因
となっている。後者はガラス布エポキシ板のような一般
的なボードに展開しセラミックベースの印刷配線板に取
って代りつつあるが、チップの特性検査をおこないに<
<、半導体チップ搭載数の検査歩留まり低下によるコス
ト高を招来している。
発明が解決しようとする問題点
半導体チップのプリント配線板への装着を低いコストと
、検査可能の形で実証しなければならない。
、検査可能の形で実証しなければならない。
問題点を解決するための手段
本発明は、半導体チップを子プリント板の小片上に、ダ
イ及びワイアによるボンディングを行ない、エポキシ樹
脂の滴下とCスティンへの硬化をおこない、保護コート
樹脂を形成し半導体チップ取付側を孔に向けて親プリン
ト板の孔に蓋をする形で搭載する。半導体チップ及びそ
のワイアボンディング部の総合高さは親プリント板の孔
の深さ内に位置させる。
イ及びワイアによるボンディングを行ない、エポキシ樹
脂の滴下とCスティンへの硬化をおこない、保護コート
樹脂を形成し半導体チップ取付側を孔に向けて親プリン
ト板の孔に蓋をする形で搭載する。半導体チップ及びそ
のワイアボンディング部の総合高さは親プリント板の孔
の深さ内に位置させる。
作用
本発明によるとプリント配線板の表層配線と、半導体チ
ップ搭載の子プリント板の表層の銅導体とは、面対面接
続ではんだによって接合される。
ップ搭載の子プリント板の表層の銅導体とは、面対面接
続ではんだによって接合される。
すなわち、他のチップ部品の電極と同様に又同時にはん
だペースト印刷法によるリフロウソルダリングが可能で
ある。また両面配線チップキャリヤとすれば、チップ搭
載を両面におこなう事も、又、配線及び他の微少部品の
取り付はスペースとしても利用できる。
だペースト印刷法によるリフロウソルダリングが可能で
ある。また両面配線チップキャリヤとすれば、チップ搭
載を両面におこなう事も、又、配線及び他の微少部品の
取り付はスペースとしても利用できる。
実施例
図示のように、半導体チップ4として、1.2X1.6
mm、ワイア結線用の電極接続用端子14のものを子プ
リント板1として、厚さ0.2mmのアーラミドせんい
にエポキシ樹脂を含浸させたものに厚さ0.017mの
銅箔3を接着させた円形のプリント配線板の直径15I
IIl!1に装着する。はんだ付けのできる銅箔−樹脂
ペイント、めっき銅配線を用いることは当然可能である
。アウターワイアボンド部は銅箔3の一部にあらかじめ
金、銀。
mm、ワイア結線用の電極接続用端子14のものを子プ
リント板1として、厚さ0.2mmのアーラミドせんい
にエポキシ樹脂を含浸させたものに厚さ0.017mの
銅箔3を接着させた円形のプリント配線板の直径15I
IIl!1に装着する。はんだ付けのできる銅箔−樹脂
ペイント、めっき銅配線を用いることは当然可能である
。アウターワイアボンド部は銅箔3の一部にあらかじめ
金、銀。
ニッケル等で1〜10μの厚さのめっきをおこなう。ボ
ンディングワイア5の接続点の配置ピッチは0.2+a
mとした。ダイボンディングは無溶剤銀ペイントで16
0℃、30分の硬化をおこなう。
ンディングワイア5の接続点の配置ピッチは0.2+a
mとした。ダイボンディングは無溶剤銀ペイントで16
0℃、30分の硬化をおこなう。
その後、エポキシ樹脂ペイントのドリッピングを直径9
wmとして行い、保護コート樹脂9の形成をおこなう。
wmとして行い、保護コート樹脂9の形成をおこなう。
この半球の最大高さは約1.5mmとする。
親プリント板2の開孔部7の直径は約10mmとする。
半導体チップ面を下にして載置する。親プリント板2上
に用意した対向電極3には、他のチップ部品と同様には
んだペースト(錫/鉛63/37 )6の印刷がおこな
われており、215℃で15秒〜20秒の条件ではんだ
接合が、他のコンデンサ抵抗器等のチップ部品10の電
極11と共に接続する。親プリント板2としてアクセス
ホールのあるもの又、同じ孔に半導体チップを搭載した
子プリント板を親プリント板の両面に搭載する事も板厚
によっては可能である。
に用意した対向電極3には、他のチップ部品と同様には
んだペースト(錫/鉛63/37 )6の印刷がおこな
われており、215℃で15秒〜20秒の条件ではんだ
接合が、他のコンデンサ抵抗器等のチップ部品10の電
極11と共に接続する。親プリント板2としてアクセス
ホールのあるもの又、同じ孔に半導体チップを搭載した
子プリント板を親プリント板の両面に搭載する事も板厚
によっては可能である。
発明の効果
半導体チップを載置する子プリント板が、親プリント板
から分離独立した形で用いられ、ボンディング用のめっ
き、ボッティング樹脂のドリッピングと加熱硬化の処理
はすでになされているので親プリント板に対する加工を
要しないのでコストメリットがある。半導体のチップキ
ャリヤの下面を面対面で、他のチップ部品と同時にリフ
ロウソルダリングをおこないつる。その時半導体搭載部
分は孔内部にあるため、リフロウソルダによる過熱、汚
染等の影響を受けることがなくなり、信頼性が向上する
。半導体チップを下面に搭載した場合、上面を他の配線
、ターミナルに用い、段ちがいの配線板へのりフロラソ
ルダリングをおこなう事ができる。また子基板が金属基
板であれば金属板を放熱体として用いる事もできる。
から分離独立した形で用いられ、ボンディング用のめっ
き、ボッティング樹脂のドリッピングと加熱硬化の処理
はすでになされているので親プリント板に対する加工を
要しないのでコストメリットがある。半導体のチップキ
ャリヤの下面を面対面で、他のチップ部品と同時にリフ
ロウソルダリングをおこないつる。その時半導体搭載部
分は孔内部にあるため、リフロウソルダによる過熱、汚
染等の影響を受けることがなくなり、信頼性が向上する
。半導体チップを下面に搭載した場合、上面を他の配線
、ターミナルに用い、段ちがいの配線板へのりフロラソ
ルダリングをおこなう事ができる。また子基板が金属基
板であれば金属板を放熱体として用いる事もできる。
図面は本発明実施例の断面図である。
1・・・・・・子プリント板、2・・・・−・親プリン
ト板、3・・・・・・銅導体、4・・・・・・半導体チ
ップ、5・・・・・・ボンディングワイア、6・・・・
・・はんだ、7・・・・・・親プリント板の孔、8・・
・・・・親プリント板の銅箔、9・・・・・・半導体チ
ップを搭載した子プリント板、10・・・・・・チップ
部品、11・・・・・・チップ部品の電極。
ト板、3・・・・・・銅導体、4・・・・・・半導体チ
ップ、5・・・・・・ボンディングワイア、6・・・・
・・はんだ、7・・・・・・親プリント板の孔、8・・
・・・・親プリント板の銅箔、9・・・・・・半導体チ
ップを搭載した子プリント板、10・・・・・・チップ
部品、11・・・・・・チップ部品の電極。
Claims (1)
- 親プリント配線板の孔部において半導体チップ4を実
装した子プリント板1とを組み合わせた実装構造であっ
て、子プリント板に実装した半導体チップの厚さと、半
導体へのボンディングワイア5の占める部分の余裕との
総和が親プリント板2の厚さをこえない範囲で配置され
、かつ載置部は表面に突出し、その電極接続部が親プリ
ント板の表層導体に接続されている構造のプリント配線
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8952087A JPS63254788A (ja) | 1987-04-10 | 1987-04-10 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8952087A JPS63254788A (ja) | 1987-04-10 | 1987-04-10 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63254788A true JPS63254788A (ja) | 1988-10-21 |
Family
ID=13973075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8952087A Pending JPS63254788A (ja) | 1987-04-10 | 1987-04-10 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63254788A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009037833A1 (ja) * | 2007-09-21 | 2009-03-26 | Panasonic Corporation | 立体プリント配線板およびその製造方法ならびに電子部品モジュール |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49119159A (ja) * | 1973-03-20 | 1974-11-14 |
-
1987
- 1987-04-10 JP JP8952087A patent/JPS63254788A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49119159A (ja) * | 1973-03-20 | 1974-11-14 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009037833A1 (ja) * | 2007-09-21 | 2009-03-26 | Panasonic Corporation | 立体プリント配線板およびその製造方法ならびに電子部品モジュール |
JPWO2009037833A1 (ja) * | 2007-09-21 | 2011-01-06 | パナソニック株式会社 | 立体プリント配線板およびその製造方法ならびに電子部品モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2590450B2 (ja) | バンプ電極の形成方法 | |
KR0123032B1 (en) | Electrical components mounted pcb | |
JPH04234193A (ja) | 基板にsmd構成要素を実装する方法 | |
JPS63254788A (ja) | プリント配線板 | |
JP2651608B2 (ja) | 電子部品搭載用基板 | |
JPS6153852B2 (ja) | ||
JPH01196844A (ja) | 電子部品の実装法 | |
JPS63261778A (ja) | プリント配線板 | |
JPS6129159B2 (ja) | ||
JP2572570B2 (ja) | ピンレスパッケージの実装方法 | |
JPS634690A (ja) | 厚膜混成集積回路基板 | |
JPS58221667A (ja) | チツプ部品の半田付方法 | |
JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
JPS63305592A (ja) | プリント配線基板の製法 | |
JPH0120559B2 (ja) | ||
JPH0793490B2 (ja) | 実装基板の製造方法 | |
JPS59204298A (ja) | 印刷回路板の形成方法 | |
JP2599290Y2 (ja) | ハイブリッドic | |
JPH02121360A (ja) | 電子部品搭載用基板 | |
JPH03200393A (ja) | 印刷配線板及びその製造方法 | |
JPS6174394A (ja) | リ−ドレス部品の半田付方法 | |
JP2002353394A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
JPS5552231A (en) | Semiconductor attaching device | |
JPS6377189A (ja) | プリント配線基板 | |
JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 |