JPS63243888A - 布線検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の構成］ （産業上の利用分野） 本発明は、複数の導電パターンを形成してなるプリント
配線板等の布線の電気接続状態を検査する布線検査装置
に関する。

（従来の技術） この種の布線検査装置の検査方法は次のとおりである。

すなわち、例えばプリント配線板のあるｉｌ導電パター
ン短絡（ショート）、断＃Ｉ（オープン）を検査しよう
とする場合、当該導電パターンの適宜の２点間に電源を
接続し、この２点間の導通／非導通を調べる。ここで、
導通のときには正常であると判定し、非導通のときには
異常つまり断線であると判定する。また、短絡検査は次
のようにして行う。すなわち、本来は電気的接続がなさ
れない２以上の導電パターンそれぞれの適宜の位置に電
源を接続して、この２点間の導通／非導通を調べる。こ
こで、非導通のときには正常であると判定し、４通のと
きには異常つまり短絡であると判定する。

このような方法を実施する装置構成としては次のような
構成となっている。すなわち、上述した検査方法を多数
のパターンに対して行うために、コンピュータやシーケ
ンコントローラ等に用いるマイクロプロセッサと、被検
査対象プリント１３（ｆＱの複数の導電パターンを接続
データとして記憶するメモリとを用い、このメモリから
接続データを１つ１ずつ呼出しては、このデータにより
１つの導電パターンの適宜の２点間や２以上の導電パタ
ーンのそれぞれ適宜の２点間に、導通用の接触子である
プローブビンによりＮ源を接続し、且つその導通／非導
通をチェックするようにしている。

このような構成では、１つの基準導電パターンとこれを
除く多数の導電パターンとの相互間に対して電源を接続
する必要があり、また、短絡検査で（ま非導通が正常を
示し、また断線検査では導通が正常を示しているもので
、これは相反する事項であるので、この判断についても
信号処理する必要がある。このため、短絡検査時には短
絡検査用接続データをメモリに記憶し、短絡検査を実行
し、これが終了したら断線検査用接続データをメモリに
記憶して、断線検査を実行するという、２段階の工程を
必要とし、この種の検査装置に要求されろ自動且つ高速
性に反するものであり、問題であった。

（発明が解決しようとする問題点） このように従来の技術によれば、短絡検査と所の検査と
を行うには、２段階の工程を必要とし、この種の検査装
置に要求される自動且つ高速性に反するものであり、問
題であった。

そこで本発明の目的とするところは、自動且つ高速にて
短絡検査と断線検査とを行うことができるようにした布
線検査装置を提供することにある。

［発明のＩｌｉ］ （問題点を解決するための手段） 本発明は上記問題点を解決し且つ目的を達成するために
次のような手段を講じた構成としている。すなわち、本
発明は、複数の導電パターンを形成してなるプリント配
線板等の布線の電気接続状態を検査する布線検査装置に
おいて、駆動スイッチと検出スイッチとを直列接続する
と共にこの接続ラインを被検査対象布線の導電パターン
に電気的に接触を行う複数の検査ライン要素と、この複
数の検査ライン要素の２つ以上に電流を流してその通電
の有無により当該２つ以上の検査ライン要素間の短絡又
は断線を検出する検出手段と、前記駆動スイッチを開閉
駆動するためのデータを保持する第１のデータ保持手段
と、前記検出スイッチを開閉駆動するためのデータを保
持する第２のデータ保持手段と、前記検出スイッチを開
閉駆動するためのデータを保持する第３のデータ保持手
段と、被検査対象布線の複数の導電パターンをアドレス
毎に接続データとして記憶する検査データ記憶手段と、
この検査データ記憶手段からの接続データを逐次前記第
１のデータ保持手段と前記第２のデータ保持手段とに与
えて短絡検査を実行させると共に前記検査データ記憶手
段からの接続データを前記第２のデータ保持手段に与え
この第３のデータ保持手段から前記検査スイッチに対し
て反転動作するようにして与えて断線検査を実行させる
演算手段・とを具備した構成としている。

（作用） このような構成によれば、第１．第２のデータ保持手段
に保持された接続データを用いて検査ライン要素を駆動
して短絡検査を実行でき、引続き第３のデータ保持手段
に保持された接続データを反転して用いて検査ライン要
素を駆動することにより断線検査を実行できるようにな
る。

（実施例） 以下本発明にかかる布線検査装置の一実施例の構成を第
１図を参照して説明する。

第１図において、マイクロプロセッサＭ　Ｐ　Ｕは、図
示しないＲＯＭに書込まれている制御プログラムを読出
してその制ｔｉｌｌ内容を実行することにより、本装置
の動作を行うものである。

ＲＡＭ１には、被検査プリント基板の１！電パターンを
示す接続データが例えば第２図に示すようなテーブル形
式にて格納されている。このＲＡＭ１からの接続データ
の読出しは、マイクロプロセッサＭＰＵからのリード信
号ＲＤによりなされ、そしてデータバスＤＢに出力する
ようになっている。尚、リード信号ＲＤは、ＲＡＭ１の
割付は番地のみがアクセスされた時のみ出力するように
なっている。

ドライブ点選択信号ＤＶがＨレベルのときは、リード信
＠ＲＤはアンド回路２を通してドライブ用アドレッサブ
ルラッチＤ７にも入力され、つまりＲＡＭＩの接続デー
タはドライブ用アドレッサブルラッチＤ７に保持される
。また、センス除外用アドレッサブルラッチＸＳ９にも
アンド回路４゜オア回路５．アンド回路６を通してリー
ド信号ＲＤが入力されているので、ＲＡＭ１の接続デー
タはセンス除外用アドレッサブルラッチＸＳ９に保持さ
れる。

センス点選択信号ＳＳがＨレベルのときは、ア、ンド回
路３を通してセンス用アドレッサブルラッチＤ７．８８
にＲＡＭ１の接続データが保持される。さらに、センス
除外点選択信＠ｘＳＳがＨレベルのときは、センス除外
アドレッサブルラッチＸＳ９にのみＲＡＭＩの接続デー
タが保持される。

ドライブラッチＤ７の出力は、ドライブ選択信号として
駆動部１０を介してドライブスイッチＤ１〜Ｄ１２をお
のおの駆動することになる。アドレッサブルラッチ３８
．ＸＳ９は、短絡検査／断線検査切換信号ＳＨにより切
換器１１が切換られ、この場合アドレッサブルラッチＸ
Ｓ９からのデータは反転素子９ａにより反転されて、駆
動部１１を介してセンススイッチＳＷ１〜５Ｗ１２をお
のおの駆動するようになる。電流検出器１５，１６゜１
７は、ドライブスイッチＤ１〜Ｄ１２と被検査プリント
基板の１ｍパターンとセンススイッチＳＷ１〜５Ｗ１２
とを通して流れてくる電流を検出して判定レベル以上で
あるか否かを判定する。電流検出器１５，１６．１７の
出力は、セレクト信号ＳＥＬで選択され、出力スイッチ
１８，１９゜２０を通してオア回路２１へ入力される。

オア回路２１の出力は、マイクロプロセッサＭＰＵへ入
力されており、電流検出があったことをマイクロプロセ
ッサＭＰＵへ知らせる構成となっている。

出力スイッチ１８．１９．２０は、通常の検査では常に
オンとなっており、全ての検出系を監視している。

検査点Ｐ１〜Ｐ１２は、被検査対家プリント塞板の各導
電パターンのチェック点にプローブビンにて接続されて
いる。

定電圧電源１４は、スイッチング回路に電圧を供給する
のもので、定電流１２［１３は過大電流を抑制するよう
に直列に挿入されている。

第２図はＲＡＭＩ内の基準データの内容の例であり、１
０進数を１６進数で表記したものである。

また、ＦＦＦＦの値は、スイッチング回路には物理的に
存在しない値として接続の終了を表わしている。また、
ＦＦＦＦが２度連続して比視した場合は全ての検査点が
終了したことを意味している。

従って、第２図のデータの例は第３図に示すようなパタ
ーンとなっている。

次に上記の如く構成された本実施例の作用を、第４図に
示す流れ図を参照して説明する。ステップＳ１でスター
トし、ステップＳ２によりアドレスＡＤを０とし、ステ
ップ８３．８４にてクリヤ信号ＸＣＬ、ＤＣＬ、ＳＣ′
Ｌを出カシ、アドレスラッチＤ７．Ｓ８．ＸＳ９ま出力
をクリアする。

これにより、各スイッチング素子Ｄ１〜Ｄ１２、ＳＷＩ
〜５Ｗ１２はオフ状態とする。

また、ステップＳ５により短絡検査に移る。すなわち、
アドレッサブルラッチＳ８の出力が選択されるように信
＠ＳＨをＨレベルとして切換器１１を選ぶ。次にマイク
ロプロセッサＭＰＵは、ＲＡＭ１の接続データを読出し
、検査を開始するが、ＲＡＭ１内のテーブルの先頭は、
必ず、ドライブ点つまりパターンの始まりであるからス
テツブＳ６としてドライブラッチＤ７にＲＡＭ１の０番
地のデータを送るようにＤＶ−１−ルベル、５Ｓ−Ｌレ
ベル、Ｘ５Ｓ−Ｌレベルとする。ここで、ステップ＄７
にてデータを読込むと、０番地の内容つまり０００１の
データがアドレッサブルラッチＤ７．ＸＳＱ内でデコー
ドされ、ラッチされる。

従って、検査点Ｐ１がラッチＤ７とＸＳ９に記憶され、
ラッチＤ７の出力によりドライブスイッチＤ１がオン状
態になる。また、同時にプロセッサＭＰＵはデータバス
上のデータを読込み、内部レジスタに退避すると共にス
テップＳ８，８９にて、ＲＡＭ１の０番地の内容がＦＦ
ＦＦでないことを確認することができる。従って、次の
検査点はＰｌに接続される点になるので、プロセッサＭ
ＰＩＪはアドレッサブルラッチＳ８にＲＡＭＩの番地デ
ータを送るようにして、以下ステップ＄１０〜８１６を
実行する。

まず、ＤＶ−Ｌレベル、８Ｓ−Ｈレベル、Ｘ５Ｓ−Ｌレ
ベルとする。ここで、このデータを読込むと、１番地の
内容つまり０００５のデータがアドレッサブルラッチＳ
８．ＸＳＱ内でデコードされ、ラッチされる。従って、
検査点Ｐ５がラッチＳ８とＸＳ９に新たに記憶される。

ラッチＸＳＱ内では、検査点Ｐ１も記憶されているから
、ＰＩ　、Ｐ５の２点が記憶状態（Ｈレベル）になる。

アドレッサブルラッチ＄８の出力は、切換器１１を通し
てセンススイッチＳＷ５をオンにするので、被検査プリ
ント基板のパターンが正常に接続されていれば、１４→
１３→Ｄ１→Ｐ１→プリント塁仮→Ｐ５→ＳＷ５→１６
→１４の経路で電流が流れ、回路が接続されていること
がわかる。

この時点で仮にパターンの断線があれば、電流検出器出
力が得られないので、プロセッサ内部レジスタに記憶さ
れているＰｌとＰ５は断線していると判定できる。

また、プロセッサＭＰＵは、１番地の内容がＦＦＦＦで
ないことを確認できるので、ステップＳ１１にてセンス
クリアＳＣＬを出力してアドレッサブルラッチＳ８の内
容をクリアするつまりＳＷ５をオフする。

以下同様にステップ８１２にてアドレスＡＤの値を２番
地、３番地、４番地と増加させてドライブ点Ｐ１の接続
されるＰ５　、　Ｐ８　、　ｐＨ，Ｐｌ２が接続されて
いるかを調べる。

ステップ８１３にてアドレスＡＤをさらに５番地にして
データを読込むと、アドレッサブルラッチＳ８にはＦＦ
ＦＦのデータが入力されるが、物理的にこのように大き
な点を存在させていないので、アドレッサブルラッチＳ
８の記憶内容には変化はないくすなわち、ラッチＤ７は
Ｐｌ、ラッチＳ８はなし、ラッチＸＳ９はＰＩ　、　Ｐ
５　、　Ｐ８　。

Ｐｌｌ、　Ｐｌ２がＨレベルになっている。）この時点
でプロセッサＭＰＬＩはＦＦＦＦを読込み、ステップ８
１４にて１つのパターンの接続検査を終了したことがわ
かるので、ステップＳ１４にて断線検査としてアドレッ
サブルラッチＸＳ９を選択するようにステップ８１７に
て切換器１１を選ぶ（つまり５Ｈ−Ｌレベル）、ラッチ
ＸＳ９の内容は、Ｐｌ　、　Ｐ５　、Ｐ８　、　Ｐｌｌ
、　Ｐｌ２がＨレベルであるが、その出力は反転されて
いるので、Ｐ２　、　Ｐ３　。

Ｐ４．Ｐ６．Ｐ７．Ｐ９．Ｐｌｏの各センススイッチが
一斉にオンする。そして、ステップ８１２にてこれより
第１パターンｐｉ　、　ｐｓ　、　ｐａ　、　ｐｌｉ。

Ｐｌ２が他のパターンと絶縁が取れていれば、ステップ
８１９にて電流検出器Ａ１１５〜Ａ３１７の出力により
プロセッサ入力ラインｆＮＴはＬレベルのままであり、
第１のパターンの検査が終了したことになる。

このように、本実施例によれば、短絡検査に引続いて断
線検査を実施することができるので、自動且つ高速に検
査を行うことができる。

また、検査のために必要なスイッチング回路とプロセッ
サ側とは１つの接続ケーブルでよいので、プログラムサ
イズ等の面で有利である。

さらに、プロセッサＭＰｔＪのＲＡＭデータ読込みとド
ライブ点やセンス点の書込みが同一タイミングで行うこ
とができるので無駄がない。

また、短絡検査でドライブ点やセンス点がセンス除外用
アドレッサブルラッチＸＳ９に書込まれているため、断
線検査ではその反転データを使用し一度に検査を行うこ
とができるので有利である。

本発明は次の変形例がある。

第１図に示した検査点の故に限定されない。また、アド
レッサブルラッチに代えてデコーダとラッチを用いて同
一機能を得るようにしてもよい。

さらに、接続データ記憶用としてＲＡ　Ｍを用いている
がＲＯＭ等を用いるようにしてもよい。

この池水発明の要旨を逸脱しない範囲で種々変形して実
施できるものである。

［発明の効果］ 以上のように本発明は、駆動スイッチと検出スイッチと
を直列接続すると共にこの接続ラインを被検査対象布線
の導電パターンに電気的に接触を行う複数の検査ライン
要素と、この複数の検査ライン要素の２つ以上に電流を
流してその通電の有無により当該２つ以上の検査ライン
要素間の短絡又は断線を検出する検出手段と、前記駆動
スイッチを開閉駆動するためのデータを保持する第１の
データ保持手段と、前記検出スイッチを開閉駆動するた
めのデータを保持する第２のデータ保持手段と、前記検
出スイッチを開閉駆動するためのデータを保持する第３
のデータ保持手段と、被検査対象布線の複数の導電パタ
ーンをアドレス毎に接続データとして記憶する検査デー
タ記憶手段と、この検査データ記憶手段からの接続デー
タを逐次前記第１のデータ保持手段と前記第２のデータ
保持手段とに与えて短絡検査を実行させると共に前記検
査データ記憶手段からの接続データを前記第２のデータ
保持手段に与えごの第３のデータ保持手段から前記検査
スイッチに対して反転動作するようにして与えて断線検
査を実行させる演算手段とを具備したので、第１．第２
のデータ保持手段に保持された接続データを用いて検査
ライン要素を駆動して短絡検査を実行でき、引続き第３
のデータ保持手段に保持された接続データを反転して用
いて検査ライン要素を駆動することにより断線検査を実
行できるようになり、よって、自動且つ高速にて短絡検
査と断線検査とを行うことができるようにした布線検査
装置を提供することができる。

【図面の簡単な説明】

第１図は本発明にかかる布線検査装置の一実施例の構成
を示す回路図、第２図は接続データのテーブルを示す図
、第３図は導電パターンにおける検査点を示す図、第４
図は本実施例の動作を示す流れ図である。 ＭＰＵ・・・マイクロプロセッサ、１・・・ＲＡＭ。 ２．３．４・・・アンド回路、５．１２・・・オア回路
、６・・・アンド回路、７．８．９・・・アドレッサブ
ルラッチｏ、ｓ、ｘｓ。 出願人代理人　　弁理士　鈴江武彦 第２図 ■ 第３図

Claims (1)

【特許請求の範囲】
1. 　複数の導電パターンを形成してなるプリント配線板等
   の布線の電気接続状態を検査する布線検査装置において
   、駆動スイッチと検出スイッチとを直列接続すると共に
   この接続ラインを被検査対象布線の導電パターンに電気
   的に接触を行う複数の検査ライン要素と、この複数の検
   査ライン要素の２つ以上に電流を流してその通電の有無
   により当該２つ以上の検査ライン要素間の短絡又は断線
   を検出する検出手段と、前記駆動スイッチを開閉駆動す
   るためのデータを保持する第１のデータ保持手段と、前
   記検出スイッチを開閉駆動するためのデータを保持する
   第２のデータ保持手段と、前記検出スイッチを開閉駆動
   するためのデータを保持する第３のデータ保持手段と、
   被検査対象布線の複数の導電パターンをアドレス毎に接
   続データとして記憶する検査データ記憶手段と、この検
   査データ記憶手段からの接続データを逐次前記第１のデ
   ータ保持手段と前記第２のデータ保持手段とに与えて短
   絡検査を実行させると共に前記検査データ記憶手段から
   の接続データを前記第２のデータ保持手段に与えこの第
   ３のデータ保持手段から前記検査スイッチに対して反転
   動作するようにして与えて断線検査を実行させる演算手
   段とを具備したことを特徴とする布線検査装置。