JP2012122748A - 情報処理装置及びその作動方法 - Google Patents
情報処理装置及びその作動方法 Download PDFInfo
- Publication number
- JP2012122748A JP2012122748A JP2010271427A JP2010271427A JP2012122748A JP 2012122748 A JP2012122748 A JP 2012122748A JP 2010271427 A JP2010271427 A JP 2010271427A JP 2010271427 A JP2010271427 A JP 2010271427A JP 2012122748 A JP2012122748 A JP 2012122748A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- wiring
- connector
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】サーバー100は、複数の接点を介してメモリ装置10が接続され、複数の接点を介してメモリ装置10から複数ビットのデータが入力するコネクタ20と、コネクタ20を介して入力する複数ビットのデータに含まれるビットにエラーが生じているか否かを判断するビットエラー検出部41と、ビットエラー検出部41によりエラーが検出されたビットに対応する接点を含む第1配線と、ビットエラー検出部41によりエラーが検出されなかったビットに対応する接点を含む第2配線と、に対してテスト波形を入力し、このテスト波形に応じて第1及び第2配線夫々にて生じる反射波のレベル差を評価することで第1配線の状態を判定する接続確認回路50と、を備える。
【選択図】図1
Description
以下、図面を参照して本発明の実施の形態について説明する。図1は、情報処理装置の概略的ブロック図である。図2は、情報処理装置の動作を説明するための説明図である。図3は、情報処理装置の具体的な構成例を示す回路図である。図4は、検査工程を説明するための概略図である。
図5及び図6を参照して参考例の場合について説明する。本参考例では、図1と図5との比較から明らかなように、本例では、図1に示された接続切り替えスイッチ30、及び接続確認回路50が設けられていない。メモリ装置10に設けられた端子T10〜T16は、コネクタの端子T20〜T26を介して、メモリコントローラ40に対して供給される。ビットエラー検出部41は、上述の実施形態と同様、冗長ビットの信号処理に基づいてビットエラーを検出する。
10 メモリ装置
20 コネクタ
30 スイッチ
40 メモリコントローラ
41 ビットエラー検出部
50 接続確認回路
51 ライン選択制御部
52 テスト波形ドライバ
53 反射波比較部
54 差分判定部
Claims (8)
- 複数の接点を介してモジュールが電気的に接続され、複数の前記接点を介して前記モジュールから複数ビットのデータが入力するコネクタと、
前記コネクタに対して接続されると共に、前記コネクタを介して入力する複数ビットの前記データに含まれるビットにエラーが生じているか否かを判断するビットエラー判定手段と、
前記ビットエラー判定手段によりエラーが検出されたビットに対応する前記接点を含む第1配線と、前記ビットエラー判定手段によりエラーが検出されなかったビットに対応する前記接点を含む第2配線と、に対してテスト波形を入力し、当該テスト波形に応じて前記第1及び第2配線夫々にて生じる反射波のレベル差を評価することで前記第1配線の状態を判定する接続状態判定手段と、
を備える情報処理装置。 - 前記ビットエラー判定手段及び前記接続状態判定手段との間で選択的に前記コネクタの出力先を切り替える接続切り替え手段を更に備えることを特徴とする請求項1に記載の情報処理装置。
- 前記接続状態判定手段は、同一波形の前記テスト波形を前記第1及び第2配線に対して入力することを特徴とする請求項1又は2に記載の情報処理装置。
- 前記接続状態判定手段は、
前記ビットエラー判定手段から供給される信号に基づいて前記第1及び第2配線を選択する配線選択手段と、
前記テスト波形を生成して前記第1及び第2配線に対して出力するテスト波形供給手段と、
前記第1及び第2配線に対して接続され、当該テスト波形に応じて前記第1及び第2配線夫々にて生じる反射波のレベル差を検出するレベル差検出手段と、
前記レベル差検出手段により検出された前記レベル差と閾値との比較に基づいて、前記第1配線にオープン箇所が含まれるか否かを判定するレベル差判定手段と、
を備えることを特徴とする請求項1乃至3のいずれか一項に記載の情報処理装置。 - 前記モジュールは、メモリ装置であり、
前記ビットエラー判定手段は、前記メモリ装置から出力される冗長ビットに基づいて、エラーが生じているビットを特定することを特徴とする請求項1乃至4のいずれか一項に記載の情報処理装置。 - 複数の接点を介してモジュールが電気的に接続され、複数の前記接点を介して前記モジュールから複数ビットのデータが入力するコネクタを備える情報処理装置の作動方法であって、
ビットエラー判定手段は、前記コネクタを介して入力する複数ビットの前記データに含まれるビットにエラーが生じているか否かを判断し、
接続状態判定手段は、前記ビットエラー判定手段によりエラーが検出されたビットに対応する前記接点を含む第1配線と、前記ビットエラー判定手段によりエラーが検出されなかったビットに対応する前記接点を含む第2配線と、に対してテスト波形を入力し、当該テスト波形に応じて前記第1及び第2配線夫々にて生じる反射波のレベル差を評価することで前記第1配線の状態を判定する、情報処理装置の作動方法。 - 前記接続状態判定手段は、実質的に同一波形の前記テスト波形を前記第1及び第2配線に対して入力することを特徴とする請求項6に記載の情報処理装置の作動方法。
- 前記モジュールは、メモリ装置であり、
前記ビットエラー判定手段は、前記メモリ装置から出力される冗長ビットに基づいて、エラーが生じているビットを特定することを特徴とする請求項6又は7に記載の情報処理装置の作動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010271427A JP5573638B2 (ja) | 2010-12-06 | 2010-12-06 | 情報処理装置及びその作動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010271427A JP5573638B2 (ja) | 2010-12-06 | 2010-12-06 | 情報処理装置及びその作動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012122748A true JP2012122748A (ja) | 2012-06-28 |
JP5573638B2 JP5573638B2 (ja) | 2014-08-20 |
Family
ID=46504346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010271427A Expired - Fee Related JP5573638B2 (ja) | 2010-12-06 | 2010-12-06 | 情報処理装置及びその作動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5573638B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255077A1 (ja) * | 2021-06-02 | 2022-12-08 | 住友電気工業株式会社 | 検知装置および検知方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5882324A (ja) * | 1981-11-11 | 1983-05-17 | Fuji Xerox Co Ltd | 接続検出装置 |
JPH04114445A (ja) * | 1990-09-04 | 1992-04-15 | Mitsubishi Electric Corp | 半導体試験システム |
JPH0599996A (ja) * | 1991-10-09 | 1993-04-23 | Yamatake Honeywell Co Ltd | プリント基板上に実装したramの検査方法 |
US5414715A (en) * | 1993-02-05 | 1995-05-09 | Genrad, Inc. | Method for automatic open-circuit detection |
JPH11296261A (ja) * | 1998-04-15 | 1999-10-29 | Pfu Ltd | コネクタの接続確認装置 |
JP2003076616A (ja) * | 2001-09-06 | 2003-03-14 | Hitachi Ltd | メモリバス診断方法、記憶媒体および情報処理装置 |
US20040257090A1 (en) * | 2003-06-12 | 2004-12-23 | Barr Andrew Harvey | Apparatus and method for detecting and communicating interconnect failures |
JP2007271374A (ja) * | 2006-03-30 | 2007-10-18 | Hitachi Cable Ltd | 電線の断線検出装置及び方法 |
JP2007304919A (ja) * | 2006-05-12 | 2007-11-22 | Akiyoshi Shiina | メモリモジュール保守用装置 |
US20080218175A1 (en) * | 2007-03-08 | 2008-09-11 | Test Research, Inc. | Open-Circuit Testing System and Method |
JP2009032743A (ja) * | 2007-07-24 | 2009-02-12 | Eko Instruments Trading Co Ltd | 太陽光発電システムの異常検出装置 |
-
2010
- 2010-12-06 JP JP2010271427A patent/JP5573638B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5882324A (ja) * | 1981-11-11 | 1983-05-17 | Fuji Xerox Co Ltd | 接続検出装置 |
JPH04114445A (ja) * | 1990-09-04 | 1992-04-15 | Mitsubishi Electric Corp | 半導体試験システム |
JPH0599996A (ja) * | 1991-10-09 | 1993-04-23 | Yamatake Honeywell Co Ltd | プリント基板上に実装したramの検査方法 |
US5414715A (en) * | 1993-02-05 | 1995-05-09 | Genrad, Inc. | Method for automatic open-circuit detection |
JPH11296261A (ja) * | 1998-04-15 | 1999-10-29 | Pfu Ltd | コネクタの接続確認装置 |
JP2003076616A (ja) * | 2001-09-06 | 2003-03-14 | Hitachi Ltd | メモリバス診断方法、記憶媒体および情報処理装置 |
US20040257090A1 (en) * | 2003-06-12 | 2004-12-23 | Barr Andrew Harvey | Apparatus and method for detecting and communicating interconnect failures |
JP2007271374A (ja) * | 2006-03-30 | 2007-10-18 | Hitachi Cable Ltd | 電線の断線検出装置及び方法 |
JP2007304919A (ja) * | 2006-05-12 | 2007-11-22 | Akiyoshi Shiina | メモリモジュール保守用装置 |
US20080218175A1 (en) * | 2007-03-08 | 2008-09-11 | Test Research, Inc. | Open-Circuit Testing System and Method |
JP2009032743A (ja) * | 2007-07-24 | 2009-02-12 | Eko Instruments Trading Co Ltd | 太陽光発電システムの異常検出装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255077A1 (ja) * | 2021-06-02 | 2022-12-08 | 住友電気工業株式会社 | 検知装置および検知方法 |
JP7188656B1 (ja) * | 2021-06-02 | 2022-12-13 | 住友電気工業株式会社 | 検知装置および検知方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5573638B2 (ja) | 2014-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060015785A1 (en) | Test apparatus for mixed-signal semiconductor device | |
US20070022333A1 (en) | Testing of interconnects associated with memory cards | |
JPS63317787A (ja) | デイジタル回路の検査装置 | |
JP5573638B2 (ja) | 情報処理装置及びその作動方法 | |
KR100825068B1 (ko) | 램 테스트 및 고장처리 시스템 | |
JP4103145B2 (ja) | 入力モジュール | |
JP2007233573A (ja) | 電子制御装置 | |
JP4893746B2 (ja) | アドレス線故障処理装置、アドレス線故障処理方法、アドレス線故障処理プログラム、情報処理装置およびメモリコントローラ | |
US6708302B1 (en) | Semiconductor module | |
JP5176962B2 (ja) | プリント板接続試験装置および方法 | |
JP2010102565A (ja) | 二重化制御装置 | |
JP2008298458A (ja) | 半導体試験装置 | |
US8843357B2 (en) | Electrical connection defect simulation test method and system of the same | |
JP5261874B2 (ja) | 電子回路および接続診断回路 | |
JP2010078490A (ja) | 半導体装置 | |
JP2002139546A (ja) | テスト回路 | |
US6642733B1 (en) | Apparatus for indentifying defects in electronic assemblies | |
JP2015141098A (ja) | テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム | |
JP2008090989A (ja) | 半導体記憶装置 | |
JP2015184049A (ja) | 情報処理装置、診断方法、及び、プログラム | |
JP2006064607A (ja) | Icテスタ | |
JPH09311825A (ja) | Rom監視回路 | |
JPH04128661A (ja) | 線路ディレイ試験装置 | |
JP2006227674A (ja) | 信号検出装置 | |
CN115269292A (zh) | 一种计算机***硬盘切换控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5573638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |