JPS63236088A - パタ−ン表示信号発生装置 - Google Patents
パタ−ン表示信号発生装置Info
- Publication number
- JPS63236088A JPS63236088A JP62070730A JP7073087A JPS63236088A JP S63236088 A JPS63236088 A JP S63236088A JP 62070730 A JP62070730 A JP 62070730A JP 7073087 A JP7073087 A JP 7073087A JP S63236088 A JPS63236088 A JP S63236088A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- display
- data
- memory
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000277331 Salmonidae Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
- G09G5/28—Generation of individual character patterns for enhancement of character form, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はパターン表示信号発生装置であって、メモリと
第１及び第２のシフトレジスタと論理回路とにより、回
路構成が簡単でパターンの表示形式の自由度が大きく、
メモリ容量を小とする。
第１及び第２のシフトレジスタと論理回路とにより、回
路構成が簡単でパターンの表示形式の自由度が大きく、
メモリ容量を小とする。
（産業上の利用分野）
本発明はパターン表示信号発／４−装置に関し、表示画
面に例えばキャラクタ等のパターンを表示するための信
号を発生するパターン表示信号発生装置に関する。
面に例えばキャラクタ等のパターンを表示するための信
号を発生するパターン表示信号発生装置に関する。
例えばテレビジョンの表示画面に文字、数字。
記号等のキャラクタ及び図形等のパターンのうらキャラ
クタを表示する場合、キャラクタをそのまま表示する他
に、キャラクタの縁部を強調して表示する縁どり表示が
従来より行なわれている。
クタを表示する場合、キャラクタをそのまま表示する他
に、キャラクタの縁部を強調して表示する縁どり表示が
従来より行なわれている。
従来のパターン表示信号発生装置で、第４図に示すＹラ
インのＸカラムのドツトを表示するデータに基づいて１
ドツトの縁どり表示を行なう場合、次の操作が行なわれ
る。
インのＸカラムのドツトを表示するデータに基づいて１
ドツトの縁どり表示を行なう場合、次の操作が行なわれ
る。
■ Ｙ−１ラインを表示するどきＹラインのデータの読
み出しを行ない、Ｙ−１ラインのＸ−１カラムからＸ＋
１カラムのドツトを表示させる。
み出しを行ない、Ｙ−１ラインのＸ−１カラムからＸ＋
１カラムのドツトを表示させる。
■ Ｙラインを表示するときこのＹラインのデータを読
み出して、Ｘカラムの左右のＸ−１カラム及びＸ＋１カ
ラムのドツトを表示させる。
み出して、Ｘカラムの左右のＸ−１カラム及びＸ＋１カ
ラムのドツトを表示させる。
■ Ｙ＋１ラインを表示するどきＹラインのデータの読
み出しを行ない、Ｙ＋１ラインのＸ−１カラムからＸ＋
１カラムのドツトを表示させる。
み出しを行ない、Ｙ＋１ラインのＸ−１カラムからＸ＋
１カラムのドツトを表示させる。
これによって第４図の斜線を付したドツトが表示され縁
どり表示が行なわれる。
どり表示が行なわれる。
従来装置は、１ドツトの縁どり表示を行なう際に、上下
１ラインを含む３ラインのデータを読み出す必要があり
、回路が非常に複雑となるという問題点があった。
１ラインを含む３ラインのデータを読み出す必要があり
、回路が非常に複雑となるという問題点があった。
また１ドツトの縁どり表示を行なう装置で２ドツトの縁
どり表示を行なうことはできず、キャラクタの表示形式
の自由度が小ざいという問題点があった。
どり表示を行なうことはできず、キャラクタの表示形式
の自由度が小ざいという問題点があった。
上記の問題点を解決するものとして第５図に示すパター
ン発生装置が考えられる。
ン発生装置が考えられる。
第５図に示すメモリ１０には通常のキャラクタを表示す
るパターンのデータが記憶され、メモリ１１には通常の
キャラクタの縁部を除いた中央部のみのパターン（つま
りキャラクタを構成する線が細にパターン）のデータが
記憶されている。
るパターンのデータが記憶され、メモリ１１には通常の
キャラクタの縁部を除いた中央部のみのパターン（つま
りキャラクタを構成する線が細にパターン）のデータが
記憶されている。
メモリ１０．１１夫々から同時に読み出されたデータは
大々シフトレジスタ１２．１３でクロック信号φを用い
てパラレル／シリアル変換され、端子１４．１５夫々よ
り出力される。これと共にシフトレジスタ１２’、１３
夫々の出力はイクスクルーシブオア回路１６に供給され
、ここで縁どり表示用の表示信号が得られ端子１７より
出力される。
大々シフトレジスタ１２．１３でクロック信号φを用い
てパラレル／シリアル変換され、端子１４．１５夫々よ
り出力される。これと共にシフトレジスタ１２’、１３
夫々の出力はイクスクルーシブオア回路１６に供給され
、ここで縁どり表示用の表示信号が得られ端子１７より
出力される。
第５図に示す装置では、メモリ１０．１１夫々に同一の
文字に対するパターンを記憶しなければならないために
大きなメモリ容量が必要となるという問題点があった。
文字に対するパターンを記憶しなければならないために
大きなメモリ容量が必要となるという問題点があった。
本発明は上記の点に鑑みてなされたものであり、回路構
成が簡単でキャラクタ等のパターンの表示形式の自由度
が大であり、メｔり容量が小さくて済むパターン発生装
置を提供することを目的とする。
成が簡単でキャラクタ等のパターンの表示形式の自由度
が大であり、メｔり容量が小さくて済むパターン発生装
置を提供することを目的とする。
本発明のパターン表示信号発生装置は、予め複合化され
たパターンデータを複数記憶したメモリ（２６）と、 メモリ（２６）から読み出されるパターンデータのうち
奇数番目のビットのデータをパラレルに供給され、第１
のクロック信号でシフトしてシリアルに出力する第１の
シフトレジスタ（２８）と、メモリ（２６）から読み出
されるパターンデータのうち偶数番目のビットのデータ
をパラレルに供給され、第１のクロック信号と逆相の第
２のクロック信号でシフトしてシリアルに出力する第２
のシフトレジスタ（２９）と、 第１のシフトレジスタ（２８）及び第２のシフトレジス
タ（２９）夫々の出力信号を論理演算して、少なくとも
パターンの縁部を強調して表示する縁どり表示用の表示
信号を得る論理回路（３２）とを有する。
たパターンデータを複数記憶したメモリ（２６）と、 メモリ（２６）から読み出されるパターンデータのうち
奇数番目のビットのデータをパラレルに供給され、第１
のクロック信号でシフトしてシリアルに出力する第１の
シフトレジスタ（２８）と、メモリ（２６）から読み出
されるパターンデータのうち偶数番目のビットのデータ
をパラレルに供給され、第１のクロック信号と逆相の第
２のクロック信号でシフトしてシリアルに出力する第２
のシフトレジスタ（２９）と、 第１のシフトレジスタ（２８）及び第２のシフトレジス
タ（２９）夫々の出力信号を論理演算して、少なくとも
パターンの縁部を強調して表示する縁どり表示用の表示
信号を得る論理回路（３２）とを有する。
本発明においては、複合化されたパターンデータを奇数
番目のピッＩ・のデータ、偶数番目のビットのデータに
分け、夫々を互いに逆相の第１及び第２のクロック信号
でシフトして第１．第２のシフトレジスタ（１２，１３
）夫々よりシリアル信号とする。
番目のピッＩ・のデータ、偶数番目のビットのデータに
分け、夫々を互いに逆相の第１及び第２のクロック信号
でシフトして第１．第２のシフトレジスタ（１２，１３
）夫々よりシリアル信号とする。
これによってパターンデータの隣接する奇、細大々のビ
ットが時間的に重ね合わされ論耶演鋒が可能となり、メ
モリ容量が少なくなる。
ットが時間的に重ね合わされ論耶演鋒が可能となり、メ
モリ容量が少なくなる。
また上記２つのシリアル信号の論理演筒によって縁どり
表示用の信号が得られ、縁どり表示のために表示するラ
インの上下のパターンデータをメモリより読み出す必要
がなく、回路構成が簡単となり、メモリ（２６）の複合
化されたパターンデータを変更するだけでパターンの表
示形式を変更できる。
表示用の信号が得られ、縁どり表示のために表示するラ
インの上下のパターンデータをメモリより読み出す必要
がなく、回路構成が簡単となり、メモリ（２６）の複合
化されたパターンデータを変更するだけでパターンの表
示形式を変更できる。
第１図は本発明のパターン発生装置の一実施例のブロッ
ク系統図を示す。
ク系統図を示す。
同図中、ライトアドレスカウンタ２０．リードアドレス
カウンタ２１夫々で発生されたライトアドレス、リード
アドレスはセレクタ２２に供給され、ここでコントロー
ラ２３よりの制御に応じでいずれか一方が選択されて表
示メモリ２４に供給される。
カウンタ２１夫々で発生されたライトアドレス、リード
アドレスはセレクタ２２に供給され、ここでコントロー
ラ２３よりの制御に応じでいずれか一方が選択されて表
示メモリ２４に供給される。
表示メモリ２４は、例えば文字、数字、記号等のキャラ
クタを表わすキャラクタコードを格納する。端子２５よ
り入来するキャラクタ」−ドはライトアドレスの指定に
よって表示メモリ２４に読み込まれ、またリードアドレ
スによって表示メモリ２４から読み出されたキャラクタ
コードはキャラクタジェネレータ２６に供給される。
クタを表わすキャラクタコードを格納する。端子２５よ
り入来するキャラクタ」−ドはライトアドレスの指定に
よって表示メモリ２４に読み込まれ、またリードアドレ
スによって表示メモリ２４から読み出されたキャラクタ
コードはキャラクタジェネレータ２６に供給される。
キャラクタジェネレータ２６（ま各４＝ヤラクタコード
に対応して例えば３２ライン×２４カラムのドツトで構
成される複合キャラクタデータを記憶したメモリである
。このメモリに記憶されている複合キャラクタデータは
第２図（Ａ）に示す如きパターンである。第２図中、Ｏ
印で示すドツトはＶ Ｑ Ｙを表わし、・印で示すドツ
トは７１ｖを表わＪｏ 上記のキャラクタジェネレータ２６はタイミングジェネ
レータ２７よりキャラクタ内のラインを指定する信号を
供給されており、上記の１ヤラクタコードに対応した複
合キャラクタデータのうち指定されたラインのデータが
キャラクタジェネレータ２６より読み出される。
に対応して例えば３２ライン×２４カラムのドツトで構
成される複合キャラクタデータを記憶したメモリである
。このメモリに記憶されている複合キャラクタデータは
第２図（Ａ）に示す如きパターンである。第２図中、Ｏ
印で示すドツトはＶ Ｑ Ｙを表わし、・印で示すドツ
トは７１ｖを表わＪｏ 上記のキャラクタジェネレータ２６はタイミングジェネ
レータ２７よりキャラクタ内のラインを指定する信号を
供給されており、上記の１ヤラクタコードに対応した複
合キャラクタデータのうち指定されたラインのデータが
キャラクタジェネレータ２６より読み出される。
第３図（Ａ＞に示す如き読み出されたデータの奇数番目
のビットのデータはパラレルにシフトレジスタ２８に供
給され、偶数番目のビットのデータはパラレルにシフト
レジスタ２９に供給される。
のビットのデータはパラレルにシフトレジスタ２８に供
給され、偶数番目のビットのデータはパラレルにシフト
レジスタ２９に供給される。
シフトレジスタ２８．２９夫々はタイミングジェネレー
タ２７より、互いに逆位相のクロック信号φ１．φ２夫
々を各別に供給されており、供給されたクロック信号に
よって上記奇数番目のビット、偶数番目のビット夫々の
データを各別にシフトし、第３図（Ｂ）、（Ｃ）に示す
シリアル信号を出力する。
タ２７より、互いに逆位相のクロック信号φ１．φ２夫
々を各別に供給されており、供給されたクロック信号に
よって上記奇数番目のビット、偶数番目のビット夫々の
データを各別にシフトし、第３図（Ｂ）、（Ｃ）に示す
シリアル信号を出力する。
クロック信号φ１．φ２が互いに逆位相であるため、複
合キャラクタデータの隣接する奇、細大々のビットが時
間的に重ね合わされ以阿の論理演算が可能となる。
合キャラクタデータの隣接する奇、細大々のビットが時
間的に重ね合わされ以阿の論理演算が可能となる。
上記シフトレジスタ２８．２９夫々のシリアル信号は夫
々アンド回路３０．オア回路３１．イクスクルーシブオ
ア回路３２に共通に供給される。
々アンド回路３０．オア回路３１．イクスクルーシブオ
ア回路３２に共通に供給される。
これによってアンド回路３０．オア回路３１゜イクスク
ルーシブオア回路３２夫々は第３図（Ｄ＞、（Ｅ）、（
Ｆ）夫々に示す表示信号を生成し端子３３．３４．３５
より各別に出力する。
ルーシブオア回路３２夫々は第３図（Ｄ＞、（Ｅ）、（
Ｆ）夫々に示す表示信号を生成し端子３３．３４．３５
より各別に出力する。
アンド回路３０よりの表示信号で第２図（Ｂ）に示すパ
ターンが表示され、このパターンは第５図に示″ｇ装置
のメモリ１１に記憶されたパターンと同様のものである
。オア回路３１よりの表示信号で第２図（Ｃ）に示すパ
ターンが表示され、このパターンは第５図に示す装置の
メモリ１０に記憶されたパターンと同様のものである。
ターンが表示され、このパターンは第５図に示″ｇ装置
のメモリ１１に記憶されたパターンと同様のものである
。オア回路３１よりの表示信号で第２図（Ｃ）に示すパ
ターンが表示され、このパターンは第５図に示す装置の
メモリ１０に記憶されたパターンと同様のものである。
更にイクスクルーシブオア回路３２よりの表示信号で第
２図（０）に示す縁どり表示のパターンが表示され、こ
の表示信号は第５図に示す装置のイクスクルーシブオア
回路１６より出力される表示信号と同様のものである。
２図（０）に示す縁どり表示のパターンが表示され、こ
の表示信号は第５図に示す装置のイクスクルーシブオア
回路１６より出力される表示信号と同様のものである。
このようにキャラクタジェネレータ２６に記憶された複
合キャラクタパターンから３種類の表示信号が生成され
、第５図に示す装置に比してキャラクタジェネレータ２
０のメモリ容量は略１／２に減少する。
合キャラクタパターンから３種類の表示信号が生成され
、第５図に示す装置に比してキャラクタジェネレータ２
０のメモリ容量は略１／２に減少する。
また、シフトレジスタ２８．２９とアンド回路３０、オ
ア回路３１．イクスクルーシブオア回路３２との簡単な
回路構成であり、−１ヤラクタシ１ネレータ２６の１ａ
合キャラクタデータを占き換えるだけで縁どりのドツト
数を簡単に変更できキャラクタの表示形式の自由度が大
きい。
ア回路３１．イクスクルーシブオア回路３２との簡単な
回路構成であり、−１ヤラクタシ１ネレータ２６の１ａ
合キャラクタデータを占き換えるだけで縁どりのドツト
数を簡単に変更できキャラクタの表示形式の自由度が大
きい。
上述の如く、本発明のパターン表示信号発生装置によれ
ば、回路構成が簡単で、パターンの表示形式の変更を簡
単に行なうことができその自由度が大きく、また、メモ
リ容量が少なくて済み、実用上きわめて有用である。
ば、回路構成が簡単で、パターンの表示形式の変更を簡
単に行なうことができその自由度が大きく、また、メモ
リ容量が少なくて済み、実用上きわめて有用である。
第１図は本発明装置の一実施例のブロック系統図、
第２図は第１図に示す装置各部のキャラクタパターンを
説明するための図、 第３図は第１図に示す装置各部の信号を説明するための
図、 第４図は従来の縁どり表示を説明するだめの図、第５図
は従来の問題点を解決するために考えられた装置の一例
のブロック系統図である。 ＝ １１− 図面中、 ２４は表示メモリ、 ２６はキャラクタジェネレータ、 ２７はタイミングジョネレータ、 ２８．２９はシフトレジスタ、 ３０はアンド回路、 ３１はオア回路、 ３２はイクスクルーシブオア回路である。 ０１２３４５６７８９Ｘ）ｔ１１２１３１４５１６１７
１８１１ＩＺ）２１Ｚ！２３０１２３４５６７８９１０
４４１２１３１４″５ぢ１７Ｍ３１９Ｏｌη乙０ ＋
２３４５６７８９１０１１１２ｔ３１４５１６Ｔ７１１
ｍ０１２３４５６７８９１）１１１２１３％Ｅ１６Ｔｆ
ｆｉ１９Ｚ）２１ηり塙２図 ％ｚ明Ｉ：示す妓１１鱒の肪号ｒ鍵θ用オるノβりの１
４第３図
説明するための図、 第３図は第１図に示す装置各部の信号を説明するための
図、 第４図は従来の縁どり表示を説明するだめの図、第５図
は従来の問題点を解決するために考えられた装置の一例
のブロック系統図である。 ＝ １１− 図面中、 ２４は表示メモリ、 ２６はキャラクタジェネレータ、 ２７はタイミングジョネレータ、 ２８．２９はシフトレジスタ、 ３０はアンド回路、 ３１はオア回路、 ３２はイクスクルーシブオア回路である。 ０１２３４５６７８９Ｘ）ｔ１１２１３１４５１６１７
１８１１ＩＺ）２１Ｚ！２３０１２３４５６７８９１０
４４１２１３１４″５ぢ１７Ｍ３１９Ｏｌη乙０ ＋
２３４５６７８９１０１１１２ｔ３１４５１６Ｔ７１１
ｍ０１２３４５６７８９１）１１１２１３％Ｅ１６Ｔｆ
ｆｉ１９Ｚ）２１ηり塙２図 ％ｚ明Ｉ：示す妓１１鱒の肪号ｒ鍵θ用オるノβりの１
４第３図
Claims (1)
- 【特許請求の範囲】 予め複合化されたパターンデータを複数記憶したメモリ
（２６）と、 該メモリ（２６）から読み出されるパターンデータのう
ち奇数番目のビットのデータをパラレルに供給され、第
１のクロック信号でシフトしてシリアルに出力する第１
のシフトレジスタ（２８）と、 該メモリ（２６）から読み出されるパターンデータのう
ち偶数番目のビットのデータをパラレルに供給され、該
第１のクロック信号と逆相の第２のクロック信号でシフ
トしてシリアルに出力する第２のシフトレジスタ（２９
）と、 該第１のシフトレジスタ（２８）及び第２のシフトレジ
スタ（２９）夫々の出力信号を論理演算して、少なくと
もパターンの縁部を強調して表示する縁どり表示用の表
示信号を得る論理回路（３２）とを有することを特徴と
するパターン表示信号発生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070730A JPH068990B2 (ja) | 1987-03-25 | 1987-03-25 | パタ−ン表示信号発生装置 |
| DE8888302453T DE3877994T2 (de) | 1987-03-25 | 1988-03-21 | Generator von musteranzeigesignalen und anzeigegeraet mit verwendung dieser signale. |
| EP88302453A EP0284326B1 (en) | 1987-03-25 | 1988-03-21 | Pattern display signal generating apparatus and display apparatus using the same |
| KR8803231A KR910005364B1 (en) | 1987-03-25 | 1988-03-25 | Pattern display signal generating apparatus and display apparatus the same |
| US07/526,948 US5003304A (en) | 1987-03-25 | 1990-05-23 | Pattern display signal generating apparatus and display apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070730A JPH068990B2 (ja) | 1987-03-25 | 1987-03-25 | パタ−ン表示信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236088A true JPS63236088A (ja) | 1988-09-30 |
| JPH068990B2 JPH068990B2 (ja) | 1994-02-02 |
Family
ID=13439943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62070730A Expired - Fee Related JPH068990B2 (ja) | 1987-03-25 | 1987-03-25 | パタ−ン表示信号発生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5003304A (ja) |
| EP (1) | EP0284326B1 (ja) |
| JP (1) | JPH068990B2 (ja) |
| KR (1) | KR910005364B1 (ja) |
| DE (1) | DE3877994T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483777B1 (ko) * | 1996-05-21 | 2005-08-29 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 기본문자로부터의볼드문자형성방법및시스템 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH073635B2 (ja) * | 1988-12-21 | 1995-01-18 | 富士通株式会社 | 白抜き文字の作成方法 |
| KR920010811B1 (ko) * | 1990-05-10 | 1992-12-17 | 주식회사 금성사 | 텔레비젼 수상기에서의 데이타 편집.기억 방법및 그 장치 |
| FR2664999B1 (fr) * | 1990-07-23 | 1992-09-18 | Bull Sa | Dispositif d'entree sortie donnees pour l'affichage d'informations et procede mis en óoeuvre par un tel dispositif. |
| JP2726951B2 (ja) * | 1990-08-24 | 1998-03-11 | 富士ゼロックス株式会社 | 文字・図形描画装置 |
| US5457774A (en) * | 1991-11-15 | 1995-10-10 | Seiko Epson Corporation | Bit map data generation apparatus |
| US7551475B2 (en) | 2006-04-03 | 2009-06-23 | International Business Machines Corporation | Data shifting through scan registers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57187257A (en) * | 1981-05-15 | 1982-11-17 | Fuji Xerox Co Ltd | Printing system |
| US4408198A (en) * | 1981-09-14 | 1983-10-04 | Shintron Company, Inc. | Video character generator |
| JPS5850589A (ja) * | 1981-09-21 | 1983-03-25 | 日本電気株式会社 | 表示処理装置 |
| US4613856A (en) * | 1983-04-04 | 1986-09-23 | Tektronix, Inc. | Character and video mode control circuit |
| US4616336A (en) * | 1983-05-11 | 1986-10-07 | International Business Machines Corp. | Independent image and annotation overlay with highlighting of overlay conflicts |
-
1987
- 1987-03-25 JP JP62070730A patent/JPH068990B2/ja not_active Expired - Fee Related
-
1988
- 1988-03-21 EP EP88302453A patent/EP0284326B1/en not_active Expired - Lifetime
- 1988-03-21 DE DE8888302453T patent/DE3877994T2/de not_active Expired - Fee Related
- 1988-03-25 KR KR8803231A patent/KR910005364B1/ko not_active IP Right Cessation
-
1990
- 1990-05-23 US US07/526,948 patent/US5003304A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483777B1 (ko) * | 1996-05-21 | 2005-08-29 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 기본문자로부터의볼드문자형성방법및시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0284326B1 (en) | 1993-02-03 |
| KR910005364B1 (en) | 1991-07-29 |
| DE3877994D1 (de) | 1993-03-18 |
| KR880011696A (ko) | 1988-10-29 |
| EP0284326A2 (en) | 1988-09-28 |
| DE3877994T2 (de) | 1993-05-27 |
| EP0284326A3 (en) | 1990-01-10 |
| JPH068990B2 (ja) | 1994-02-02 |
| US5003304A (en) | 1991-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63236088A (ja) | パタ−ン表示信号発生装置 | |
| JPS58159578A (ja) | 表示装置 | |
| JP3726971B2 (ja) | 並列プロセツサ装置 | |
| JPH02171914A (ja) | 印刷データ生成装置 | |
| JPS6223316B2 (ja) | ||
| JPS59178492A (ja) | 表示方式 | |
| JPS60188981A (ja) | 文字デ−タの倍率変換方式 | |
| JPS62127885A (ja) | 画像表示装置 | |
| JP2824708B2 (ja) | 図形描画装置 | |
| JPS61129683A (ja) | 文字発生方式 | |
| SU1525724A1 (ru) | Генератор символов | |
| JPS6349789A (ja) | 表示装置 | |
| JPS6217791A (ja) | パラレル／シリアル変換制御方式 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPH0196691A (ja) | ビットマップデータ拡大回路 | |
| JPS6031178A (ja) | 表示制御装置 | |
| JPS62297895A (ja) | ふちどり表示方式 | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPS62108282A (ja) | 画像表示装置 | |
| JPS61272784A (ja) | 表示制御装置 | |
| JPH08115072A (ja) | ドット表示装置 | |
| JPS5851268B2 (ja) | 文字表示装置 | |
| JPS5842087A (ja) | 表示用補間装置 | |
| JPS61143878A (ja) | 画像デ−タ処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |