JPS5850589A - 表示処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は表示処理装置に関し、特に表示パターン情報が
予め格納されているメモリ（以下、キャラクタジェネレ
ータという）を有する表示処理装置の構成に関する。

従来、ＣＲＴ（カソード・レイ・チー−））尋の表示装
置に文字や数字あるいは図形等の表示パターンを表示さ
せるために、ディジタルデータ処理装置（例えば、マイ
クロプロセッサ）が使用されている。表示される文字、
数字、記号１図形等のキャラクタデータは予めメモリの
中にコード化して設定されて、いる。このメモリは、一
般にキャラクタ発生器（パターン発生器）と呼ばれてい
る。

しかしながら、各キャラクタデータは予め決められた大
きさでこのキャラクタ発生器の中にコード化されている
。従って、ＣＲＴに表示されるキャラクタの大きさは常
に一定であシ、大きさの変更ができなかった。そのため
、以下に示す欠点があった。

１、画面上でのキャラクタパターンの大きさの変更がで
きないため、キャラクタ列の増減ができない。

２、連続するキャラクタ列の間隔を変更させることがで
きないため１％に複雑なキャラクタ同志が上下方向に連
続する場合、キャラクタの判別がつき難かった。

３、　キャラクタの伸縮を行なうためには、拡大された
キャラクタがコード化されたメモリ、と、縮少されたキ
ャラクタがコード化されたメモリとを別に持たなければ
ならない邂め、メモリ容量が著しく増加し、コスト高を
招いていた。

本発明の目的は、キャラクタの拡大および縮少を任意に
制御する機能をもつ表示処理装置を提供することにある
。

本発明の他の目的は、キャラクタ列の間隔を任意に設定
し得る表示処理装置を提供することにある。

本発明の更に他の目的は、メモリ容量を増加することな
くキャラクタの大きさを任意に変更する機能をもち、集
積回路化Ｋ特に有効な表示処理装置を提供することにあ
る。

本発明の表示”処理装置は１文字、数字、記号。

図形等のキャラクタデータを格納するメモリ回路と、こ
のメモリ回路のアドレスを指定することによシ所定のキ
ャラクタデータを読み出すアドレス指定回路と、読み出
されたキャラクタデータを表示回路へ転送する転送回路
とを有し、前記アドレス指定回路は連続するアドレスデ
ータを順次出力する第１の回路と、この第１の回路から
出力されるアドレスデータを修飾する′第２の回路とを
有し。

この第２の回路によって修飾されたアドレスデータに基
づいて５ｉｌｌ記メモサメモリ指定されるようにしたこ
とを特徴とする。

本発明によれ＃ｉ、キャラクタデータを有するメモリへ
のアドレス指定は、第２の回路によって修飾できるので
、第１の回路から出力される連続するアドレスをその１
１の状態でメモリへ伝送することも、またアドレスを変
更することによってとびとびもしくは不連続アドレスと
してメモリへ伝送することもできる。′上記アドレスの
変更は１乗算器や加算器あるいはこれらの組み合わせ、
更にそれに減算器等の演算回路を第２の回路として付７
１０することにより容易に達成できる。例えば、乗算器
（×２）を付加することにより、第１の回路から、出力
されたアドレスのうち偶数番目のアドレスだけをメモリ
へ伝送できる。更に、加算器（＋１）を付加することに
より、その奇数番目のアドレスだけをメモリへ伝送でき
る。従って１．キャラクタの形状や大きさを任意に変更
することが可能となる。これに付随して、各キャラクタ
の上下。

左右方向の間隔を任意に変化させることも容易である。

又、後述するように、インクレース機能を有するＣＲＴ
あるいは有しないＣＲＴのいずれにも適用することがで
きるという効果をもたせることもできる。

以下に、図面を用いて本発明の集施例を詳細に説明する
。

第１図は従来の表示処理装置の要部プロ、り図である。

例えば１文字を示すキャラクタはキャラクタ発生器（メ
モリ）１の中に予め設定されており、アドレス発生を制
御するコントローラ２からはキャラクタ名アドレス６と
列カウンタセット信号８とが所定のタイミングで出力さ
れる。

今、ヤヤラクタ発生器１内の１つのキヤツジ（例えばｓ
Ａ）の構成を第２図を用いて説明する。

キャラクタｌ’ＡＪは例えば７×１４のドツトマトリク
ス！θ内にコード化されている。マトリクスを構成する
各ドツトＤはトランジスタ素子、ダイオード素子、ある
いはヒユーズで形成されている。

一般に、キャラクタデータの設定は接合の破壊、非破壊
あるいはヒーーズの断、続により行なわれる。今、第２
図のドツトマトリクスにおいて、空白部のドツトにはデ
ータ「０」、斜線部のドツトにはデータ「１」が設定さ
れているものとする。

第１図のコントローラ２からキャラクタｒＡＪを指定す
るキャラクタ名アドレス６が出力されると。

行デコーダ１１において解読され、マトリクス１０を選
択するように選択信号ｒＯ〜ｒ６が並列にかつ同時に発
生される。この結果、キャラクタｒＡＪは選択され、そ
の読み出しは列カウンタ３からの列アドレス５によって
実行される。列カウンタ３は０−１３の６値を順次出力
する機能をもっており、その各々の値は列デコーダ１２
で解読されて選択信号ｔｏ””ｔｌｓとして順次発生さ
れる。選択信号１０”／１３の各出力タイミングはＣＩ
’ＬＴ画面の水平走査線に同期されるようなタイミング
にしておく。各列毎に読み出された７ドツトのデータは
並列に出力回路１３に転送され、パス７、を介して並列
−直列変換回路４へ伝送される。更に、この並列−直列
変換回路４で７ドツトの並列データが直列データに変更
されてＣＲＴ部へと転送される。

以上の説明かられかるように、ＣＲＴ上に表示されるキ
ャラクタはキャラクタ発生器ｌ内に設定されているキャ
ラクタの大きさく即ち１例では７×１４）に固定されて
いた。従って、走査線数が限られているＣＲＴ−面上に
表示できる列数も必然的に固定されてしまい１列数の変
更ができなかった。しかも、キャラクタの拡大や縮少も
できなかった。又、隣接するキャラクタの上下、左右方
向の間隔の設定も一義的に決められており、その間隔変
更もできなかった。

尚、キャラクタの拡大表示機能をもつ表示処理装置も提
案されているが、それは拡大表示用のメモリ（キャラク
タ発生器）を別に有するような４ので、メモリ容量の増
大ははかりしれず、極めてコスト高であった。

第３図は本発明の一実施例を示す要部ブロック図である
。キャラクタ発生器２０は文字、数字。

記号１図形等のキャラクタを第２図で示した構成のメモ
リとして有するものである。各キャラクタ名アドレスは
ビデオＲＡＭ２２から発生され、パス３３を介してキャ
ラクタ発生器２０（実際は第２図の行デコーダ）へ入力
される。ビデオＲＡＭ２２には１表示装置として例えは
Ｃ′ＦＬＴ３１を接続する場合、ＣＲＴの一画面上に表
示されるギヤ２クタ全部のキャラクタ名アドレスが、水
平走査線の走査方向に沿って一画面分編集されている。

この編集は例えばマイクロプロセッサ等のコントローラ
２１によって行なわれ、パス３２を介して表示前に書き
込まれヤいる。更に、コントローラ２１からの制御信号
Ｃによって初期設定される列カウンタ２３の出力が１乗
算器２４．加算器２５で後述される演算を施されて、そ
の結果がパス３８を介してキャラクタ発生器？０への列
選択アドレスとして供給される。実際１１．第２囚に示
す列デコーダへ入力される。

ここで、ビデオＲ，ＡＭ２２からは、ｃａ’ｒａｉの画
面上で１列に表示されるキャラクタの数に相当する数の
キャラクタ名アドレスが、そのキャラクタの表示順に１
水平走査線発生期！内で出力される。一方、このｌ水平
走査線発生期間内では、キャラクタ発生器２０の列選択
アドレス、即ち列カウンタ２３の内容は変化しない。こ
れは各水平走査線が走査きれる毎に変化される。

今、キャラクタ発生器２０内の各キャラクタが７×１４
のドツトマトリクスによって構成されているものと仮定
する。この場合、第２図を参照されたい。第２図のキャ
ラクタｒＡＪを表示させる場合、ビデオＲＡＭ２２から
キャラクタｒＡＪを指定するアドレスが出力される。こ
の時１列カウンタ２３の内容は「０」である。コントロ
ー５）２１は乗算器２４へ乗算値として「１」を、又加
算器２５へ加算値として「０」を夫々パス３５．３６を
介して設定する。従って１列カウンタ２３から出力され
る列選択アドレスはそのカウンタ２３と内容と同じ内容
でキャラクタ発生器２０へ供給される。この結果、第４
図に示すようにキャラクタ発生器２０に設定されている
中ヤラクタｒＡＪと同じ大きさのキャラクタが表示面上
に１４本の水平走査線の走査によって表示される。

一方１乗算値として「×２」を、かつ加算値として「＋
ｌ」を夫々設定すると１列カウンタ２３からのカウント
出力は「０，１，２，３．・・・・・・」に対して、加
算器２５からの出力はＩ’ｌ、３，５，７゜・・・・・
・」となる。従って、第２図の奇数番目のコードデータ
のみが選択されて、第５図のように表示される。この結
果、キャラクタの大きさが約し２に縮少される。尚、こ
の場合１列カウンタの内容は「θ〜６」まで変化するよ
うに、そのカウント蝦大値が「６」になったら、内容が
「０」ヘリセ、トされるようにしておく。

この様にして１乗算器２４あるいは／および加算器２５
によって列カラ／り２３の出力を修飾することによって
、キャラクタの大きさを変更することができる。尚、読
み出されたキャラクタコードデータは並列−直列変換用
シフトレジスタ２９によって直列データ４３に変換され
て出力される。

この出力データはビデオ信号発生器３０によってビデオ
信号４４に成形されＣＲＴ３１へ送られる。

更に、第３図に示す比較器２６．２７を付加することに
よシ以下に示すようにキャラクタの表示位置を任意に変
更することができる。即ち、比較器２６は表示開始位置
（表示開始走査線）を示す開始位置信号４１を発生する
回路で、比較器２７は表示終了位置（表示終了走査線）
を示す終了位置信号４２を発生する回路である。比較器
２６．２７への比較用データはコントローラ２１からＤ
ｌ。

Ｄ２として夫々設定される。この比較用データＤ１゜Ｄ
２は列カウンタ２３の内容と随時比較され、カウンタ内
容がＤｌと一致すれば、フリ、プ・フロップ２８をセッ
トする信号４１が発生され、一方Ｄ２と一致すれはフリ
、プ書フロップ２８をりセットする信号４２を発生する
ように制御される。

この結果、クリップ・フロップ２８がセットされルコと
によシ、並列−直列変換用シフトレジスタ２９をセット
し、一方リセットされればシフトレジスタ２９もリセッ
トされるように制御される。

シフトレジスタ２９はセットされた時入力データを列に
変換して出方し、リセットされた時はデータの入力を禁
止する。

今１例えば比較器２６にデータＤ１として「２」を設定
し、一方比較器２７にデータＤ２として「９」を設定す
る。この状態では１列カウンタ２３の内容が「２」にな
った時初めてシフトレジスタ２９が活性化され、その内
容が「９」になるとシフトレジスタ２９はリセットされ
る。尚、この時。

加算器２５の加算値を「−３」とする。この場合。

減算器を用いてもよい。以上の状態で１列カウンタ２３
の計数動作が開始されると、カウント値［ＯＪ　、　ｒ
ｌＪの間はキャラクタデータは出力されず、無表示状態
となる。次にカウント値が「２Ｊになると、フリップ・
フロップ２８がセットされて、シフトレジスタ２９は入
力受入れ状態に設定される。その時の入力データは、乗
算器２４に「×２」が設定されていれば１列選択アドレ
スは（２Ｘ２−３）＝１・となシ、第２図のむが出力さ
れる。この結果、ＣＲＴ上では３番目の水平走査線上に
初めてキャラクタｒＡＪの１！１に対応するデー、が表
示さｉる。以下、カウ、ト値ヵＥｒ３，４゜５．６，７
，８Ｊと変化する度に２列選択アドレスはｒ３，５，７
，９，１１，１３１となり、第５図と同じパターンが表
示される。更に、カウント値が「９」となると、比較器
２７の出力によりクリップ・フロップ２８がリセットさ
れ、シフトレジスタ２９は以降の入力を受付けない。従
って、第６図に示すようにキャラクタ「入」の上の２本
の走査線が無表示領域となり、上下のキャラクタの間隔
を設けることができる。

尚、この間隔は比較器２７を用いてキャラクタｒＡＪＯ
下に設けることも可能である。

以上の制御は、ＣＲＴの走査方式がインターレースであ
っても、ｔたインターレースでなくても同様に実行され
ることは明らかである。特にインターレース方式を採用
していないＣＲＴの走査方式では１つおきの水平走査線
で表示されるため。

列カウンタ２３の最大値を「１３Ｊ１乗算器２４の乗算
値をｒＸ２Ｊ、加算器２５の加算値を「０」に設定する
と、第７図に示すように、第４図のキャラクタパターン
において偶数走査線に対応するデータのみを表示するこ
ともできる。

更に１画面上に表示されたキャラクタｒＡＪにおいて、
その後比較器２７の比較用データＤ２の値を水平走査線
と同期して最大値から１ずつ減少させていくと、＝？キ
ャラクタターンの最下位位置。

すなわち列選択アドレス１３から順に１２．１１゜・・
・・・・と消去されるように制御することもできる。

これは一時期に表示パターンを消去するものに比べて、
消去すべきパターンをよシ鮮明に操作者の思考の中に残
存させることができるといり効果を有する。

尚、ビデオＲＡＭ２２からのアドレスとして列選択アド
レスを、また列カウンタ２３からのアドレスとして行選
択アドレスを夫々…力するようにしても、同様の効果は
期待できる。更に、比較器２６．２７の構成をかえて１
例えば比較器２６は列カウンタ内容＞Ｄｌを検出し、一
方比較器２７は列カウンタ内容＜Ｄｚを検出するように
して、フリップ争フロップ２８のかわ）にＡＮＤゲート
を設けるようにしてもよい。

【図面の簡単な説明】

第１図は従来の表示処理装置の要部ブロック図。 第２図はキャラクタ発生器の賛部構成図、第３図は本発
明の一実施例を示す表示処理装置のプロ。 り図、第４〜第７図は夫々本実施例によって表示可能な
キャラクタパターン図である。 ｌ、２０・・・・・・キャラクタ発生器、２，２１・・
・・・・コントローラ、３．２３・・・・・・列カウン
タ、４・・・・・・並列−直列変換回路、５，６，７・
・・・・・パス、８・・・・・・セット信号、９・・・
・・・出力信号、１０・・・・・・キャラクタ［ＡＪ、
１１・・・・・・行デコーダ、１２・・・・・・列デコ
ーダ。 １３・・・・・・出力回路、２４・・・・・・乗算器、
２５・・・・・・加算器、２６．２７・・・・・・比較
器、２Ｂ・・・・・・フリップ・フロップ、２９・・・
・・・並列−直列変換用シフトレジスタ、３０・・・・
・・ビデオ信号発生器％　３１・・・・・・ＣＲＴ。 ３２．３３，３４，３５，３６，３７．３Ｂ、３９．４
０・・・・・・バス、４１，４２・・・・・・制御信号
、４３・・・・・・出力信号、４４・・・・・・ビデオ
信号。 草４　図 竿　７　凹 革６　図

Claims (1)

【特許請求の範囲】
1. 表示パターンを格納するメモリと、前記メモリーニアド
   レスを供給して、前記表示パターンを選択する選択回路
   と１選択された表示パターンを絖み出すための読み出し
   回路とを有し、前記読み出し回路は連続する読み出し情
   報を出力する第１の回路と、この第１の回路から出力さ
   れる前記連続する読み出し情報を修飾してその順序を変
   化させる第２の回路とを含み、該第２の回路からの出力
   によって前記メモリ回路の前記表示パターンを読み出す
   ようにしたことを特徴とする表示処理装置。