JPS63234743A - 信号多重化装置 - Google Patents
信号多重化装置Info
- Publication number
- JPS63234743A JPS63234743A JP6786687A JP6786687A JPS63234743A JP S63234743 A JPS63234743 A JP S63234743A JP 6786687 A JP6786687 A JP 6786687A JP 6786687 A JP6786687 A JP 6786687A JP S63234743 A JPS63234743 A JP S63234743A
- Authority
- JP
- Japan
- Prior art keywords
- order group
- signals
- group pcm
- signal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 12
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 abstract 1
- 238000002135 phase contrast microscopy Methods 0.000 description 69
- 230000005540 biological transmission Effects 0.000 description 28
- 238000000926 separation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000012782 phase change material Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号を多重化する通信装置に関し、特に装置の
異常を検出する機能を備えた信号多重化装置に関するも
のである。
異常を検出する機能を備えた信号多重化装置に関するも
のである。
第2図に従来の信号多重化装置のブロック図を示す。こ
の装置は送信時に、多重化後の1群の高次群PCM信号
を再び低次群PCM信号に戻し、多重化前の低次群PC
M信号と比較することによって装置の異常を検出してい
る。
の装置は送信時に、多重化後の1群の高次群PCM信号
を再び低次群PCM信号に戻し、多重化前の低次群PC
M信号と比較することによって装置の異常を検出してい
る。
すなわち、n群の低次群PCM信号5INI〜S IN
nはB−0部101でバイポーラ信号からユニポーラ信
号に変換され、送信側本線系200の送信メモリ部10
2とビット照合系300の送信メモリ部15に記憶され
る。送信メモリ部102に記憶されたn群の低次群PC
M信号は多重化部103からのタイミングで同期化して
読み出され、多重化部103で1群の高次群PCM信号
に多重化される。この信号はU−B部104でユニポー
ラ信号からバイポーラ信号5OUTに変換されて伝送路
に送出される。
nはB−0部101でバイポーラ信号からユニポーラ信
号に変換され、送信側本線系200の送信メモリ部10
2とビット照合系300の送信メモリ部15に記憶され
る。送信メモリ部102に記憶されたn群の低次群PC
M信号は多重化部103からのタイミングで同期化して
読み出され、多重化部103で1群の高次群PCM信号
に多重化される。この信号はU−B部104でユニポー
ラ信号からバイポーラ信号5OUTに変換されて伝送路
に送出される。
また、多重化部103からの1群の高次群PCM信号1
08は、ビット照合系300の分離部18で再びn群の
低次群PCM信号に分離され、受信メモリ部17に記憶
される。送信メモリ部15と受信メモリ部17とに記憶
された両像次群PCM信号は、ビット比較部16のタイ
ミングで同期化して読み出され、ビット比較部16によ
りこれら信号の各ビットが照合される。その結果、ビッ
トが不一致となった場合は、送信メモリ部102あるい
は多重化部103に異常が発生していることになる。
08は、ビット照合系300の分離部18で再びn群の
低次群PCM信号に分離され、受信メモリ部17に記憶
される。送信メモリ部15と受信メモリ部17とに記憶
された両像次群PCM信号は、ビット比較部16のタイ
ミングで同期化して読み出され、ビット比較部16によ
りこれら信号の各ビットが照合される。その結果、ビッ
トが不一致となった場合は、送信メモリ部102あるい
は多重化部103に異常が発生していることになる。
この装置は受信時にもこのようなビット照合を行って装
置の異常を検出している。これについて次に説明する。
置の異常を検出している。これについて次に説明する。
受信側本線系400で受信された高次群PCM信号RI
NはB−0部110でユニポーラ信号に変換される。そ
の後、分離部111でn群の低次群PCM信号に分離さ
れ、受信メモリ部112に記憶される。受信メモリ部1
12から読み出された低次群PCM信号はU−8部11
3でバイポーラ信号ROUTI〜ROUTnに変換され
、伝送路に送出される。
NはB−0部110でユニポーラ信号に変換される。そ
の後、分離部111でn群の低次群PCM信号に分離さ
れ、受信メモリ部112に記憶される。受信メモリ部1
12から読み出された低次群PCM信号はU−8部11
3でバイポーラ信号ROUTI〜ROUTnに変換され
、伝送路に送出される。
また、B−0部110でユニポーラ信号に変換された1
群の高次群PCM信号114はビット照合系300の分
離部18でn群の低次群PCM信号に分離され、受信メ
モリ部17に記憶される。一方、受信側本線系400で
分離された低次群PCM信号はビット照合系300の送
信メモリ部15に記憶される。
群の高次群PCM信号114はビット照合系300の分
離部18でn群の低次群PCM信号に分離され、受信メ
モリ部17に記憶される。一方、受信側本線系400で
分離された低次群PCM信号はビット照合系300の送
信メモリ部15に記憶される。
送信メモリ部15と受信メモリ部17にそれぞれ記憶さ
れた低次群PCM信号は、ビット比較部16のタイミン
グでそれぞれ読み出され、ビット比較部16によりこれ
ら信号の各ビットが照合される。その結果、ビットが不
一致となった場合は、分離部111あるいは受信メモリ
部112に異常が発生していることになる。
れた低次群PCM信号は、ビット比較部16のタイミン
グでそれぞれ読み出され、ビット比較部16によりこれ
ら信号の各ビットが照合される。その結果、ビットが不
一致となった場合は、分離部111あるいは受信メモリ
部112に異常が発生していることになる。
上述した従来の信号多重化装置では、多重化される低次
群PCM信号の数nだけ前記送信/受信メモリ部と前記
ビット比較部からなるピント照合部を設ける必要がある
。そのため回路規模が太き(、コストの点で不利である
。
群PCM信号の数nだけ前記送信/受信メモリ部と前記
ビット比較部からなるピント照合部を設ける必要がある
。そのため回路規模が太き(、コストの点で不利である
。
本発明の目的は、とのような欠点を除去し、回路規模が
小さく、低コスト化が可能な信号多重化装置を提供する
ことにある。
小さく、低コスト化が可能な信号多重化装置を提供する
ことにある。
本発明は、第1の多重化部を備え、複数の低次群PCM
信号をこの多重化部により1群の高次群PCM信号に多
重化して出力する装置において、前記低次群PCM信号
を記憶するメモリ部と、このメモリ部から読み出した前
記低次群PCM信号を1群の高次群PCM信号に多重化
する第2の多重化部と、 前記第1の多重化部により多重化された1群の高次群P
CM信号と、前記第2の多重化部により多重化部された
1群の高次群PCM信号とを比較し、これら2つの信号
の各ビットが一致するか否かを検査する比較部とを備え
たことを特徴とする。
信号をこの多重化部により1群の高次群PCM信号に多
重化して出力する装置において、前記低次群PCM信号
を記憶するメモリ部と、このメモリ部から読み出した前
記低次群PCM信号を1群の高次群PCM信号に多重化
する第2の多重化部と、 前記第1の多重化部により多重化された1群の高次群P
CM信号と、前記第2の多重化部により多重化部された
1群の高次群PCM信号とを比較し、これら2つの信号
の各ビットが一致するか否かを検査する比較部とを備え
たことを特徴とする。
次に本発明の一実施例について説明する。
第1図に本実施例のブロック図を示す。この装置は、送
信側本線系201、ビット照合系3o1、ならびに受信
側本線系401によって構成されている。
信側本線系201、ビット照合系3o1、ならびに受信
側本線系401によって構成されている。
まず、送信側本線系201について説明する。B−0部
1は伝送路から入力されたn群の低次群PCM信号5I
NI〜5INnをバイポーラ信号からユニポーラ信号に
変換し、後述する送信メモリ部2とビット照合系301
に出力する。送信メモリ部2はB−0部1からの低次群
PCM信号を記憶する。記憶された信号は後述する多重
化部3のタイミングで同期化してそれぞれ読み出され、
多重化部3に入力される。
1は伝送路から入力されたn群の低次群PCM信号5I
NI〜5INnをバイポーラ信号からユニポーラ信号に
変換し、後述する送信メモリ部2とビット照合系301
に出力する。送信メモリ部2はB−0部1からの低次群
PCM信号を記憶する。記憶された信号は後述する多重
化部3のタイミングで同期化してそれぞれ読み出され、
多重化部3に入力される。
多重化部3は送信メモリ部2から読み出されたn群の低
次群PCM信号を1群の高次群PCM信号に多重化し、
U−8部4とビット照合系301に出力する。U−8部
4は多重化部3からの1群の高次群PCM信号をユニポ
ーラ信号からバイポーラ信号に変換して伝送路に出力す
る。
次群PCM信号を1群の高次群PCM信号に多重化し、
U−8部4とビット照合系301に出力する。U−8部
4は多重化部3からの1群の高次群PCM信号をユニポ
ーラ信号からバイポーラ信号に変換して伝送路に出力す
る。
このように構成された送信側本線系201にn群の低次
群PCM信号5INI〜5INnが入力されると、これ
らの信号はB−0部1においてまずバイポーラ信号から
ユニポーラ信号に変換された後、送信メモリ部2に記憶
される。記憶された信号は多重化部3のタイミングで同
期化してそれぞれ読み出され、多重化部3に入力される
。多重化部3は送信メモリ部2から読み出されたn群の
低次群PCM信号を1群の高次群PCM信号に多重化し
、U−8部4とビット照合系301に出力する。
群PCM信号5INI〜5INnが入力されると、これ
らの信号はB−0部1においてまずバイポーラ信号から
ユニポーラ信号に変換された後、送信メモリ部2に記憶
される。記憶された信号は多重化部3のタイミングで同
期化してそれぞれ読み出され、多重化部3に入力される
。多重化部3は送信メモリ部2から読み出されたn群の
低次群PCM信号を1群の高次群PCM信号に多重化し
、U−8部4とビット照合系301に出力する。
U−8部4は多重化部3からの1群の高次群PCM信号
をユニポーラ信号からバイポーラ信号に変換して伝送路
に出力する。
をユニポーラ信号からバイポーラ信号に変換して伝送路
に出力する。
次に、受信側本線系401について説明する。B−0部
10は伝送路から入力された1群の高次群PCM信号R
TNをバイポーラ信号からユニポーラ信号に変換し、そ
の出力を分離部11とビット照合系301に供給する。
10は伝送路から入力された1群の高次群PCM信号R
TNをバイポーラ信号からユニポーラ信号に変換し、そ
の出力を分離部11とビット照合系301に供給する。
分離部11はB−0部10からの1群の高次群PCM信
号をn群の低次群PCM信号に分離する。受信メモリ部
12は分離部11からの低次群PC,M信号を記憶し、
その読み出し信号はU−8部13とビット照合系301
に出力する。U−8部13は受信メモリ部12から読み
出された低次群PCM信号をユニポーラ信号からバイポ
ーラ信号に変換し、n群の低次群PCM信号ROUTI
〜ROUTnとして伝送路に出力する。
号をn群の低次群PCM信号に分離する。受信メモリ部
12は分離部11からの低次群PC,M信号を記憶し、
その読み出し信号はU−8部13とビット照合系301
に出力する。U−8部13は受信メモリ部12から読み
出された低次群PCM信号をユニポーラ信号からバイポ
ーラ信号に変換し、n群の低次群PCM信号ROUTI
〜ROUTnとして伝送路に出力する。
このように構成された受信側本線系401に1群の高次
群PCM信号RINが入力されると、この信号はB−0
部10でバイポーラ信号からユニポーラ信号に変換され
た後、分離部11に入力され、そこでn群の低次群PC
M信号に分離される。受信メモリ部12は分離されたこ
れらn群の低次群PCM信号をそれぞれ記憶する。そし
て、記憶されたn群の低次群PCM信号は、受信メモリ
部12から読み出され、U−8部13とビット照合系3
01に出力される。U−8部13はこれらの信号を受は
取ると、ユニポーラ信号からバイポーラ信号に変換し、
n群の低次群PCM信号ROUTI 〜ROUTnとし
て伝送路に出力する。
群PCM信号RINが入力されると、この信号はB−0
部10でバイポーラ信号からユニポーラ信号に変換され
た後、分離部11に入力され、そこでn群の低次群PC
M信号に分離される。受信メモリ部12は分離されたこ
れらn群の低次群PCM信号をそれぞれ記憶する。そし
て、記憶されたn群の低次群PCM信号は、受信メモリ
部12から読み出され、U−8部13とビット照合系3
01に出力される。U−8部13はこれらの信号を受は
取ると、ユニポーラ信号からバイポーラ信号に変換し、
n群の低次群PCM信号ROUTI 〜ROUTnとし
て伝送路に出力する。
次に、ビット照合系301について説明する。送信メモ
リ部5は送信側本線系201のB−0部1あるいは受信
側本線系401の受信メモリ部12からの低次群PCM
信号を記憶する。記憶された信号は多重化部6のタイミ
ングで同期化してそれぞれ読み出され、多重化部6に入
力される。多重化部6は送信メモリ部5から読み出され
た送信側本線系201または受信側本線系401からの
n群の低次群PCM信号を1群の高次群PCM信号9に
多重化する。ビット比較部7は多重化部6からの1群の
高次群PCM信号9と、送信側本線系201からの1群
の高次群PCM信号8または受信側本線系401からの
1群の高次群PCM信号14とを比較し、これら2つの
信号の各ビットを照合する。
リ部5は送信側本線系201のB−0部1あるいは受信
側本線系401の受信メモリ部12からの低次群PCM
信号を記憶する。記憶された信号は多重化部6のタイミ
ングで同期化してそれぞれ読み出され、多重化部6に入
力される。多重化部6は送信メモリ部5から読み出され
た送信側本線系201または受信側本線系401からの
n群の低次群PCM信号を1群の高次群PCM信号9に
多重化する。ビット比較部7は多重化部6からの1群の
高次群PCM信号9と、送信側本線系201からの1群
の高次群PCM信号8または受信側本線系401からの
1群の高次群PCM信号14とを比較し、これら2つの
信号の各ビットを照合する。
ビット照合系301の動作について、まず送信側本線系
201の異常を検出する場合を説明する。B−0部1か
らn群の低次群PCM信号が入力されると、送信メモリ
部5はこれらの信号をそれぞれ記憶する。記憶された各
信号は多重化部6のタイミングで同期化してそれぞれ読
み出され、多重化部6に入力される。多重化部6はこれ
らn群の低次群PCM信号を1群の高次群PCM信号9
に多重化する。ビット比較部7は多重化部6からのこの
1群の高次群PCM信号9と、送信側本線系201の多
重化部3からの1群の高次群PCM信号8とを比較し、
これら2つの信号の各ビットを照合する。その結果、ビ
ットが不一致となった場合は、送信メモリ部2あるいは
多重化部3に異常が発生していることになる。送信側本
線系201の装置異常はこのようにして検出される。
201の異常を検出する場合を説明する。B−0部1か
らn群の低次群PCM信号が入力されると、送信メモリ
部5はこれらの信号をそれぞれ記憶する。記憶された各
信号は多重化部6のタイミングで同期化してそれぞれ読
み出され、多重化部6に入力される。多重化部6はこれ
らn群の低次群PCM信号を1群の高次群PCM信号9
に多重化する。ビット比較部7は多重化部6からのこの
1群の高次群PCM信号9と、送信側本線系201の多
重化部3からの1群の高次群PCM信号8とを比較し、
これら2つの信号の各ビットを照合する。その結果、ビ
ットが不一致となった場合は、送信メモリ部2あるいは
多重化部3に異常が発生していることになる。送信側本
線系201の装置異常はこのようにして検出される。
次に、受信側本線系401の異常を検出する場合につい
て説明する。受信メモリ部12からn群の低次群PCM
信号が入力されると、送信メモリ部5はこれらの信号を
それぞれ記憶する。記憶された各信号は多重化部6のタ
イミングで同期化してそれぞれ読み出され、多重化部6
に入力される。多重化部6はこれらn群の低次群PCM
信号を1群の高次群PCM信号9に多重化する。ビット
比較部7は多重化部6からのこの1群の高次群PCM信
号9と、受信側本線系401のB −0部10からの1
群の高次群PCM信号14とを比較し、これら2つの信
号の各ビットを照合する。その結果、ビットが不一致と
なった場合は、受信メモリ部12あるいは分離部11に
異常が発生していることになる。
て説明する。受信メモリ部12からn群の低次群PCM
信号が入力されると、送信メモリ部5はこれらの信号を
それぞれ記憶する。記憶された各信号は多重化部6のタ
イミングで同期化してそれぞれ読み出され、多重化部6
に入力される。多重化部6はこれらn群の低次群PCM
信号を1群の高次群PCM信号9に多重化する。ビット
比較部7は多重化部6からのこの1群の高次群PCM信
号9と、受信側本線系401のB −0部10からの1
群の高次群PCM信号14とを比較し、これら2つの信
号の各ビットを照合する。その結果、ビットが不一致と
なった場合は、受信メモリ部12あるいは分離部11に
異常が発生していることになる。
受信側本線系401の装置異常はこのようにして検出さ
れる。
れる。
以上説明したように本発明は、第1の多重化部を備え、
複数の低次群PCM信号をこの多重化部により1群の高
次群PCM信号に多重化して出力する装置において、前
記低次群PCM信号を記憶するメモリ部と、このメモリ
部から読み出した前記低次群PCM信号を1群の高次群
PCM信号に多重化する第2の多重化部と、前記第1の
多重化部により多重化された1群の高次群PCM信号と
、前記第2の多重化部により多重化された1群の高次群
PCM信号とを比較し、これら2つの信号の各、ビット
が一致するか否かを検査する比較部とを備え、前記第2
の多重化部によりn群の低次群PCM信号を多重化し、
1群の高次群PCM信号とした後、前記第1の多重化部
からの1群の高次群PCM信号と比較し、ビット照合を
行う。
複数の低次群PCM信号をこの多重化部により1群の高
次群PCM信号に多重化して出力する装置において、前
記低次群PCM信号を記憶するメモリ部と、このメモリ
部から読み出した前記低次群PCM信号を1群の高次群
PCM信号に多重化する第2の多重化部と、前記第1の
多重化部により多重化された1群の高次群PCM信号と
、前記第2の多重化部により多重化された1群の高次群
PCM信号とを比較し、これら2つの信号の各、ビット
が一致するか否かを検査する比較部とを備え、前記第2
の多重化部によりn群の低次群PCM信号を多重化し、
1群の高次群PCM信号とした後、前記第1の多重化部
からの1群の高次群PCM信号と比較し、ビット照合を
行う。
従って、この信号多重化装置では、多重化される低次群
PCM信号の数nだけビット照合部を設ける必要がなく
、そのため回路規模を小さくでき、低コスト化が可能で
ある。
PCM信号の数nだけビット照合部を設ける必要がなく
、そのため回路規模を小さくでき、低コスト化が可能で
ある。
さらに、低次群でビット照合を行う場合に比べ、ビット
レートが高速であるから、照合に要する時間を短縮でき
、装置障害の早期検出が可能となる。
レートが高速であるから、照合に要する時間を短縮でき
、装置障害の早期検出が可能となる。
第1図は本発明の一実施例を示すブロック図、第2図は
従来の信号多重化装置を示すブロック図である。 l、10・・・・・B−U部 2.5・・・・・送信メモリ部 3.6・・・・・多重化部 4.13・・・・・U−B部 7・・・・・・・ビット比較部 11・・・・・・・分離部
従来の信号多重化装置を示すブロック図である。 l、10・・・・・B−U部 2.5・・・・・送信メモリ部 3.6・・・・・多重化部 4.13・・・・・U−B部 7・・・・・・・ビット比較部 11・・・・・・・分離部
Claims (1)
- (1)第1の多重化部を備え、複数の低次群PCM信号
をこの多重化部により1群の高次群PCM信号に多重化
して出力する装置において、 前記低次群PCM信号を記憶するメモリ部と、このメモ
リ部から読み出した前記低次群PCM信号を1群の高次
群PCM信号に多重化する第2の多重化部と、 前記第1の多重化部により多重化された1群の高次群P
CM信号と、前記第2の多重化部により多重化部された
1群の高次群PCM信号とを比較し、これら2つの信号
の各ビットが一致するか否かを検査する比較部とを備え
たことを特徴とする信号多重化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6786687A JPS63234743A (ja) | 1987-03-24 | 1987-03-24 | 信号多重化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6786687A JPS63234743A (ja) | 1987-03-24 | 1987-03-24 | 信号多重化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63234743A true JPS63234743A (ja) | 1988-09-30 |
Family
ID=13357274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6786687A Pending JPS63234743A (ja) | 1987-03-24 | 1987-03-24 | 信号多重化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63234743A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03107226A (ja) * | 1989-09-20 | 1991-05-07 | Fujitsu Denso Ltd | 多重化システムの監視装置 |
-
1987
- 1987-03-24 JP JP6786687A patent/JPS63234743A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03107226A (ja) * | 1989-09-20 | 1991-05-07 | Fujitsu Denso Ltd | 多重化システムの監視装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5163298B2 (ja) | 情報処理装置、データ伝送装置及びデータ伝送方法 | |
NO774319L (no) | Fremgangsmaate til rammesynkronisering av et tidsmultiplekssystem | |
JPS63234743A (ja) | 信号多重化装置 | |
JPS60260291A (ja) | タイムスロツト完全性回路 | |
US5963545A (en) | Fault evaluating system for transmission apparatus | |
JPH0323732A (ja) | フレーム同期処理方式 | |
JP2704106B2 (ja) | データ信号多重伝送装置用フレーム同期方式 | |
SE461432B (sv) | Tidsmultiplexkopplingssystem med utrustning foer testning av ledig tidsluckevaeg | |
KR100518079B1 (ko) | 데이터 채널 에러 체크 장치 | |
JP2954027B2 (ja) | 時分割多重化中継システム | |
JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
JPH04239830A (ja) | 信号変換装置 | |
JPH0710061B2 (ja) | 多重分離回路 | |
JPS63306726A (ja) | 多重変換装置のビツト照合装置 | |
JP2656563B2 (ja) | 多重・分離装置 | |
JPS61227447A (ja) | 障害監視方式 | |
JPH06326716A (ja) | 通信バス監視装置 | |
JP2825049B2 (ja) | 高能率回線診断方式 | |
JP2746144B2 (ja) | 選択系監視システム | |
JPH07254901A (ja) | セル透過試験方式 | |
JPH0514435A (ja) | 装置内監視方式 | |
JPH10222386A (ja) | パリティエラー検出方式 | |
JPH0646026A (ja) | 時分割多重化装置 | |
JPH01256833A (ja) | 回線別パリティエラー検出方式 | |
JPH0242838A (ja) | 二重化回線切替方式 |