JPH03107226A - 多重化システムの監視装置 - Google Patents
多重化システムの監視装置Info
- Publication number
- JPH03107226A JPH03107226A JP24479789A JP24479789A JPH03107226A JP H03107226 A JPH03107226 A JP H03107226A JP 24479789 A JP24479789 A JP 24479789A JP 24479789 A JP24479789 A JP 24479789A JP H03107226 A JPH03107226 A JP H03107226A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- multiplexing
- signal
- multiplexed
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 230000015654 memory Effects 0.000 claims abstract description 16
- 238000012806 monitoring device Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
デジタル伝送システムに使用される多重化システムの性
能監視装置に関し、 速度変換部及び多重化部の監視を可能にすると共に、性
能監視のための余分な情報を不要にすることを目的とし
、 被多重信号系毎にその多重化前の入力信号を構成するビ
ット列中から所望ビット目のビットを計数する入力側カ
ウンタと、前記各入力側カウンタの計数値を各別に格納
するメモリ手段と、多重化後の出力信号中から被多重信
号系毎に該当するビット列の所望ビット目のビットを計
数する出力側カウンタと、前記各出力側カウンタの計数
値とこれに対応する前記各メモリ手段からの計数値とを
各別に比較する比較手段とを備えてなるものである。
能監視装置に関し、 速度変換部及び多重化部の監視を可能にすると共に、性
能監視のための余分な情報を不要にすることを目的とし
、 被多重信号系毎にその多重化前の入力信号を構成するビ
ット列中から所望ビット目のビットを計数する入力側カ
ウンタと、前記各入力側カウンタの計数値を各別に格納
するメモリ手段と、多重化後の出力信号中から被多重信
号系毎に該当するビット列の所望ビット目のビットを計
数する出力側カウンタと、前記各出力側カウンタの計数
値とこれに対応する前記各メモリ手段からの計数値とを
各別に比較する比較手段とを備えてなるものである。
本発明は、データ伝送システムに使用される多重化シス
テムの品質(性能)を直接監視する監視装置に関する。
テムの品質(性能)を直接監視する監視装置に関する。
第3図は、従来の多重化システムの監視装置を示す構成
図である。
図である。
図において、1a〜1dは低速度の信号を高速度の信号
に変換する第1〜第4の速度変換用エラスチックストア
で、それぞれの入力回線2a〜2dから伝送されてくる
、例えば1.5Mb/sの信号を対応するエラスチック
ストア1a−1dに蓄積し、蓄積した信号をいずれの被
多重化信号より早い速度のクロックで読み出すことによ
り、読出しクロックに同期した、例えば6.3+αb/
sの速度の信号に変換する。
に変換する第1〜第4の速度変換用エラスチックストア
で、それぞれの入力回線2a〜2dから伝送されてくる
、例えば1.5Mb/sの信号を対応するエラスチック
ストア1a−1dに蓄積し、蓄積した信号をいずれの被
多重化信号より早い速度のクロックで読み出すことによ
り、読出しクロックに同期した、例えば6.3+αb/
sの速度の信号に変換する。
各エラスチックストア1a−1dの出力側には、それぞ
れのパリティジェネレータ3a〜3bが接続されており
、この各パリティジェネレータ3a〜3dでは、多重の
単位となる1組のビット列(8ビツトのビット列)が占
めるタイムスロット毎にパリティを演算し、このパリテ
ィピットPBを第4図(a)に示す如くタイムスロット
の次の余剰ビットに挿入して多重化部4に送出する。多
重化部4では、各回線毎に続出ゲート信号をタイムスロ
ット+1ビツト分ずらすことで時分割多重を行ない出力
回線5に送出する。
れのパリティジェネレータ3a〜3bが接続されており
、この各パリティジェネレータ3a〜3dでは、多重の
単位となる1組のビット列(8ビツトのビット列)が占
めるタイムスロット毎にパリティを演算し、このパリテ
ィピットPBを第4図(a)に示す如くタイムスロット
の次の余剰ビットに挿入して多重化部4に送出する。多
重化部4では、各回線毎に続出ゲート信号をタイムスロ
ット+1ビツト分ずらすことで時分割多重を行ない出力
回線5に送出する。
また、出力回線5に接続したパリティチエツク部6は、
第4図(b)に示すように各タイムスロットTS毎にそ
のビット列をパリティ演算し、この演算結果と予め挿入
したパリティピッ[’Bとを比較手段により比較し、両
者が一致しない時パリティアラームALMを出力して、
多重化システムの品質、即ちビット誤り率などを評価す
るようになっている。
第4図(b)に示すように各タイムスロットTS毎にそ
のビット列をパリティ演算し、この演算結果と予め挿入
したパリティピッ[’Bとを比較手段により比較し、両
者が一致しない時パリティアラームALMを出力して、
多重化システムの品質、即ちビット誤り率などを評価す
るようになっている。
しかしながら、上述のような従来の多重化システムの監
視装置では、被多重信号に性能監視のためのパリティビ
ットを挿入しなければならないため、エラスチックスト
ア1a−1dの変換速度を6.3M+αb/sにする必
要があり、これに伴い6.3Mb/sの伝送路へ送出す
る場合には、6゜3 M + ah/sの信号を6.3
Mb/sに速度変換しなければならず、伝送システムの
コスト高を招くおそれがある。
視装置では、被多重信号に性能監視のためのパリティビ
ットを挿入しなければならないため、エラスチックスト
ア1a−1dの変換速度を6.3M+αb/sにする必
要があり、これに伴い6.3Mb/sの伝送路へ送出す
る場合には、6゜3 M + ah/sの信号を6.3
Mb/sに速度変換しなければならず、伝送システムの
コスト高を招くおそれがある。
また、上記従来の方式は速度変換した後にパリティピッ
トを挿入する方式であるため、多重変換部の監視しかで
きないという問題があった。
トを挿入する方式であるため、多重変換部の監視しかで
きないという問題があった。
本発明は上記のような点に鑑みてなされたもので、速度
変換部及び多重化部の監視を可能にすると共に、余分な
情報を不要にした多重化システムの監視装置を提供する
ことを目的とする。
変換部及び多重化部の監視を可能にすると共に、余分な
情報を不要にした多重化システムの監視装置を提供する
ことを目的とする。
本発明に係る多重化システムの監視装置は、被多重信号
系毎にその多重化前の入力信号を構成するビット列中か
ら所望ビット目のビットを計数する入力側カウンタと、
前記各入力側カウンタの計数値を各別に格納するメモリ
手段と、多重化後の出力信号中から被多重信号系毎に該
当するビット列の所望ビット目のビットを計数する出力
側カウンタと、前記各出力側カウンタの計数値とこれに
対応する前記各メモリ手段からの計数値とを各別に比較
する比較手段とを備えてなるものである。
系毎にその多重化前の入力信号を構成するビット列中か
ら所望ビット目のビットを計数する入力側カウンタと、
前記各入力側カウンタの計数値を各別に格納するメモリ
手段と、多重化後の出力信号中から被多重信号系毎に該
当するビット列の所望ビット目のビットを計数する出力
側カウンタと、前記各出力側カウンタの計数値とこれに
対応する前記各メモリ手段からの計数値とを各別に比較
する比較手段とを備えてなるものである。
各入力側カウンタは被多重信号系毎にその入力信号のビ
ット列中から所望ビット目のビットを計数し、これらの
計数値は各別のメモリ手段にそれぞれ格納される。
ット列中から所望ビット目のビットを計数し、これらの
計数値は各別のメモリ手段にそれぞれ格納される。
また、各出力側カウンタは、速度変換され、かつ多重化
された後の出力信号から被多重信号系毎に該当するビッ
ト列から所望ビット目のビットを計数する。そして、各
出力側カウンタの計数値と、これに対応するメモリ手段
からの計数値とを対応する比較手段で比較することによ
り、速度変換部及び多重化部の性能を比較する。
された後の出力信号から被多重信号系毎に該当するビッ
ト列から所望ビット目のビットを計数する。そして、各
出力側カウンタの計数値と、これに対応するメモリ手段
からの計数値とを対応する比較手段で比較することによ
り、速度変換部及び多重化部の性能を比較する。
従って、本発明にあっては、速度変換部及び多重化部と
同時に監視することができ、被多重信号系に余分な情報
を付加する必要がなくなる。
同時に監視することができ、被多重信号系に余分な情報
を付加する必要がなくなる。
以下、本発明の実施例を図面に基づいて説明する。
第1図は、本発明による多重化システム監視装置の一実
施例を示す全体の構成図である。
施例を示す全体の構成図である。
図において、#1〜#4は被多重信号系である第1〜第
4の入力側伝送路で、この各伝送路#l〜#4は、各回
路の8ビツトを24チャネル分時分割多重し、かつフレ
ームピッ1−F(第2図参照)を付加したフレーム構成
の信号を伝送する。
4の入力側伝送路で、この各伝送路#l〜#4は、各回
路の8ビツトを24チャネル分時分割多重し、かつフレ
ームピッ1−F(第2図参照)を付加したフレーム構成
の信号を伝送する。
111〜114はそれぞれの伝送路#1〜#4を伝送さ
れてくる信号(伝送速度1.5Mb/s )を、例えば
6.3Mb/sの伝送速度に変換するエラスティックス
トアであり、この各エラスティックストア11.〜I1
4には、それぞれの伝送路#1〜#4から伝送されてく
る信号を対応するエラスティックストア11.〜114
に蓄積するためのライトリセット信号WR,〜WRaが
加えられるようになっていると共に、各エラスティック
ストア11.〜11.の蓄積データを6.3Mb/Sの
速度で読み出すためのリードリセット信号RRが加えら
れるようになっている。
れてくる信号(伝送速度1.5Mb/s )を、例えば
6.3Mb/sの伝送速度に変換するエラスティックス
トアであり、この各エラスティックストア11.〜I1
4には、それぞれの伝送路#1〜#4から伝送されてく
る信号を対応するエラスティックストア11.〜114
に蓄積するためのライトリセット信号WR,〜WRaが
加えられるようになっていると共に、各エラスティック
ストア11.〜11.の蓄積データを6.3Mb/Sの
速度で読み出すためのリードリセット信号RRが加えら
れるようになっている。
また、12は各エラスティックストア11.〜114か
ら読み出された信号を時分割多重する多重化部であり、
多重化された信号は出力側伝送路13へ送出される。
ら読み出された信号を時分割多重する多重化部であり、
多重化された信号は出力側伝送路13へ送出される。
141〜144はそれぞれの入力側伝送路#1〜#4に
接続された入力端カウンタで、これらカウンタ14.〜
144はそれぞれの伝送路#l〜#4を伝送される1フ
レーム中の1〜24チヤネルから予め決められた任意ビ
ット目の1”を計数するもので、それぞれの計数値は各
別に設けたメモリ151〜154にそれぞれ格納される
ようになっている。
接続された入力端カウンタで、これらカウンタ14.〜
144はそれぞれの伝送路#l〜#4を伝送される1フ
レーム中の1〜24チヤネルから予め決められた任意ビ
ット目の1”を計数するもので、それぞれの計数値は各
別に設けたメモリ151〜154にそれぞれ格納される
ようになっている。
16、〜164は出力側伝送路13に並列に接続された
出力側カウンタで、これらカウンタ161〜164は、
それぞれ多重化後の伝送データから各入力側伝送路#1
〜#4に対応するIcH〜24CH中の任意ビット目の
“1”を計数するものである。
出力側カウンタで、これらカウンタ161〜164は、
それぞれ多重化後の伝送データから各入力側伝送路#1
〜#4に対応するIcH〜24CH中の任意ビット目の
“1”を計数するものである。
また、17.〜174は各メモリ15.〜154に格納
された計数値と、対応する出力側カウンタ16.〜16
4の計数値とを比較判定する比較回路で、これらの比較
回路17+〜174は両者の計数値が一致しない時パリ
ティアラームPAを出力する。
された計数値と、対応する出力側カウンタ16.〜16
4の計数値とを比較判定する比較回路で、これらの比較
回路17+〜174は両者の計数値が一致しない時パリ
ティアラームPAを出力する。
次に、上記のように構成された本実施例の動作を第2図
に示すタイムチャートを参照して説明する。
に示すタイムチャートを参照して説明する。
まず、ライトリセット信号WR,〜WR,がそれぞれの
エラスティックストア11.〜114に加えられると、
それぞれの伝送路#1〜#4を伝送されてくる1、5M
b/sの入力信号はそれぞれのエラスティックストア1
1.〜114に書き込まれ蓄積される。
エラスティックストア11.〜114に加えられると、
それぞれの伝送路#1〜#4を伝送されてくる1、5M
b/sの入力信号はそれぞれのエラスティックストア1
1.〜114に書き込まれ蓄積される。
例えば、エラスティックストアlitに第2図(a)に
示す如きライトリセット信号WR,が8KHz(125
μs)毎に加えられると、伝送路#1を伝送されてくる
1、5Mb/sの入力信号が1フレ一ム分第2図(b)
に示すタイミングでエラスティックストア11.に蓄積
される。これと同時に各伝送路#1〜#4を伝送されて
くる入力信号中のチャネルCHI〜CH24の1ビツト
目の°“1″がそれぞれの入力側カウンタ14.〜14
4でカウントされ、その計数値は第2図(C)に示す如
きタイミングでそれぞれのメモリ15.〜゛I54に格
納される。
示す如きライトリセット信号WR,が8KHz(125
μs)毎に加えられると、伝送路#1を伝送されてくる
1、5Mb/sの入力信号が1フレ一ム分第2図(b)
に示すタイミングでエラスティックストア11.に蓄積
される。これと同時に各伝送路#1〜#4を伝送されて
くる入力信号中のチャネルCHI〜CH24の1ビツト
目の°“1″がそれぞれの入力側カウンタ14.〜14
4でカウントされ、その計数値は第2図(C)に示す如
きタイミングでそれぞれのメモリ15.〜゛I54に格
納される。
一方、各エラスティックストア11.〜11゜に第2図
(d)に示す如きリードセット信号RRが加えられると
、それぞれのエラスティックストア11.〜114に蓄
積された信号は6.3Mb/Sの速度で読み出される。
(d)に示す如きリードセット信号RRが加えられると
、それぞれのエラスティックストア11.〜114に蓄
積された信号は6.3Mb/Sの速度で読み出される。
即ち6.3Mb/sの伝送速度に変換され、多重化部1
2に出力される。
2に出力される。
多重化部12では、速度変換された信号を第2図(e)
に示すように多重化し、出力側伝送路13に送出する。
に示すように多重化し、出力側伝送路13に送出する。
また、出力側のカウンタ16.〜164では、第2図(
e)に示す如く多重化された信号中から各入力側伝送路
#l〜#4毎に該当するチャネルCHI〜CH24の1
ビツト目の“1″を第2図(f)に示すタイミングでカ
ウントし、この計数値と、第2図(g)に示す如くリー
ドリセット信号RRと同期する基準パルスにより対応す
るメモリ15+〜154から読み出した計数値とをそれ
ぞれの比較回路i7+〜174で比較する。そして、比
較結果が一致しないと判断された時はパリティアラーム
PAを出力する。このようにパリティアラームPAの有
無によって多重変換部のビット誤り率などの性能を監視
する。
e)に示す如く多重化された信号中から各入力側伝送路
#l〜#4毎に該当するチャネルCHI〜CH24の1
ビツト目の“1″を第2図(f)に示すタイミングでカ
ウントし、この計数値と、第2図(g)に示す如くリー
ドリセット信号RRと同期する基準パルスにより対応す
るメモリ15+〜154から読み出した計数値とをそれ
ぞれの比較回路i7+〜174で比較する。そして、比
較結果が一致しないと判断された時はパリティアラーム
PAを出力する。このようにパリティアラームPAの有
無によって多重変換部のビット誤り率などの性能を監視
する。
上述のような本実施例にあっては、被多重信号系毎に多
重化前の入力信号と多重化後の出力信号とを比較するこ
とで、多重変換部のビット誤り率等の性能を監視するも
のであるから、速度変換用エラスティックストア及び多
重化部の性能を監視できるど共に、従来のように被多重
信号系に余分なパリティビットを付加する必要がないた
め、所望の伝送速度(6,3Mb/s )に対し空ビッ
トを挿入するための速度変換(6,3M+αb/s )
が不要になり、これに伴い外部へ多重化された信号を送
出する際に6.3M+αb/sのものを6.3Mb/s
に速度変換する手段も不要になって多重変換部を低コス
ト化できる。
重化前の入力信号と多重化後の出力信号とを比較するこ
とで、多重変換部のビット誤り率等の性能を監視するも
のであるから、速度変換用エラスティックストア及び多
重化部の性能を監視できるど共に、従来のように被多重
信号系に余分なパリティビットを付加する必要がないた
め、所望の伝送速度(6,3Mb/s )に対し空ビッ
トを挿入するための速度変換(6,3M+αb/s )
が不要になり、これに伴い外部へ多重化された信号を送
出する際に6.3M+αb/sのものを6.3Mb/s
に速度変換する手段も不要になって多重変換部を低コス
ト化できる。
なお、本発明は、上記実施例に示す多重化方式のものに
限定されないことは勿論である。
限定されないことは勿論である。
以上のように本発明によれば、被多重信号系毎に多重化
前の入力信号と多重化後の出力信号とを比較する構成と
したので、速度変換用メモリ及び多重化部の性能監視を
同時に行なうことができると共に、被多重信号系に性能
監視のための余分な情報が不要になる効果がある。
前の入力信号と多重化後の出力信号とを比較する構成と
したので、速度変換用メモリ及び多重化部の性能監視を
同時に行なうことができると共に、被多重信号系に性能
監視のための余分な情報が不要になる効果がある。
第1図は本発明による多重化システムの監視装置の一実
施例を示す全体の構成図である。 第2図は第1図の動作を説明するためのタイムチャート
である。 第3図は従来の多重化システム用監視装置を示す構成図
である。 第4図(a)、(b)は従来方式の動作説明図である。 主な符号の説明 #l〜#4は入力側伝送路、 111〜l1mはエラスティックス 12は多重化部、 13は出力側伝送路、 14、〜14.は入力側カウンタ、 15、〜t5m はメモリ、 t6+〜16m出力側カウンタ、 t7t〜174は比較回路。 ドア、
施例を示す全体の構成図である。 第2図は第1図の動作を説明するためのタイムチャート
である。 第3図は従来の多重化システム用監視装置を示す構成図
である。 第4図(a)、(b)は従来方式の動作説明図である。 主な符号の説明 #l〜#4は入力側伝送路、 111〜l1mはエラスティックス 12は多重化部、 13は出力側伝送路、 14、〜14.は入力側カウンタ、 15、〜t5m はメモリ、 t6+〜16m出力側カウンタ、 t7t〜174は比較回路。 ドア、
Claims (1)
- (1)複数の被多重信号系からの入力信号を所定の伝送
速度に変換して多重化部で多重化する多重化システムに
おいて、 前記被多重信号系毎にその多重化前の入力信号を構成す
るビット列中から所望ビット目のビットを計数する入力
側カウンタと、 前記各入力側カウンタの計数値を各別に格納するメモリ
手段と、 前記多重化部で多重化された出力信号中から前記被多重
信号系毎に該当するビット列の所望ビット目のビットを
計数する出力側カウンタと、前記各出力側カウンタの計
数値とこれに対応する前記各メモリ手段からの計数値を
各別に比較する比較手段とから構成したことを特徴とす
る多重化システムの監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24479789A JPH03107226A (ja) | 1989-09-20 | 1989-09-20 | 多重化システムの監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24479789A JPH03107226A (ja) | 1989-09-20 | 1989-09-20 | 多重化システムの監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03107226A true JPH03107226A (ja) | 1991-05-07 |
Family
ID=17124078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24479789A Pending JPH03107226A (ja) | 1989-09-20 | 1989-09-20 | 多重化システムの監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03107226A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5058925A (ja) * | 1973-09-25 | 1975-05-22 | ||
JPS63234743A (ja) * | 1987-03-24 | 1988-09-30 | Nec Corp | 信号多重化装置 |
-
1989
- 1989-09-20 JP JP24479789A patent/JPH03107226A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5058925A (ja) * | 1973-09-25 | 1975-05-22 | ||
JPS63234743A (ja) * | 1987-03-24 | 1988-09-30 | Nec Corp | 信号多重化装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4920535A (en) | Demultiplexer system | |
US4397020A (en) | Error monitoring in digital transmission systems | |
US6094737A (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames | |
USRE33900E (en) | Error monitoring in digital transmission systems | |
US3742145A (en) | Asynchronous time division multiplexer and demultiplexer | |
US5398241A (en) | High speed asynchronous multiplexer demultiplexer | |
JPS6259433A (ja) | デイジタル伝送システム | |
JP3290534B2 (ja) | パスプロテクションスイッチ装置 | |
US4158107A (en) | Integral frame slip circuit | |
US6188685B1 (en) | Synchronous digital transmission system | |
JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
JPS5813056B2 (ja) | 多重化パルス伝送システムにおける正確なフレ−ム化を維持する方法 | |
GB1517750A (en) | Reframing circuit for a time division multiplex system | |
US4905228A (en) | Digital transmission channel framing | |
US5107495A (en) | Frame synchronization system | |
JPH03107226A (ja) | 多重化システムの監視装置 | |
WO1982001094A1 (en) | Error monitoring in digital transmission systems | |
JPH0271636A (ja) | 時分割多重データ伝送システム | |
US5164940A (en) | Modular communication system with allocatable bandwidth | |
JPH03198544A (ja) | パリティ計数回路 | |
JP4021566B2 (ja) | データメモリ装置及びデータメモリ制御方法 | |
JP2702171B2 (ja) | フレーム変換回路 | |
JPS5834076B2 (ja) | パイロツトシケンホウシキ | |
JPS6223231A (ja) | パリテイ計数回路 | |
US6870829B1 (en) | Message signalling in a synchronous transmission apparatus |